JPS6020533A - 半導体ヒユ−ズ - Google Patents
半導体ヒユ−ズInfo
- Publication number
- JPS6020533A JPS6020533A JP58128365A JP12836583A JPS6020533A JP S6020533 A JPS6020533 A JP S6020533A JP 58128365 A JP58128365 A JP 58128365A JP 12836583 A JP12836583 A JP 12836583A JP S6020533 A JPS6020533 A JP S6020533A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- film
- silicon film
- fuse
- metallic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、大容量メモリとともに一体的に集積化される
冗長回路で必要とされる半導体ヒユーズに関する。
冗長回路で必要とされる半導体ヒユーズに関する。
従来例の構成とその問題点
冗長回路に使用される半導体ヒユーズは、通常、第１図
にその断面形状を示すように、半導体基板（不図示）上
の酸化膜１上に形成された多結晶シリコン膜２とその両
端部に接続されだオーム性電極４と５とで構成されてい
る。なお、多結晶シリコン膜２と電極４と６は層間絶縁
膜３で分離され、ヒユーズ全体は保護膜６．で覆われて
いる。
にその断面形状を示すように、半導体基板（不図示）上
の酸化膜１上に形成された多結晶シリコン膜２とその両
端部に接続されだオーム性電極４と５とで構成されてい
る。なお、多結晶シリコン膜２と電極４と６は層間絶縁
膜３で分離され、ヒユーズ全体は保護膜６．で覆われて
いる。
このように構成された半導体ヒユーズを切断する方法と
しては、電極４と５の間に電流を流し、ジュール熱によ
る多結晶シリコン膜２０発熱によってヒユーズを切断す
る電気的切断法と、多結晶シリコン膜２にレーザを照射
してヒユーズを切断するレーザ法の２つの方法がある。
しては、電極４と５の間に電流を流し、ジュール熱によ
る多結晶シリコン膜２０発熱によってヒユーズを切断す
る電気的切断法と、多結晶シリコン膜２にレーザを照射
してヒユーズを切断するレーザ法の２つの方法がある。
しかしながら、電気的切断法ではヒユーズを切断するだ
めに１００ｍＡ程度の電流を流す必要があり、このよう
な大電流を供給するだめのドライバ回路を冗長回路に搭
載した場合、冗長回路の面積が大きくなるためメモリ一
本体のチップ面積を小さくすることは不可能であった。
めに１００ｍＡ程度の電流を流す必要があり、このよう
な大電流を供給するだめのドライバ回路を冗長回路に搭
載した場合、冗長回路の面積が大きくなるためメモリ一
本体のチップ面積を小さくすることは不可能であった。
寸だ、電気的切断法とレーザ法の両方法とも、ヒユーズ
を切断した後、第１図に示した層間絶縁膜３と保護膜６
に直径１０μｍ程度の穴が開くため、メモリーの信頼性
に悪影響を及ぼす危険性があった。
を切断した後、第１図に示した層間絶縁膜３と保護膜６
に直径１０μｍ程度の穴が開くため、メモリーの信頼性
に悪影響を及ぼす危険性があった。
発明の目的
本発明は上記の欠点を除去するためになされたもので、
切断後も保護膜にダメージの入らない半導体ヒユーズの
新規な構造を提供することにある。
切断後も保護膜にダメージの入らない半導体ヒユーズの
新規な構造を提供することにある。
発明の構成
本発明は、要約するに、絶縁膜−Ｊ二に成長させた多結
晶シリコン膜の両端部にオーム性電極を有するとともに
、同条結晶シリコン膜の中間部に、これと直接接触して
、低温で前記多結晶シリコン膜の一部をシリサイドに転
化させ得る金属膜が付設された構造の半導体ヒユーズで
あり、これにより、たとえば、レーザ照射もしくはジュ
ール熱によって多結晶シリコン膜を、それが溶断しない
範囲の低温に発熱させると、上記金属膜と多結晶シリコ
ン膜が反応してシリサイドが形成され、かくして、それ
寸で、電極−多結晶シリコン膜−電極という構造の、い
わゆる、低抵抗性ヒユーズであったものが、電極−多結
晶シリコン膜−金属／リザイドー多結晶シリコン膜−電
極という構造に変化する。
晶シリコン膜の両端部にオーム性電極を有するとともに
、同条結晶シリコン膜の中間部に、これと直接接触して
、低温で前記多結晶シリコン膜の一部をシリサイドに転
化させ得る金属膜が付設された構造の半導体ヒユーズで
あり、これにより、たとえば、レーザ照射もしくはジュ
ール熱によって多結晶シリコン膜を、それが溶断しない
範囲の低温に発熱させると、上記金属膜と多結晶シリコ
ン膜が反応してシリサイドが形成され、かくして、それ
寸で、電極−多結晶シリコン膜−電極という構造の、い
わゆる、低抵抗性ヒユーズであったものが、電極−多結
晶シリコン膜−金属／リザイドー多結晶シリコン膜−電
極という構造に変化する。
つ壕り、この構造では、金属シリサイドと多結晶シリコ
ン膜の間にはショットキー接合が形成されているので、
構造変化後のヒユーズはノヨノトキーダイオードを逆向
きに接続した構造となるので、ヒユーズの抵抗は非常に
高くなり、実質的にはヒユーズを切断したのと等価とな
る。
ン膜の間にはショットキー接合が形成されているので、
構造変化後のヒユーズはノヨノトキーダイオードを逆向
きに接続した構造となるので、ヒユーズの抵抗は非常に
高くなり、実質的にはヒユーズを切断したのと等価とな
る。
寸だ、金属膜と多結晶シリコン膜のシリサイド化反応は
比較的低温でおこる上、シリサイド化に供なう体積変化
も少ないので、ヒユーズ上の保護膜にダメージは入らな
い。
比較的低温でおこる上、シリサイド化に供なう体積変化
も少ないので、ヒユーズ上の保護膜にダメージは入らな
い。
実施例の説明
以下に、本発明の半導体ヒユーズの一実施例を示す第２
図および第３図を参照して本発明の詳細な説明する。
図および第３図を参照して本発明の詳細な説明する。
本発明の半導体ヒユーズは第２図で断面形状を示すよう
に、酸化膜１の上に形成された多結晶シリコン膜２と、
その両りｈｌに接続した電極４および５と、電極４と６
と多結晶シリコン膜２の間に形成された層間絶縁膜３と
、同層間絶縁膜３の開口部において多結晶シリコン膜２
と接触して形成されている金属膜７と、ヒユーズ全体を
覆っている保護膜６とで構成されている。ここで、金属
膜７は、低温でシリサイド化が可能なものが選ばれる。
に、酸化膜１の上に形成された多結晶シリコン膜２と、
その両りｈｌに接続した電極４および５と、電極４と６
と多結晶シリコン膜２の間に形成された層間絶縁膜３と
、同層間絶縁膜３の開口部において多結晶シリコン膜２
と接触して形成されている金属膜７と、ヒユーズ全体を
覆っている保護膜６とで構成されている。ここで、金属
膜７は、低温でシリサイド化が可能なものが選ばれる。
この半導体ヒユーズにおいて、電極４と５の間に電流を
流すとジュール熱により多結晶シリコン膜２が発熱する
。寸だ、レーザ照射によって多結晶シリコン膜２や金属
膜了を発熱させることも可能である。
流すとジュール熱により多結晶シリコン膜２が発熱する
。寸だ、レーザ照射によって多結晶シリコン膜２や金属
膜了を発熱させることも可能である。
この発熱作用によって、金属膜７と多結晶シリコン膜２
が反応して、シリサイド化が始する。この結果、第３図
で示すように多結晶シリコン膜２の一部が金属シリサイ
ド８に変化する。この時、金属膜として特定の金属を選
択するとその金属シリサイド８と多結晶シリコン膜２と
の間に７ヨノトキ一接合９が形成される。このため、電
極４と６の間には２つシショットキーダイオードが逆向
きに接続されているので、ヒユーズの抵抗は非常に高く
なり、実質的にはヒユーズが切断された状態と等価であ
る。
が反応して、シリサイド化が始する。この結果、第３図
で示すように多結晶シリコン膜２の一部が金属シリサイ
ド８に変化する。この時、金属膜として特定の金属を選
択するとその金属シリサイド８と多結晶シリコン膜２と
の間に７ヨノトキ一接合９が形成される。このため、電
極４と６の間には２つシショットキーダイオードが逆向
きに接続されているので、ヒユーズの抵抗は非常に高く
なり、実質的にはヒユーズが切断された状態と等価であ
る。
ところで、本発明の半導体ヒユーズを構成する金属膜７
としては、その金属ノリサイドと多結晶シリコン膜２と
の間の電位障壁が高く、かつヒ。
としては、その金属ノリサイドと多結晶シリコン膜２と
の間の電位障壁が高く、かつヒ。
−ズ上の保護膜６の成長温度ではシリサイド反応が起こ
らないことが必晋である。これらの条件を満たす金属膜
としては、ｎ型の多結晶シリコン膜に対して、タングス
テン（イ）、チタニウム（Ｔｉ）。
らないことが必晋である。これらの条件を満たす金属膜
としては、ｎ型の多結晶シリコン膜に対して、タングス
テン（イ）、チタニウム（Ｔｉ）。
タンタル（、Ｔａ ）がある。寸だｐ型の多結晶につい
ては、ハフニウム（Ｈｒ）が適している。
ては、ハフニウム（Ｈｒ）が適している。
以上述べたように、本発明の半導体ヒユーズの構造変化
は、金属膜と多結晶シリコン膜のンリサイド反応によっ
ているので、従来の多結晶シリコン膜を切断する場合に
必要とされる温度より低い温度で起こる。このため、半
導体ヒユーズに加えるエネルギーは電気的な方法であれ
レーザ法であれ、従来の多結晶シリコン膜を切断するヒ
ユーズの場合よりも小さくてもよいので、ヒユーズ上の
保護膜に穴が開くことはない。壕だ、ンリサイド反応に
よる体積変化はほとんどないので、保護膜ニストレスが
加わることもない。
は、金属膜と多結晶シリコン膜のンリサイド反応によっ
ているので、従来の多結晶シリコン膜を切断する場合に
必要とされる温度より低い温度で起こる。このため、半
導体ヒユーズに加えるエネルギーは電気的な方法であれ
レーザ法であれ、従来の多結晶シリコン膜を切断するヒ
ユーズの場合よりも小さくてもよいので、ヒユーズ上の
保護膜に穴が開くことはない。壕だ、ンリサイド反応に
よる体積変化はほとんどないので、保護膜ニストレスが
加わることもない。
発明の効果
本発明の半導体ヒユーズによれば、ヒユーズに流す電流
が小さくても、ヒユーズの抵抗を十分高くでき、このた
め駆動電源の確保が従来より容易となること、１だ、ヒ
ユーズ」二の保護膜にダメージが入らないので、ヒユー
ズ近傍に配置されたＭＯ８型電界効果トランジスタなど
の能動素子の信頼性が高くなるなどの効果が奏され、こ
の半導体ヒユーズを使用した冗長回路が一体的に集積さ
れたＤＲＡＭなどのメモリー装置の信頼性が飛躍的に向
上する。
が小さくても、ヒユーズの抵抗を十分高くでき、このた
め駆動電源の確保が従来より容易となること、１だ、ヒ
ユーズ」二の保護膜にダメージが入らないので、ヒユー
ズ近傍に配置されたＭＯ８型電界効果トランジスタなど
の能動素子の信頼性が高くなるなどの効果が奏され、こ
の半導体ヒユーズを使用した冗長回路が一体的に集積さ
れたＤＲＡＭなどのメモリー装置の信頼性が飛躍的に向
上する。
第１図は従来の半導体ヒユーズの構造を示す断面図、第
２図は本発明に係る半導体ヒユーズの構造を示す断面図
、第３図は構造変化を起こした後のヒユーズの構造を示
す断面図である。 １・・・・・・絶縁膜（酸化膜）、２・・・・・・多結
晶シリコン膜、３・・・・・・層間絶縁膜、４，５・・
・・・・電極、６・・・・・・保護膜、７・・・・・・
金属膜、８・・・・・・金属ンリサイド、９・・・・・
・ンヨノトキー接合。
２図は本発明に係る半導体ヒユーズの構造を示す断面図
、第３図は構造変化を起こした後のヒユーズの構造を示
す断面図である。 １・・・・・・絶縁膜（酸化膜）、２・・・・・・多結
晶シリコン膜、３・・・・・・層間絶縁膜、４，５・・
・・・・電極、６・・・・・・保護膜、７・・・・・・
金属膜、８・・・・・・金属ンリサイド、９・・・・・
・ンヨノトキー接合。
Claims (1)
- 【特許請求の範囲】 （１）絶縁膜上に成長させた多結晶シリコン膜の両端部
にオーム性電極を有するととも釦、同多結晶シリコン膜
の中間部に、これと直接接触して、低温で前記多結晶シ
リコン膜の一部をシリサイドに転化させ得る金属膜を付
設させた構造の半導体ヒユーズ。 （２）多結晶シリコン膜がｎ型の伝導型であることを特
徴とする特許請求の範囲第１項に記載の半導体ヒユーズ
。 （３）金属膜がタングステン（５）、チタニウム（Ｔｉ
）。 タンタル（Ｔａ ）のいずれかであることを特徴とする
特許請求の範囲第２項に記載の半導体ヒユーズ。 （４）多結晶シリコン膜がｐ型の伝導型であることを特
徴とする特許請求の範囲第１項に記載の半導体ヒユーズ
。 （６）金属膜がハフニウム（Ｈｆ ）であることを特徴
とする特許請求の範囲第４項に記載の半導体ヒユーズ０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58128365A JPS6020533A (ja) | 1983-07-13 | 1983-07-13 | 半導体ヒユ−ズ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58128365A JPS6020533A (ja) | 1983-07-13 | 1983-07-13 | 半導体ヒユ−ズ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6020533A true JPS6020533A (ja) | 1985-02-01 |
Family
ID=14983016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58128365A Pending JPS6020533A (ja) | 1983-07-13 | 1983-07-13 | 半導体ヒユ−ズ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6020533A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009044154A (ja) * | 2007-08-07 | 2009-02-26 | Samsung Electronics Co Ltd | 半導体装置及びその形成方法 |
-
1983
- 1983-07-13 JP JP58128365A patent/JPS6020533A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009044154A (ja) * | 2007-08-07 | 2009-02-26 | Samsung Electronics Co Ltd | 半導体装置及びその形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2967554B2 (ja) | プログラミング可能なアンチヒューズ要素およびプログラミング可能な接続の形成方法 | |
| TWI311808B (en) | Fuse and method for disconnecting the fuse | |
| US4670970A (en) | Method for making a programmable vertical silicide fuse | |
| US4460914A (en) | Programmable semiconductor device and method of manufacturing same | |
| US6624499B2 (en) | System for programming fuse structure by electromigration of silicide enhanced by creating temperature gradient | |
| EP0078165B1 (en) | A semiconductor device having a control wiring layer | |
| JP3065512B2 (ja) | プログラマブル・ヒューズ構造 | |
| JP2697812B2 (ja) | 半導体メモリ装置およびその製造方法 | |
| US20140167215A1 (en) | Electronic circuit arrangement | |
| JPS5846174B2 (ja) | 半導体集積回路 | |
| TW201019456A (en) | Fuse structure and method for fabricating the same | |
| KR900002084B1 (ko) | 반도체장치 | |
| JPS6074541A (ja) | 半導体装置 | |
| TW561604B (en) | Optically and electrically programmable silicided polysilicon fuse device | |
| US6294453B1 (en) | Micro fusible link for semiconductor devices and method of manufacture | |
| JPH0756884B2 (ja) | 半導体素子の製造方法 | |
| JPS6020533A (ja) | 半導体ヒユ−ズ | |
| JPS5834945B2 (ja) | ヒユ−ズ形ｐｒｏｍ半導体装置 | |
| JP2004228369A (ja) | 半導体装置およびフューズ溶断方法 | |
| EP0618620B1 (en) | Semiconductor fuse structures | |
| US20050133882A1 (en) | Integrated circuit fuse and method of fabrication | |
| JPS6059678B2 (ja) | プログラマブル・リ−ド・オンリ・メモリ素子 | |
| JPS58131763A (ja) | ヒユ−ズ溶断形半導体記憶装置 | |
| JPH0256815B2 (ja) | ||
| JPH09116108A (ja) | 半導体記憶装置 |