JPS6074541A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6074541A
JPS6074541A JP59170509A JP17050984A JPS6074541A JP S6074541 A JPS6074541 A JP S6074541A JP 59170509 A JP59170509 A JP 59170509A JP 17050984 A JP17050984 A JP 17050984A JP S6074541 A JPS6074541 A JP S6074541A
Authority
JP
Japan
Prior art keywords
semiconductor device
layer
eutectic
semiconductor body
connection contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59170509A
Other languages
English (en)
Other versions
JPH0160950B2 (ja
Inventor
ベルナール・ピエール・ロジエ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPS6074541A publication Critical patent/JPS6074541A/ja
Publication of JPH0160950B2 publication Critical patent/JPH0160950B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53219—Aluminium alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H85/00—Protective devices in which the current flows through a part of fusible material and this current is interrupted by displacement of the fusible material when this current becomes excessive
    • H01H85/02—Details
    • H01H85/0241—Structural association of a fuse and another component or apparatus
    • H01H2085/0275—Structural association with a printed circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H85/00—Protective devices in which the current flows through a part of fusible material and this current is interrupted by displacement of the fusible material when this current becomes excessive
    • H01H85/02—Details
    • H01H85/0241—Structural association of a fuse and another component or apparatus
    • H01H2085/0283—Structural association with a semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Die Bonding (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Fuses (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Bipolar Transistors (AREA)
  • Noodles (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、支持体上に融着により固着した半導体本体を
具える半導体装置、特にトランジスタ、更に特に電力ト
ランジスタであって、半導体本体の表面に過負荷から保
護する手段を含む金属接続接点領域を有する半導体装置
に関するものである。
熱伝導性の悪い材料、特にプラスチック材料により囲ま
れたトランジスタにおいては熱消散の欠除による問題が
生じることが知られている。この現象は特に、電流或い
は電圧或いはエネルギーの過負荷の影響により一般に２
つのｐｎ接合を破壊し、これにより短絡を行なう電力ト
ランジスタの場合に著しいものとなる。
上述したトランジスタを調整装置（例えばモー（８） りの回転速度の調整装置、同期発電機の電圧の調整装置
、アンチロックブレーキシステム）に用いる場合には、
短絡が生ぜしめられるという事実により調整制御をその
最大状態に鎖錠してしまい、これが悲劇的な状態となる
おそれがある。
短絡は、何らかの過負荷中に半導体結晶、一般に珪素の
小表面積の領域が、半導体材料と表面に堆積された接点
表面の金属化層との間で共晶が形成されるような温度に
達するとトランジスタに生じるということを実験により
確かめた。この現象は、特にプラスチック材料で囲まれ
た半導体装置においてそうであるように熱線がゆっくり
流れるにつれて一層急速に且つ緊度の高いものとなる。
半導体結晶と金属化層との共晶をこのように局部的に形
成せしめる温度は、アルミニウムの金Ｍ化層と珪素の接
点との場合に約５６０°Ｃであるということも実験によ
り確かめた。
ヒユーズが形成されている集積回路、特にプログラマブ
ル（プログラミング可能な）メモリを有する半導体装置
は既に知られている。しかしこれ（４） らの半導体装置に関しては、使用されている手段は共晶
のこの不所望な形成によって生じる問題を解決するのに
適していない。
集積回路の形態のプログラマブルメモリの場合には、電
流或いはエネルギーが所定の比較的高い値である際に可
溶性の素子を選択的に破壊させる必要があり、従って極
めて抵抗性であり極めて高い温度、一般に１０００℃よ
りも著しく高い温度で溶融する材料を使用する必要があ
る。
これに対し、本発明は融点が共晶の形成温度に適合した
可溶性素子を適切な領域に形成するとい、う考えに基づ
いて成したものである。
本発明は、支持体を有しトランジスタとするのが好まし
い半導体装置であって、前記支持体上には半導体本体が
融着されており、該半導体本体の表面上には過負荷から
保護する手段を含む金属接続接点領域が設けられている
半導体装置において、前記金属接続接点領域の少くとも
１つが前記半導体本体とで共晶を形成しやすい材料を有
しており、この金属接続接点領域をこの材料の合金から
造り、この金属接続接点領域が、前記の共晶の形成温度
よりも低く前記の半導体本体をその支持体上に融着する
温度よりも高い温度の融点を有するようにしたことを特
徴とする。
従って本発明の目的は、珪素より成る半導体本体上にア
ルミニウムより成る接点層を設ける場合に、共晶Ａｌ−
８ｉの形成温度である５６０℃よりも低い温度で溶融す
る一種の金属層を利用し、半導体結晶すなわち半導体本
体をその支持体上に満足に装着しうるようにするととも
に、接続導線を完全に導電状態に維持する必要があると
いう条件でこれら接続導線を接続接点領域上に固着せし
めうるようにすることにある。
本発明の好適例によれば、共晶アルミニウムーゲルマニ
ウムの層を前記の合金として選択する。
この場合、その特性に合致するようにマグネシウムやア
ンチモンを加えることができる。
共晶ｈｔａｅは４２０°Ｃ程度の融点を有し、この融点
は、殆んどの場合珪素より成る半導体本体をその支持体
上に融着しうるのに充分高いも、この層内に形成された
接続接点領域の点で金属が溶融し・半導体本体の内部で
短絡が生じる前に回路が遮断する程度に充分低いもので
ある。
本発明によれば短絡によらずに回路が遮断することによ
りトランジスタ回路が破壊する為、前述した電気現象が
大となるおそれを無くシ、従ってトランジスタの付近の
素子をも保護する。
必要に応じ、接続接点領域を得る作用をする金属層にこ
の金属層よりも薄い厚さの純粋アルミニウムの層を被覆
し、これにより接点と接続導線の固着領域との高信頼性
を保証するとともに、導電性および熱伝導性の双方また
はいずれか一方を改善するようにする。更に上記の金属
層の下側に厚さが薄い純粋アルミニウムの下側層を設け
ることによりこの金属層を基板に良好に被着せしめうる
ようにする。
図面につき本発明を説明する。
第１ａ図を参照するに、半導体本体１２を層１８により
支持体１１上に融着する。
支持体１１はニッケルを被覆した銅から造る。
（７） 前記の融着を行なう前に、珪素より成る半導体本体１２
の下側表面に金層２１を被覆する。この半導体本体１２
を約４００°Ｃの温度で支持体１１上に設けると、共晶
Ａｕ−８ｉが形成されることにより融着層１８が得られ
る。実際には、共晶Ａｕ−３ｉは３７０℃で形成される
ことが知られている。
第１ａ図に示すように半導体本体１２の上側表面上に堆
積した酸化物層１４には窓１５を形成する。この窓内に
は金属層１６を堆積し、この金属層１６上には接続線１
７を固着する。
金属層１６がアルミニウムより成り、半導体本体１２が
珪素より成る場合には、温度が５６０°Ｃに達するか或
いは局部的にそれを越える場合に共晶Ａ！−８ｉが形成
されやすい。層１６のアルミニウムは半導体本体１２の
珪素中に拡散し、短絡を生ぜしめる。
本発明によれば、金属層１６に常にアルミニウムを含ま
せるも、５６０’Ｃよりも低い温度でこの層が溶融する
ようにする。
この場合、加熱すると（第２図参照）、驚いた（　８　
） ことに、層１６が接続線１７と接触している領域から液
状で排除され、この領域の周りで固化してリング２０を
形成するということを確かめた。従って、接続ｔｌｌ１
７は半導体本体１２の表面からある距離だけ離間され、
半導体本体の内部に短絡が生じる前に回路が遮断される
。
層１６は５５重量％のＧｅの組成を有する共晶Ａｔ−Ｇ
ｅから造るのが好ましく、その溶融温度は４２８°Ｃで
ある為、共晶１−８ｉの形成温度（５６０”ｃ　）より
も著しく低い。
しかしこの温度は、半導体本体１２が後に共晶Ａｕ−８
ｉの形成により支持体１１上に融着される温度（約８７
０°Ｃ）よりも高い。
約８〜６　Ｊｉｍの厚さの１−Ｇｅの層１６は、２つの
個別の蒸着源、すなわちＧｅ源およびＡｌ源を有する真
空室内でこれら蒸着源の各々を電子銃により加熱する蒸
着により堆積せしめることができる。
各電子銃の電流により蒸着速度を制御する。従って、２
つの電子銃を適当な蒸着速度で作動させることにより、
共晶の化学量論が得られる。蒸着中は、基板１２を１５
０℃〜８００℃の温度、好ましくは２５０°Ｃに保持す
る。
また、約５０〜１００人の厚さの純粋アルミニウムより
成る下側層２をも蒸着により堆積し、珪素より成る半導
体本体１２に対する層１６の被着力を高め、接点の電気
特性を改善するようにすることもできる。この下側層２
の厚さは層１６の厚さに比べて薄くし、層１６の溶融温
度を殆んど変えないようにする。
更に、層１６上には約２０〜１００人の厚さの純粋アル
ミニウムより成る上側層６を蒸着により堆積し、これに
より半導体装置の保管中層１６のゲルマニウムが酸化す
るのを防止するとともに、ラッカ一層が良好に固着する
為に層１６のいかなる写真食刻処理をも容易となるよう
にするのが有利である。
上側層６は上述したのと同じ理由で層１６に比べて薄く
する。
層１６を形成するには他の材料、例えば９５重量％の亜
鉛を有し、溶融温度が８８２°Ｃである共晶Ａｌ−Ｚｎ
或いは６７．８重量％のマグネシウムを有し、溶融温度
が４８７°Ｃである共晶Ａｔ−Ｋｇを用いることができ
る。
更に、合金ｐ、ｔ−ａｅに所定量のＺｎ或いはＫｇを添
加し、適切な溶融温度を有する共晶を形成することによ
り三元化合物を得ることができる。
第８図によれば、半導体本体１２はトランジスタのコレ
クタを形成するｎ型の層２２と、ベース領域を形成する
ｐ型の領域２８と、エミッタ領域を形成するｎ型の領域
８０とを有する。
多量にドーピングしたｐ＋型の平行六面体或いはリング
の形態の領域２６によりエミッタ領域８０を囲み、ベー
ス接点導線２７が上側面に固着されている金属層８４と
ベース領域２８との間にベース接点領域を形成するよう
にする。
エミッタ領域８０は多量にドーピングしたｎ＋型の中央
区域８１を有し、この中央区域８１の上に金属層８６を
堆積し、この金属層８６の上にエミッタ接点導線２７を
固着する。
本発明によれば金属層８４および８６の一方或（１１） いは他方に例えばＳｉより成る半導体本体１２と共晶を
形成しやすい元素、例えばｆノを含む場合には、この金
属層を、上記の共晶の形成温度よりも低く支持体（１１
）上への半導体本体（１２）の融着温度よりも高い温度
の融点を有するように形成する。
本発明はバイポーラトランジスタ以外の他の半導体装置
、例えば絶縁ゲート電界効果トランジスタ、サイリスタ
等に用いても有利であること明らかである。
【図面の簡単な説明】
第１ａおよび２図はそれぞれ溶融前および溶融後の金属
領域を示す本発明半導体装置の細部を表わす断面図、 第１ｂ図は第１ａ図の変形例を示す断面図、第８図は本
発明によるトランジスタを示す断面図である。 ２・・・下側層　６・・・上側層 １１・・・支持体　１２・・・半導体本体１８・・・融
着層　１４・・・酸化物層（１２） １５・・・窓　１６　、８４　、１３６・・・金属層１
７・・・接続＄　２０・・・リング ２２・・・ｎ型層（コレクタ） ２８・・・ｐ型頭域（ベース領域） ２６・・・ｐ＋領領域ベース接点領域）２フ・・・エミ
ッタ接点導線 ８０・・・ｎ型領域（エミッタ領域） ８１・・・中央区域 ８７・・・ベース接点導線。 特許出願人　エヌ・ベー・フィリップス・フルーイラン
ペンファブリケン Ｃワ （コ − 手続補正書 昭和５９年１１月１６日 １、事件の表示 昭和５９年　特　許願第１７０５０９号２、発明の名称 半導体装置 ３、補正をする者 事件との関係　特許出願人 ５゜ ６補正の対象明細書の［発明の詳細な説明コの欄（１）
明細書第９頁第５行〜６行の「半導体本体の・・・・・
・・・・回路が遮断される。」を［トランジスタはもは
や短絡によらずにオーム抵抗接点の遮断に破壊される。 ｊに訂正する。 代理

Claims (1)

  1. 【特許請求の範囲】 Ｌ　支持体（１１）を有しトランジスタとするのが好ま
    しい半導体装置であって、前記支持体上には半導体本体
    （１２）が融着されており、該半導体本体の表面上には
    過負荷から保護する手段を含む金属接続接点領域（１６
    ゜８４　、８６　）が設けられている半導体装置におい
    て、前記金属接続接点領域の少くとも１つが前記半導体
    本体とで共晶を形成しやすい材料を有しており、この金
    属接続接点領域をこの材料の合金から造り、この金属接
    続接点領域が、前記の共晶の形成温度よりも低く前記の
    半導体本体（１２）をその支持体（１１）上に融着する
    温度よりも高い温度の融点を有するようにしたことを特
    徴とする半導体装置。 λ　特許請求の範囲１記載の半導体装置において、前記
    の合金を共晶アルミニウムーゲルマニウムとしたことを
    特徴とする半導体装置。 ＆　特許請求の範囲２記載の半導体装置において、前記
    の合金はマグネシウムおよびアンチモンを有する群の少
    くとも１つの元素をも含んでいることを特徴とする半導
    体装置。 表　特許請求の範囲１記載の半導体装置において、前記
    の合金を共晶アルミニウムー亜鉛としたことを特徴とす
    る半導体装置。 １　特許請求の範囲１記載の半導体装置において、前記
    の合金を共晶アルミニウムーマグネシウムとしたことを
    特徴とする半導体装置。 ａ　特許請求の範囲１〜５のいずれか１つに記載の半導
    体装置において、少くとも前記の１つの金属接続接点領
    域（１６）が該金属接続接点領域の厚さよりも薄いアル
    ミニウムより成る下側層を具えていることを特徴とする
    半導体装置。 フ、　特許請求の範囲１〜６のいずれか１つに記載の半
    導体装置において、少くとも前記の１つの金属接続接点
    領域が該金属接続接点領域の厚さよりも薄いアルミニウ
    ムより成る層（６）で被覆されていることを特許とする
    半導体装置。 ＆　特許請求の範凹１〜７のいずれか１つに記載の半導
    体装置において、この半導体装置を電力トランジスタ型
    としたことを特徴とする半導体装置。
JP59170509A 1983-08-17 1984-08-17 半導体装置 Granted JPS6074541A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8313372 1983-08-17
FR8313372A FR2550886B1 (fr) 1983-08-17 1983-08-17 Procede de realisation de transistors de puissance incluant des moyens de protection contre les surcharges et dispositifs ainsi obtenus

Publications (2)

Publication Number Publication Date
JPS6074541A true JPS6074541A (ja) 1985-04-26
JPH0160950B2 JPH0160950B2 (ja) 1989-12-26

Family

ID=9291651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59170509A Granted JPS6074541A (ja) 1983-08-17 1984-08-17 半導体装置

Country Status (5)

Country Link
US (1) US4635091A (ja)
EP (1) EP0135230B1 (ja)
JP (1) JPS6074541A (ja)
DE (1) DE3467661D1 (ja)
FR (1) FR2550886B1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4922366A (en) * 1988-05-12 1990-05-01 Transnational Energy Systems, Inc., Dba Tesco Meltable conductor to be used in series with voltage suppressors
US5260604A (en) * 1988-09-27 1993-11-09 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with improved immunity to contact and conductor defects
US5047833A (en) * 1990-10-17 1991-09-10 International Rectifier Corporation Solderable front metal contact for MOS devices
JP2944840B2 (ja) * 1993-03-12 1999-09-06 株式会社日立製作所 電力用半導体装置
US5477409A (en) * 1993-11-24 1995-12-19 Vlsi Technology Inc. Fusion heat sink for integrated circuit
US5424901A (en) * 1994-01-26 1995-06-13 Illinois Tool Works Inc. Sidactor fail-safe device
US5488535A (en) * 1994-01-26 1996-01-30 Illinois Tool Works Inc. Arc suppressor for sidactors
US6337507B1 (en) * 1995-09-29 2002-01-08 Intel Corporation Silicide agglomeration fuse device with notches to enhance programmability
US5708291A (en) 1995-09-29 1998-01-13 Intel Corporation Silicide agglomeration fuse device
JP3352360B2 (ja) * 1996-07-19 2002-12-03 シャープ株式会社 電力制御素子
US6288437B1 (en) * 1999-02-26 2001-09-11 Micron Technology, Inc. Antifuse structures methods and applications
DE19936112A1 (de) 1999-07-31 2001-02-01 Mannesmann Vdo Ag Halbleiterschalter
US6166421A (en) * 1999-08-18 2000-12-26 National Semiconductor Corporation Polysilicon fuse that provides an open current path when programmed without exposing the fuse to the environment
DE10334433B4 (de) * 2003-07-28 2009-10-22 Infineon Technologies Ag Vorrichtung zur Unterbrechung des Stromflusses zu einem oder von einem Halbleiterkörper eines Halbleiterbauelements
DE102006009236A1 (de) * 2006-02-28 2007-09-06 Infineon Technologies Ag Vorrichtung und Verfahren zur temperaturunterbrechenden Absicherung eines elektrischen Bauelements
KR100976650B1 (ko) * 2007-12-07 2010-08-18 주식회사 케이이씨 다이 본딩 구조 및 그 방법
US8319596B2 (en) * 2009-05-20 2012-11-27 GM Global Technology Operations LLC Active material circuit protector
US8816390B2 (en) 2012-01-30 2014-08-26 Infineon Technologies Ag System and method for an electronic package with a fail-open mechanism
US9082737B2 (en) 2012-11-15 2015-07-14 Infineon Technologies Ag System and method for an electronic package with a fail-open mechanism

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3461462A (en) * 1965-12-02 1969-08-12 United Aircraft Corp Method for bonding silicon semiconductor devices
FR2230078B1 (ja) * 1973-05-18 1977-07-29 Radiotechnique Compelec
US3925808A (en) * 1974-08-08 1975-12-09 Westinghouse Electric Corp Silicon semiconductor device with stress-free electrodes
DE2649773A1 (de) * 1976-10-29 1978-05-11 Bosch Gmbh Robert Halbleiteranordnung
US4392010A (en) * 1979-01-16 1983-07-05 Solarex Corporation Photovoltaic cells having contacts and method of applying same

Also Published As

Publication number Publication date
EP0135230B1 (fr) 1987-11-19
FR2550886B1 (fr) 1986-10-24
US4635091A (en) 1987-01-06
DE3467661D1 (en) 1987-12-23
FR2550886A1 (fr) 1985-02-22
JPH0160950B2 (ja) 1989-12-26
EP0135230A1 (fr) 1985-03-27

Similar Documents

Publication Publication Date Title
JPS6074541A (ja) 半導体装置
US3667008A (en) Semiconductor device employing two-metal contact and polycrystalline isolation means
US4670970A (en) Method for making a programmable vertical silicide fuse
JPS62287641A (ja) 半導体装置
JPS6120315A (ja) 半導体装置基板
US5166901A (en) Programmable memory cell structure including a refractory metal barrier layer
US3614547A (en) Tungsten barrier electrical connection
US2805370A (en) Alloyed connections to semiconductors
US20210028119A1 (en) Power Semiconductor Device and Manufacturing Method
GB2138633A (en) Bonding semiconductor chips to a lead frame
JPH0945891A (ja) 半導体デバイス
JPS6141135B2 (ja)
US2865794A (en) Semi-conductor device with telluride containing ohmic contact and method of forming the same
JP4873594B2 (ja) 整流器装置
JPH06236878A (ja) 金属配線
US4246693A (en) Method of fabricating semiconductor device by bonding together silicon substrate and electrode or the like with aluminum
US3336486A (en) Control system having multiple electrode current controlling device
US3240571A (en) Semiconductor device and method of producing it
NO127780B (ja)
US3188535A (en) Semi-conductor electrode system having at least one aluminium-containing electrode
JPS58142505A (ja) 過負荷溶断形抵抗器
JPS5987736A (ja) 半導体記憶装置
JPS6352461B2 (ja)
JPS5936822B2 (ja) 圧接形半導体装置
KR930003841B1 (ko) 메탈 리큐드의 홀 필링을 이용한 집적회로의 배선 형성방법