TWI556066B - 執行自對準微影蝕刻製程的方法 - Google Patents

執行自對準微影蝕刻製程的方法 Download PDF

Info

Publication number
TWI556066B
TWI556066B TW103144821A TW103144821A TWI556066B TW I556066 B TWI556066 B TW I556066B TW 103144821 A TW103144821 A TW 103144821A TW 103144821 A TW103144821 A TW 103144821A TW I556066 B TWI556066 B TW I556066B
Authority
TW
Taiwan
Prior art keywords
layer
openings
spacer material
cut
shapes
Prior art date
Application number
TW103144821A
Other languages
English (en)
Other versions
TW201531813A (zh
Inventor
黃冠維
李佳穎
梁明中
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201531813A publication Critical patent/TW201531813A/zh
Application granted granted Critical
Publication of TWI556066B publication Critical patent/TWI556066B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Description

執行自對準微影蝕刻製程的方法
本發明係有關於一種執行自對準微影蝕刻製程的方法以及一種積體晶片。
半導體工業已藉由減少積體電路內的元件(例如，電晶體元件)的尺寸，而不斷地改良積體電路(IC)的速度和功率。在大部分情況下，積體晶片內元件尺寸的進展能力，是被微影蝕刻解析度所驅動。然而，近來技術節點的設備供應商一直無法降低微影蝕刻曝光設備的波長(例如，成功地實施EUV光刻)，因此顯影技術節點通常具有的最小特徵尺寸小於微影蝕刻設備中使用的照射光波長。
在次-22奈米技術節點中，對於刻繪關鍵設計層(例如，多晶矽，薄金屬佈線等)，雙圖案微影蝕刻(DPL)已成為最有希望的微影蝕刻技術之一。然而，一些雙圖案化技術(例如，微影-蝕刻，微影-蝕刻)面臨誤對準及重疊的問題，而降低積體晶片的性能。近年來，自對準雙圖案 技術(SADP)已成為一種能夠避免這樣的誤對準及重疊誤差的雙圖案化技術。
根據本發明之多個實施方式，係提供一種執行一自對準微影蝕刻(SALE)製程的方法。此方法包含：在包含一多層結構硬遮罩的一基材上方形成一間隙壁材料，以在一第一截斷位置提供包含間隙壁材料的一第一截斷層，多層結構硬遮罩具有一第一層及其下的一第二層；形成一反向材料於間隙壁材料上，以形成包含反向材料的一第二截斷層於基材上的一第二截斷位置；形成被第二截斷層斷開的多個第二開口，以在多個第二位置上暴露出第二層，所述多個第二位置對應於一自對準微影蝕刻設計層的多個第二形狀；形成被第一截斷層斷開的多個第一開口，以在多個第一位置上暴露出第二層，所述多個第一位置對應於自對準微影蝕刻設計層的多個第一形狀；以及依據所述多個第一開口和所述多個第二開口蝕刻第二層。
在某些實施例中，所述形成第一截斷層包含：形成一第一截斷層開口於多層結構硬遮罩的第一層中；以及沉積間隙壁材料於基材上方，使間隙壁材料填充第一截斷層開口。
在某些實施例中，形成第二截斷層包含：沉積一第二圖案轉移層於間隙壁材料上方；選擇性蝕刻第二圖案轉移層，以在第二截斷位置形成一開口，開口從第二 圖案轉移層的一上表面延伸到間隙壁材料；以及沉積反向材料於開口。
在某些實施例中，上述方法更包含蝕刻未被反向材料覆蓋的間隙壁材料，以形成所述多個第二開口。
在某些實施例中，上述方法更包含根據一第三遮罩層和間隙壁材料蝕刻多層結構硬遮罩的第一層，以形成所述多個第一開口。
在某些實施例中，反向材料包含氧化物或氮化物。
在某些實施例中，反向材料具有相對於間隙壁材料的一蝕刻選擇率，且蝕刻選擇率大於6。
在某些實施例中，反向材料包含矽，且具有相對於間隙壁材料之氧化鈦或氮化鈦的一蝕刻選擇率為大於6。
在某些實施例中，多層結構硬遮罩之第一層包含一矽層，而且多層結構硬遮罩之第二層包含鄰接矽層的四乙基矽氧烷(tetraethyl orthosilicate)層。
在某些實施例中，第一截斷層設置以提供一或多個所述第一形狀之間的一第一端點至端點間距；第二截斷層設置以提供一或多個所述第二形狀之間的一第二端點至端點間距；而且第一端點至端點間距與第二端點至端點間距的一比例為約1比1。
根據本發明之多個實施方式，係提供一種執行一自對準微影蝕刻(SALE)製程的方法。此方法包含：提 供包含三層結構硬遮罩的一基材，三層結構硬遮罩具有一上部層以及其下的一中間層，中間層鋪設於一半導體本體上；形成一第一截斷層開口於上部層中；沉積一間隙壁材料於基材上，使間隙壁材料填充第一截斷層開口，而形成一第一截斷層；藉由沉積一反向材料於間隙壁材料上的一第二截斷位置，以及藉由選擇性蝕刻未被反向材料覆蓋的間隙壁材料以形成被第二截斷層斷開的多個第二開口，而形成一第二截斷層，其中所述多個第二開口在多個第二位置暴露出中間層，所述多個第二位置對應於一自對準微影蝕刻設計層的多個第二形狀；形成被第一截斷層斷開的多個第一開口，以在多個第一位置暴露出中間層，其中所述多個第一位置對應於自對準微影蝕刻設計層的多個第一形狀；以及依據所述多個第一開口和所述多個第二開口蝕刻中間層。
在某些實施例中，反向材料包含氧化物或氮化物。
在某些實施例中，反向材料包含矽，且具有相對於氧化鈦或氮化鈦的一蝕刻選擇率為大於6。
在某些實施例中，所述形成第二截斷層包含沉積一第二圖案轉移層於間隙壁材料上方；選擇性蝕刻第二圖案轉移層，以在第二截斷位置形成一開口，開口從第二圖案轉移層的一上表面延伸到間隙壁材料；以及沉積反向材料於開口。
在某些實施例中，上述方法更包含蝕刻未被 反向材料覆蓋的間隙壁材料，以形成所述多個第二開口。
在某些實施例中，上述方法更包含根據一遮罩層和間隙壁材料蝕刻三層結構硬遮罩的上部層，以形成多個第一開口。
在某些實施例中，三層結構硬遮罩之上部層包含一矽層；三層結構硬遮罩之中間層包含鄰接矽層的一四乙基矽氧烷(tetraethyl orthosilicate)層。
在某些實施例中，第一截斷層設置以提供一或多個所述第一形狀之間的一第一端點至端點間距；第二截斷層設置以提供一或多個所述第二形狀之間的一第二端點至端點間距；而且第一端點至端點間距與第二端點至端點間距之比為約1比1。
根據本發明之多個實施方式，係提供一種積體晶片。此積體晶片包含一自對準微影蝕刻設計層的多個第一形狀以及多個第二形狀。所述多個第一形狀具有一第一端點至端點間距，所述多個第二形狀具有一第二端點至端點間距。第一端點至端點間距與第二端點至端點間距的一比例為約1比1。
在某些實施例中，自對準微影蝕刻設計層包含一靜態隨機存取記憶體陣列中的一設計層。
100‧‧‧方法
102、104、106、108、110、112、114、116‧‧‧動作
200‧‧‧積體電路
202‧‧‧積體電路晶片
204‧‧‧第一形狀
204a‧‧‧形狀
205‧‧‧第一條線
206‧‧‧第二形狀
206a、206b‧‧‧形狀
207‧‧‧第二條線
208‧‧‧第一方向
210‧‧‧第二方向
300‧‧‧方法
302、304、306、308、310、312‧‧‧動作
314、316、318、320、322、324‧‧‧動作
326、328‧‧‧動作
400‧‧‧剖面圖
402‧‧‧半導體主體
403‧‧‧三層結構的硬遮罩
404‧‧‧下部層
406‧‧‧中間層
408‧‧‧上部層
410‧‧‧第一截斷層開口
411‧‧‧第一圖案轉移層
412‧‧‧底層
414‧‧‧中間層
500‧‧‧剖面圖
502‧‧‧第一圖案化光阻層
504‧‧‧開口
600‧‧‧剖面圖
602‧‧‧上部層
604‧‧‧開口
606‧‧‧上視圖
700‧‧‧剖面圖
702‧‧‧間隙壁材料
704‧‧‧第一截斷層
706‧‧‧上視圖
800‧‧‧剖面圖
801‧‧‧第二圖案轉移層
802‧‧‧底層
804‧‧‧中間層
806‧‧‧第二圖案化光阻層
808‧‧‧開口
900‧‧‧剖面圖
902‧‧‧反向材料
1000‧‧‧剖面圖
1002‧‧‧第二截斷層
1004‧‧‧上視圖
1100‧‧‧剖面圖
1102‧‧‧間隙壁材料
1104‧‧‧第二開口
1104a、1104b‧‧‧開口
1106‧‧‧上視圖
1200‧‧‧剖面圖
1201‧‧‧第三圖案轉移層
1202‧‧‧底層
1204‧‧‧中間層
1206‧‧‧第三圖案化光阻層
1208‧‧‧開口
1300‧‧‧剖面圖
1302‧‧‧上部層
1304‧‧‧第一開口
1304a、1304b‧‧‧開口
1306‧‧‧上視圖
1400‧‧‧剖面圖
1402‧‧‧中間層
1404、1406‧‧‧開口
1408‧‧‧上視圖
1500‧‧‧遮罩產生器具
1502‧‧‧記憶體元件
1504‧‧‧積體電路晶片佈局
1506‧‧‧第一截斷層資料
1508‧‧‧第二截斷層資料
1510‧‧‧電腦可讀取的指令
1512‧‧‧遮罩截斷配置工具
1514‧‧‧遮罩寫入工具
S‧‧‧間距
S1‧‧‧第一端點至端點間距
S2‧‧‧第二端點至端點間距
第1圖繪示某些實施方式之執行自對準微影蝕刻 (SALE)製程的方法的流程圖。
第2圖繪示根據執行自對準微影蝕刻製程的方法中某些實施方式形成之積體電路。
第3圖繪示某些實施方式之執行自對準微影蝕刻製程的方法之流程圖。
第4-14圖繪示某些實施方式之示例基材，呈現執行自對準微影蝕刻製程的方法。
第15圖繪示某些實施方式之設置以執行自對準微影蝕刻製程的方法遮罩產生器具的方塊圖。
本揭露書係參考圖式所完成，圖中相似的元件編號通常用用以表示相似的元件，並且其中各種結構非依比例繪製。在以下敘述中，為解釋說明之目的，文中闡述許多特定的細節，以便於理解。然而，在此敘述的一或多個態樣可以無此等具體細節的情況下被實施，對於本領域的通常知識者而言，這是顯而易見的。在其它實例中，習知的結構和裝置以圖框的形式表示，以便於理解。
利用自對準雙圖案化(Self-aligned double patterning,SADP)技術形成諸如記憶體陣列(例如，SRAM記憶體陣列)的重複結構是有用的。例如，SRAM記憶體陣列的位元線及/或控制線的重複結構，利用第一微影蝕刻製程在基材上的圖案化光阻層的最小間距之開口的側壁上形成間隙壁層。在形成側壁上的間隙壁層之後，可利用第二微影蝕刻製程移除圖案化光阻層，而留下被間距分 隔開的多個間隔壁，此間距小於第一微影蝕刻製程可實現的間距(例如，因為在一條線內存在兩個間隔壁)。根據上述的間隙壁，基材可以被選擇性地圖案化而形成緻密的陣列線。
可利用截斷特徵遮罩(cut mask)在密集的陣列線中形成「線端處點到線端處點」(line-end to line-end)的間距。然而，目前的自對準雙圖案化製程提供的第二微影蝕刻製程所形成的形狀之間的端點到端點的間距，是大於第一微影蝕刻製程所形成的形狀之間的端點到端點的間距。這是因為使用第一微影蝕刻製程來形成截斷特徵形狀的步驟是在以蝕刻方式形成此等形狀之前執行，因此形成被此間隙壁材料所定義的間距。相對地，第二微影蝕刻製程所形成的截斷特徵是由微影蝕刻製程決定，因此受限於光阻的不良頂部損耗的輪廓。為了進一步降低IC佈局(例如SRAM單元)的尺寸大小，必須減小第二微影蝕刻製程所形成的端點到端點的間距。
因此，本發明的某些態樣是提供執行自對準微影蝕刻(self-aligned litho-etch,SALE)製程的方法，此方法藉由不同的微影蝕刻製程而形成位於多個形狀間之相當的端點至端點(end-to-end)間距。在某些實施方式中，此方法是藉由提供具有多層硬遮罩的基材來進行，上述多層硬遮罩具有第一層和其下的第二層。將間隙壁材料形成在基材之上，以於第一截斷位置提供包括此間隙壁材料的第一截斷層，並且將反向材料形成在間隙壁材料上 方，而在基材上的第二截斷位置形成包括此反向材料的第二截斷層。形成被第二截斷層斷開的多個第二開口，以在多個第二位置上暴露出第二層，上述多個第二位置對應於自對準微影蝕刻設計層的多個第二形狀。形成被第一截斷層斷開的多個第一開口，以在多個第一位置上暴露出第二層，上述多個第一位置對應於自對準微影蝕刻設計層的多個第一形狀。然後依據上述多個第一開口和多個第二開口來蝕刻第二層。在進行微影蝕刻製程之前，藉由建構第一及第二截斷層來形成多個第一及第二開口，而能夠縮小多個第一及第二形狀之端點至端點的間距，因為端點至端點的間距不會受到微影蝕刻解析度的限制。
第1圖繪示某些實施方式之執行自對準微影蝕刻(SALE)製程的方法100的流程圖。方法100包括一種維持截斷特徵之方法，因為所揭露之方法增加了第二截斷層定義的線端處(line-end)之間距，此第二截斷層是在形成多層硬遮罩中的開口之後才形成，多層硬遮罩對應於自對準微影蝕刻設計層的多個第二形狀。
在102中，提供一基材。在某些實施方式中，基材可包括配置在半導體本體上的一或多層的介電層。在某些實施方式中，基材還包含多層硬遮罩設置在一或多層介電層上。在多層硬遮罩可包括第一層以及其下的第二層。
在104中，在基材上形成間隙壁材料以提供第一截斷層，用以作為自對準微影蝕設計層之多個第一形狀，其是使用第一微影蝕刻製程而形成。第一截斷層是設 置以在沿著線端處(line-end)的多個第一形狀中定義間距或「截斷處」，從而形成多個第一形狀之線間的端點至端點的間距。在某些實施方式中，在106中，藉由形成多層硬遮罩之第一層(例如，上部層)中的第一截斷層開口來形成第一截斷層。然後，在108中，在第一截斷層開口中形成間隙壁材料，以形成第一截斷層。
在110中，在間隙壁材料上選擇性地形成反向材料以提供第二截斷層，用以作為自對準微影蝕設計層之多個第二形狀，其是利用第二微影蝕刻製程形成。第二截斷層配置以「截斷」沿著線端處的多個第二形狀，以形成上述多個第二形狀所定義之線間的端點至端點的間距。在某些實施方式中，多個第二形狀可形成在上述多個第一形狀之間的位置。
在112中，形成被第二截斷層斷開的多個第二開口，以暴露多層硬遮罩的第二層。上述多個第二開口對應於上述自對準微影蝕設計層的多個第二形狀。在某些實施方式中，可藉由選擇性地移開間隙壁材料而形成多個第二開口，以露出多層硬遮罩的第二層。
在114中，形成被第一截斷層斷開的多個第一開口，以暴露多層硬遮罩的第二層。上述多個第一開口對應於自對準微影蝕設計層的多個第一形狀。在某些實施方式中，在與第一截斷層交錯之位置，選擇性地蝕刻多層硬遮罩的第二層，而形成上述多個第一開口。
在116中，根據多個第一及第二開口蝕刻多層 硬遮罩的第二層。在某些實施方式中，隨後可根據多層硬遮罩的第二層蝕刻基材的一或多層介電層。
因此，在進行微影蝕刻製程之前，藉由形成第一及第二截斷層而形成多個第一及第二開口，讓方法100得以提供上述多個第一及第二形狀之端點至端點的間距，其不受限於微影蝕刻的解析度。
第2圖繪示根據在此揭露之執行自對準微影蝕刻製程的方法中某些實施方式形成之積體電路200。
積體電路200包括設置在積體電路晶片202上的多個第一形狀204和多個第二形狀206。多個第一形狀204和多個第二形狀206包含在自對準微影蝕設計層中(即，使用自對準微影蝕製程所形成的圖案層)。在某些實施方式中，可使用自對準微影蝕製程中的第一微影蝕刻製程形成多個第一形狀204，而使用自對準微影蝕製程中的第二微影蝕刻製程來形成多個第二形狀206。在某些實施例中，自對準微影蝕刻設計層可以包括例如閘極層或後端製程(back-end-of-the-line)薄金屬層。
由多個第一形狀204和多個第二形狀206所構成之形狀在第一方向208上分隔一間距S，間距S係小於使用單一光罩所能實現的最小間距(即，G0-間距)。舉例而言，在積體電路200中，多個第一形狀中的形狀204a沿著第一條線205(第一條線205沿第二方向210延伸)，而且多個第二形狀206中相鄰的形狀206a和206b沿著第二條線207(第二條線207沿第二方向210延伸)。在第一方向208 上，形狀206a及206b與形狀204a分隔一間距S，間距S小於G0-間距。
在第二方向210上對準的兩個或更多個所述多個第一形狀204配置在具有第一端點至端點間距(first end-to-end space)S1的圖案中。在第二方向210對準的兩個或更多個所述多個第二形狀206配置在具有第二端點至端點間距(second end-to-end space)S2的圖案中。第一及第二端點至端點間距的比例S1：S2為約1：1。
在某些實施方式中，積體電路200可包括一個靜態隨機存取記憶體(SRAM)陣列，其中所述多個第一形狀204和多個第二形狀206包括多數條的位元線。在其他實施方式中，積體電路200可包括一個靜態隨機存取記憶體(SRAM)陣列，其中所述多個第一形狀204和多個第二形狀206包括多數條的控制線。在另外其他實施方式中，積體電路200可以包括後端製程(back-end-of-the-line)的繞線部分或電晶體的閘極部分。
第3圖繪示某些實施方式之執行自對準微影蝕刻製程的方法300之流程圖。
雖然下文以一系列的動作或事件說明在此揭露之方法(例如，方法100及/或300)，應理解的是，這樣的動作或事件所示的順序不應被解釋為本揭露書的限制。例如，一些動作可以按不同順序發生及/或與其它動作或事件同時發生，其不同於所繪示之內容及/或本文中所敘述之內容。此外，並非所有繪示的動作都是必須的才能實現本 揭露書中的一或多個態樣或實施方式。此外，在此所示的一或多個動作可以在一或多個分離的動作及/或階段進行。
在302中，提供基材，供基材包括多層硬遮罩鋪設在半導體主體上。在某些實施方式中，多層硬遮罩包含有三層結構之硬遮罩，此硬遮罩具有上部層、中間層及下部層。
在304中，在多層硬遮罩中選擇性地形成第一截斷層開口，以定義第一截斷位置，用作自對準微影蝕設計層之多個第一形狀，自對準微影蝕設計層的多個第一形狀是由第一微影蝕刻製程形成。第一截斷層開口定義第一截斷層的位置，並用以截斷沿著線端點的一或多個第一形狀，而形成多條線之間的端點至端點的間距，上述多條線之間的端點至端點的間距是由多個第一形狀所定義。在某些實施方式中，第一截斷層可包括多層硬遮罩之上部層中的開口。在某些實施方式中，自對準微影蝕刻設計層可包括靜態隨機存取記憶體(SRAM)陣列。
在306中，形成第一圖案轉移層於第一截斷層開口上方。
在308中，根據配置在第一圖案轉移層上方的第一遮罩層，選擇性地蝕刻多層硬遮罩的上部層。在某些實施方式中，第一遮罩層可以包括第一圖案化光阻層。在某些實施方式中，根據第一遮罩層和第一截斷層並通過第一圖案轉移層，選擇性地蝕刻多層硬遮罩的上部層。
在310中，移除第一圖案轉移層和第一遮罩 層。
在312中，在基材上形成間隙壁材料，使間隙壁材料填充在多層硬遮罩中的第一截斷層開口，而形成第一截斷層。
在314中，在間隙壁材料上方形成第二圖案轉移層。
在316中，根據配置在第二圖案轉移層上方的第二遮罩層，選擇性地蝕刻第二圖案轉移層，而形成第二圖案轉移層中的開口。在某些實施例中，第二遮罩層可包括第二圖案化光阻層。
在318中，在第二圖案轉移層的開口中選擇性地形成反向材料，以定義第二截斷位置的位置，用作自對準微影蝕設計層之多個第二形狀，自對準微影蝕設計層的多個第二形狀是使用第二微影蝕刻製程來形成。
在320中，進行蝕刻製程移除第二圖案轉移層，並蝕刻反向材料。蝕刻反向材料形成第二截斷層，第二截斷層為自對準微影蝕設計層的多個第二形狀定義出第二截斷位置。第二截斷層配置以截斷沿著線端處的一或多個第二形狀，以形成多條線之間的端點至端點的間距，上述多條線之間的端點至端點的間距是由多個第二形狀所定義。
在322中，蝕刻未被反向材料覆蓋的間隙壁材料，以形成被第二截斷層斷開的多個第二開口，且這些第二開口暴露出多層硬遮罩的中間層。上述多個第二開口對 應於上述自對準微影蝕設計層的多個第二形狀。蝕刻未被反向材料覆蓋的間隙壁材料會移除水平面上的間隙壁材料，從而在已被蝕刻的多層硬遮罩的側壁上形成間隙壁材料。被反向材料覆蓋的間隙壁材料不會被蝕刻，而留下上述的第二截斷層。
在324中，形成第三圖案轉移層於間隙壁材料上。
在326中，根據第三遮罩層以及包含第一截斷層的間隙壁材料，選擇性地蝕刻多層硬遮罩的上部層，以形成被第一截斷層斷開的多個第一開口，這些第一開口暴露出多層硬遮罩的中間層。上述多個第一開口對應於上述自對準微影蝕設計層的多個第一形狀。在某些實施方式中，第三遮罩層可包括第三圖案化光阻層。在某些實施例中，根據第三遮罩層和第一截斷層並通過第三圖案轉移層，選擇性地蝕刻多層硬遮罩的上部層。
在328中，根據多個第一及第二開口，蝕刻多層硬遮罩的中間層。上述根據多個第一開口蝕刻中間層定義出多個第一形狀，這些第一形狀被第一截斷層斷開；根據上述多個第二開口蝕刻中間層定義出多個第二形狀，這些第二形狀被第二截斷層斷開。
在某些實施方式中，可以根據多層硬遮罩的中間層選擇性地蝕刻多層硬遮罩的下部層，並且隨後可根據下部層來蝕刻其下的基材(例如，一或多層的介電層)(例如，為形成薄金屬層的開口)。
第4-14圖繪示某些實施方式之基材，以說明執行自對準微影蝕刻蝕刻製程的方法300。應當理解的是，雖然以第4-14圖來說明方法300，但在此的說明內容並不限制方法300。
第4圖繪示某些實施方式的剖面圖400，第4圖對應於動作302-306。
如剖面圖400所示，在半導體主體402上方設置三層結構的硬遮罩403。的三層結構的硬遮罩403包括下部層404、中間層406和上部層408。在某些實施方式中，下部層404包括氮化鈦(TiN)層，配置在半導體本體402上方。在某些實施方式中，中間層406包括四乙基矽氧烷(tetraethyl orthosilicate,TEOS)層，設置在氮化鈦層上方。在某些實施方式中，上部層408包括矽層，設置在該TEOS層上方。
選擇性地在多層硬遮罩403中形成第一截斷層開口410，以定義第一截斷位置，用作自對準微影蝕設計層之多個第一形狀，自對準微影蝕設計層的多個第一形狀是藉由第一微影蝕刻製程形成。在某些實施方式中，選擇性地蝕刻三層結構硬遮罩403的上部層408來形成第一截斷層開口410，而形成露出下方中間層406的開口。
在第一截斷層開口410上方形成第一圖案轉移層411。在某些實施方式中，第一圖案轉移層411可包含有形成在第一截斷層開口410之上的底層412，以及包含形成在底層412上的中間層414。在某些實施方式中，底層 412可包括利用氣相沉積技術或旋塗技術所沉積的碳層或氫層。在某些實施方式中，中間層414可包括氧化矽層。
第5圖繪示某些實施方式之基材的剖面圖500，第5圖對應於動作308。
如剖面圖500所示，形成第一圖案化光阻層502於第一圖案轉移層411上方的位置。在某些實施方式中，第一圖案化光阻層502可藉由旋塗製程的方式來沉積，隨後並藉由微影蝕刻製程的方式進行圖案化。微影蝕刻製程將第一圖案化光阻層502選擇性地暴露在對應於光罩圖案的輻射光。隨後，藉由顯影劑移除第一圖案化光阻層502的選擇區域，而形成開口504。
第6圖繪示某些實施方式之基材的剖面圖600(沿A-A’剖面線)以及對應的上視圖606，第6圖對應於動作308-310。
如剖面圖600所示，根據第一圖案化光阻層502蝕刻三層結構硬遮罩的上部層602，從而移除三層結構硬遮罩403中一部分的上部層602，以形成開口604露出下面的中間層406。因為第一截斷層開口410包括上部層602中的開口，所以三層結構硬遮罩403的中間層406在第一截斷層開口410的區域中露出。
如上視圖606所示，根據第一圖案化光阻層502蝕刻三層結構硬遮罩403之上部層602所形成的開口604，與第一截斷層開口410相交，而在三層結構硬遮罩403的上部層602中形成「H」形狀的開口。
第7圖繪示某些實施方式之基材的剖面圖700以及對應的上視圖706，第7圖對應於動作312。
如剖面圖700和上視圖706所示，在基材上方形成間隙壁材料702作為毯覆沉積層，所以間隙壁材料702沉積在三層結構硬遮罩403中已被蝕刻的上部層602之側壁及底面上。間隙壁材料702填充在多層硬遮罩403中的第一截斷層開口410，而形成第一截斷層704。在某些實施方式中，間隙壁材料702可包括氧化矽、氮化矽、氧化鈦、或氧化鋁。在某些實施方式中，可以藉由氣相沉積技術的方式來沉積間隙壁材料702(例如，化學氣相沉積，物理氣相沉積等)。
第8圖繪示某些實施方式之基材的剖面圖800，第8圖對應於動作314-316。
如剖面圖800所示，在間隙壁材料702上方形成第二圖案轉移層801。在某些實施方式中，第二圖案轉移層801包含有沉積在間隙壁材料702上的底層802以及沉積在底層802上方的中間層804。在第二圖案轉移層801上方形成第二圖案化光阻層806。第二圖案化光阻層806包括一或多個開口，上述開口為自對準微影蝕刻設計層的多個第二形狀定義出第二截斷位置之位置，以在第二自對準微影蝕刻製程使用。根據第二圖案化光阻層806選擇性地蝕刻第二圖案轉移層801，而形成開口808，開口808從第二圖案轉移層801的頂面延伸到間隙壁材料702。
第9圖繪示某些實施方式之基材的剖面圖 900，第9圖對應於動作318。
如剖面圖900所示，隨後在開口808中形成反向材料(reverse material)902。反向材料902從第二圖案轉移層801的頂部延伸到間隙壁材料702。在某些實施方式中，反向材料902可包括氧化物。在其他實施方式中，反向材料902可以包括氮化物。在另外其他實施方式中，反向材料902可以包括矽，並且具有大於6的蝕刻選擇率(相對於間隙壁材料)。例如，反向材料902可以包括矽，而且相對於氧化鈦(TiO)及氮化鈦(TiN)之間隙壁材料，具有大於6的蝕刻選擇率。
第10圖繪示某些實施方式中基材的剖面圖1000以及對應的上視圖1004，第10圖對應於動作320。
如剖面圖1000所示，執行蝕刻製程以移除第二圖案轉移層801。反向材料(例如，第9圖的902)也被回蝕而留下反材料層的殘餘部分，此殘餘部分定義自對準微影蝕刻設計層之多個第二形狀的第二截斷層1002。
第11圖繪示某些實施方式中基材的剖面圖1100以及對應的上視圖1106，第11圖對應於動作322。
如剖面圖1100所示，蝕刻未被第二截斷層1002覆蓋的間隙壁材料。未被第二截斷層1002(即，反向材料)覆蓋的殘留間隙壁材料1102保留於多層硬遮罩403中已蝕刻的上部層602之側壁，留下被第二截斷層1002斷開的多個第二開口1104，而暴露出下方多層硬遮罩403的中間層406。被第二截斷層1002覆蓋的間隙壁材料1102不 會被蝕刻，三層結構硬遮罩403的中間層406上方留下第二截斷層1002。
如上視圖1106所示，蝕刻間隙壁材料1102形成多個第二開口1104露出三層結構硬遮罩403的中間層406，讓第二開口1104具有比上部層602之開口604的更小的寬度。第二截斷層1002延伸於開口1104a與1104b之間。
第12圖繪示某些實施方式之基材的剖面圖1200，第12圖對應於動作324。
如剖面圖1200所示，在隔離物材料1102上方形成第三圖案轉移層1201。在某些實施方式中，第三圖案轉移層1201包含有沉積在間隙壁材料1102上方的底層1202以及沉積在底層1202上方的中間層1204。在第三圖案轉移層1201上方形成第三圖案化光阻層1206。第三圖案化光阻層1206包括開口1208，開口1208對應於自對準微影蝕刻設計層的多個第一形狀之位置。
第13圖繪示某些實施方式之基材的剖面圖1300以及對應的上視圖1306，第13圖對應於動作326。
如剖面圖1300所示，根據第三圖案化光阻層(例如，第12圖的1206)以及根據包含有第一截斷層704的間隙壁材料1102，選擇性地蝕刻三層結構硬遮罩403的上部層1302。蝕刻三層結構硬遮罩403的上部層1302，將形成多個第一開口1304，這些第一開口1304被第一截斷層704斷開，而且這些第一開口1304暴露出下方的中間層406。如上視圖1306所示，第一截斷層704在開口1304a 和1304b之間形成端點至端點的間距S2。
第14圖繪示某些實施方式之基材的剖面圖1400以及對應的上視圖1408，第14圖對應於動作326。
如剖面圖1400所示，根據多個第二開口1104以及多個第一開口1304，選擇性地蝕刻三層結構硬遮罩403的中間層1402，以在中間層1402中分別形成開口1404及1406，開口1404及1406對應於自對準微影蝕刻設計層的多個第一形狀及多個第二形狀。
第15圖繪示某些實施方式之遮罩產生器具1500，遮罩產生器具1500配置以產生可重複使用的截斷遮罩或修整遮罩。
遮罩產生器具1500包括記憶體元件1502。在各種實施方式中，記憶體元件1502可包括一個內部記憶體或電腦可讀取的媒介體。記憶體元件1502配置以存儲一個積體電路晶片(IC)的佈局1504，佈局1504包括積體電路晶片的圖形表示資訊。IC佈局1504包含有自對準微影蝕刻設計層的多個第一形狀，其是使用第一自對準微影蝕刻微影製程形成；而且還包含此設計層的多個第二形狀，其是使用第二自對準微影蝕刻製程形成。在某些實施方式中，自對準微影蝕刻設計層可包括靜態隨機存取記憶體(SRAM)單元中的設計層。在某些實施方式中，IC佈局1504可以包括GDS檔案或GDSII檔案、CIF檔案、OASIS檔案、或其他類似的檔案格式。
記憶體元件更配置以儲存第一截斷層資料 1506和第二截斷層資料1508。第一截斷層資料1506定義了第一截斷位置，用作自對準微影蝕刻設計層的多個第一形狀。第二截斷層資料1508定義了第二截斷位置，用作自對準微影蝕刻設計層的多個第二形狀。在某些實施方式中，記憶體元件1502還配置以儲存電腦可讀取的指令(CRI)1510。電腦可讀取的指令1510可以根據在此揭露的方法(例如，方法100或300)，提供操作此遮罩產生器具之一或多個元件的方法。
遮罩截斷配置工具1512設置以讀取IC佈局1504，並決定第一及第二截斷層的位置。例如，在某些實施方式中，遮罩截斷配置工具1512設置以從第一截斷層資料1506中決定多個第一形狀中第一截斷處的位置，並從第二截斷層資料1508決定第二形狀中第二截斷處的位置。
遮罩寫入工具1514配置以讀取第一截斷層資料1506以及第二截斷層資料1508。基於第一截斷層資料1506，遮罩寫入工具1514配置以產生第一截斷遮罩。基於第二截斷層資料1508，遮罩寫入工具1514配置以產生第二截斷遮罩。第一截斷遮罩設置以截斷多個第一形狀，而且第二截斷遮罩設置以截斷多個第二形狀。
應當理解，本領域之通常知識者可基於閱讀及/或理解本說明書及所附圖式，而為等效的替換及/或修改。本揭露書包括所有這樣的替換及修改，但是不受上述替換及修改之限制。例如，雖然所公開的積體電路的佈局繪示為包括多個設計形狀，包含正方形或矩形，但應理解， 這樣的形狀並不是本說明書的限制。相反地，在此揭露的方法和裝置可應用於設計規則所允許的任何幾何圖案之設計形狀的設計。此外，在此揭露的的形狀可以被包含在任何MPL設計層之中，例如，金屬連接層、多晶矽層、主動層等。
另外，雖然特定的特徵或態樣僅揭露在數種實現方式中的其中一個，但是當有須要時，這樣的特徵或態樣可以和其他實現方式的一或多個其它特徵及/或態樣結合。此外，對於用語「包括」、「具有」、「帶有」、「和」及/或其同義變化文字的意涵，在本文所使用的範圍內，這樣的用語是包含性質的意義-類似於「包含」。另外，“示例性”僅意味著意指一個實施例，而非最好的實施例。也可以理解，為簡化圖示及易於理解，在此圖示的特徵、層及/或元件繪示成相對於另一特徵之特定尺寸及/或配向，但實際的尺寸及/或配向可能與所繪示的圖示不同。
因此，本發明有關於一種執行自對準微影蝕刻(SALE)製程的方法及裝置，在此揭露的內容藉由不同的微影蝕刻製程而提供位於多個形狀間之相當的端點至端點(end-to-end)間距。
在某些實施方式中，本揭露書有關於一種進行自對準微影蝕刻(SALE)製程的方法。此方法包括在包含有多層結構硬遮罩的基材上方形成間隙壁材料，以於第一截斷位置形成包含此間隙壁材料的第一截斷層，此多層結 構硬遮罩具有第一層及其下的第二層。此方法更包括形成反向材料於此間隙壁材料上，以在此基材上的第二截斷位置形成包含此反向材料的第二截斷層。此方法更包括形成被第二截斷層斷開的多個第二開口，以在多個第二位置上暴露出第二層，所述多個第二位置對應於一層自對準微影蝕刻設計層的多個第二形狀。此方法更包括形成被第一截斷層斷開的多個第一開口，以在多個第一位置上暴露出第二層，所述多個第一位置對應於自對準微影蝕刻設計層的多個第一形狀。此方法更包括依據所述多個第一開口和所述多個第二開口蝕刻第二層。
在其他實施方式中，本揭露書有關於一種進行自對準微影蝕刻(SALE)製程的方法。此方法包括提供包含有三層硬遮罩的基材，此三層硬遮罩具有一上部層以及其下的一中間層，中間層鋪設於半導體本體上。此方法更包括形成第一截斷層開口於此上部層中，以及沉積間隙壁材料於此基材上，使間隙壁材料填充第一截斷層開口，而形成第一截斷層。此方法更包括藉由沉積反向材料於此間隙壁材料上的第二截斷位置，以及藉由選擇性蝕刻未被反向材料覆蓋的間隙壁材料，以形成被第二截斷層斷開的多個第二開口，從而形成第二截斷層，其中所述多個第二開口在多個第二位置暴露出中間層，所述多個第二位置對應於自對準微影蝕刻設計層的多個第二形狀。此方法更包括形成被第一截斷層斷開的多個第一開口，以在多個第一位置暴露出中間層，其中所述多個第一位置對應於自對準微 影蝕刻設計層的多個第一形狀。此方法更包括依據所述多個第一開口和所述多個第二開口蝕刻中間層。
在另外其他實施方式中，本揭露書有關於一種積體晶片。此積體晶片包含自對準微影蝕刻設計層的多個第一形狀，所述第一形狀具有第一端對端間隙；以及包含自對準微影蝕刻設計層的多個第二形狀，所述第二形狀具有一第二端對端間隙。第一端對端間隙與第二端對端間隙的比例為約1比1。
100‧‧‧方法
102、104、106、108、110、112、114、116‧‧‧動作

Claims (10)

  1. 一種執行一自對準微影蝕刻(SALE)製程的方法，包含：在包含一多層結構硬遮罩的一基材上方形成一間隙壁材料，以在一第一截斷位置提供包含該間隙壁材料的一第一截斷層，該多層結構硬遮罩具有一第一層及其下的一第二層；形成一反向材料於該間隙壁材料上，以形成包含該反向材料的一第二截斷層於該基材上的一第二截斷位置；形成被該第二截斷層斷開的多個第二開口，以在多個第二位置上暴露出該第二層，所述多個第二位置對應於一自對準微影蝕刻設計層的多個第二形狀；形成被該第一截斷層斷開的多個第一開口，以在多個第一位置上暴露出該第二層，所述多個第一位置對應於該自對準微影蝕刻設計層的多個第一形狀；以及依據所述多個第一開口和所述多個第二開口蝕刻該第二層。
  2. 如請求項1所述之方法，其中該第一截斷層設置以提供一或多個所述第一形狀之間的一第一端點至端點間距；其中該第二截斷層設置以提供一或多個所述第二形狀之間的一第二端點至端點間距；以及其中該第一端點至端點間距與該第二端點至端點間距 的一比例為約1比1。
  3. 一種執行一自對準微影蝕刻(SALE)製程的方法，包含：提供包含三層結構硬遮罩的一基材，該三層結構硬遮罩具有一上部層以及其下的一中間層，該中間層鋪設於一半導體本體上；形成一第一截斷層開口於該上部層中；沉積一間隙壁材料於該基材上，使該間隙壁材料填充該第一截斷層開口，而形成一第一截斷層；藉由沉積一反向材料於該間隙壁材料上的一第二截斷位置，以及藉由選擇性蝕刻未被該反向材料覆蓋的該間隙壁材料以形成被該第二截斷層斷開的多個第二開口，而形成一第二截斷層，其中所述多個第二開口在多個第二位置暴露出該中間層，所述多個第二位置對應於一自對準微影蝕刻設計層的多個第二形狀；形成被該第一截斷層斷開的多個第一開口，以在多個第一位置暴露出該中間層，其中所述多個第一位置對應於該自對準微影蝕刻設計層的多個第一形狀；以及依據所述多個第一開口和所述多個第二開口蝕刻該中間層。
  4. 如請求項3所述之方法，其中該反向材料包含氧化物或氮化物。
  5. 如請求項3所述之方法，其中該反向材料包含矽，且具有相對於氧化鈦或氮化鈦的一蝕刻選擇率為大於6。
  6. 如請求項3所述之方法，其中所述形成該第二截斷層包含：沉積一第二圖案轉移層於該間隙壁材料上方；選擇性蝕刻該第二圖案轉移層，以在該第二截斷位置形成一開口，該開口從該第二圖案轉移層的一上表面延伸到該間隙壁材料；以及沉積該反向材料於該開口。
  7. 如請求項6所述之方法，更包含：蝕刻未被該反向材料覆蓋的該間隙壁材料，以形成所述多個第二開口。
  8. 如請求項3所述之方法，更包含：根據一遮罩層和該間隙壁材料蝕刻該三層結構硬遮罩的該上部層，以形成多個第一開口；其中該三層結構硬遮罩之該上部層包含一矽層；以及其中該三層結構硬遮罩之該中間層包含鄰接該矽層的一四乙基矽氧烷(tetraethyl orthosilicate)層。
  9. 一種半導體製程方法，包含：於一第一遮罩層內的多個開口中形成一間隙壁材料，其中該第一遮罩層覆蓋一第二遮罩層；於部分的該間隙壁材料上形成一反向材料；在該間隙壁材料之內形成複數個第一開口，其中該些第一開口被該反向材料分隔；於該第一遮罩層內形成複數個第二開口，其中該些第二開口被該間隙壁材料分隔；以及根據該些第一開口與該些第二開口圖案化該第二遮罩層。
  10. 如請求項9所述之半導體製程方法，其中該些第一開口之間具有一第一間距，該些第二開口之間具有一第二間距，且該第一間距與該第二間距的一比例為約1比1。
TW103144821A 2014-01-14 2014-12-22 執行自對準微影蝕刻製程的方法 TWI556066B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/154,454 US9368349B2 (en) 2014-01-14 2014-01-14 Cut last self-aligned litho-etch patterning

Publications (2)

Publication Number Publication Date
TW201531813A TW201531813A (zh) 2015-08-16
TWI556066B true TWI556066B (zh) 2016-11-01

Family

ID=53484736

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103144821A TWI556066B (zh) 2014-01-14 2014-12-22 執行自對準微影蝕刻製程的方法

Country Status (3)

Country Link
US (4) US9368349B2 (zh)
DE (1) DE102014019374B4 (zh)
TW (1) TWI556066B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9368349B2 (en) * 2014-01-14 2016-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. Cut last self-aligned litho-etch patterning
US9257298B2 (en) * 2014-03-28 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Systems and methods for in situ maintenance of a thin hardmask during an etch process
US9406511B2 (en) 2014-07-10 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned double patterning
US9911604B1 (en) 2017-01-24 2018-03-06 Globalfoundries Inc. Sidewall spacer pattern formation method
US10192021B1 (en) * 2017-02-21 2019-01-29 Cadence Design Systems, Inc. Generating and inserting metal and metal etch shapes in a layout to correct design rule errors
US10312103B2 (en) 2017-02-28 2019-06-04 International Business Machines Corporation Alternating hardmasks for tight-pitch line formation
US10103022B2 (en) 2017-03-20 2018-10-16 International Business Machines Corporation Alternating hardmasks for tight-pitch line formation
KR102435522B1 (ko) 2018-03-27 2022-08-23 삼성전자주식회사 집적회로 장치 및 그 제조 방법
KR102617139B1 (ko) 2018-04-09 2023-12-26 삼성전자주식회사 반도체 소자 및 그 제조방법
US10446395B1 (en) * 2018-04-11 2019-10-15 Globalfoundries Inc. Self-aligned multiple patterning processes with layered mandrels
US10699943B2 (en) * 2018-04-30 2020-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming contacts in a semiconductor device
EP3618103A1 (en) 2018-08-30 2020-03-04 IMEC vzw A patterning method
CN111640655B (zh) * 2019-03-01 2023-04-25 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN111952304B (zh) * 2019-05-17 2023-05-26 中芯国际集成电路制造(上海)有限公司 Sram存储器及其形成方法
US11302571B2 (en) 2019-10-10 2022-04-12 International Business Machines Corporation Cut integration for subtractive first metal line with bottom up second metal line
US11710634B2 (en) 2020-07-17 2023-07-25 Synopsys, Inc. Fabrication technique for forming ultra-high density integrated circuit components
US11915984B2 (en) 2020-07-17 2024-02-27 Synopsys, Inc. Forming a wrap-around contact to connect a source or drain epitaxial growth of a complimentary field effect transistor (CFET) to a buried power rail (BPR) of the CFET
US11742247B2 (en) 2020-07-17 2023-08-29 Synopsys, Inc. Epitaxial growth of source and drain materials in a complementary field effect transistor (CFET)
US11715640B2 (en) 2020-09-30 2023-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning material including silicon-containing layer and method for semiconductor device fabrication
KR20220138921A (ko) 2021-04-06 2022-10-14 삼성전자주식회사 반도체 소자의 제조방법
KR20220154518A (ko) 2021-05-13 2022-11-22 삼성전자주식회사 집적회로 소자 및 그 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7611980B2 (en) * 2006-08-30 2009-11-03 Micron Technology, Inc. Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures
US7871909B1 (en) * 2010-01-19 2011-01-18 Sandisk 3D Llc Methods of using single spacer to triple line/space frequency

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100817089B1 (ko) * 2007-02-28 2008-03-26 삼성전자주식회사 이중 패터닝 기술을 이용한 반도체 소자의 미세 패턴 형성방법
JP4551913B2 (ja) 2007-06-01 2010-09-29 株式会社東芝 半導体装置の製造方法
KR101565796B1 (ko) 2008-12-24 2015-11-06 삼성전자주식회사 반도체 소자 및 반도체 소자의 패턴 형성 방법
KR101828492B1 (ko) * 2010-10-13 2018-03-29 삼성전자 주식회사 패턴 형성 방법, 레티클, 및 패턴 형성 프로그램이 기록된 기록 매체
US8298943B1 (en) 2011-05-27 2012-10-30 International Business Machines Corporation Self aligning via patterning
US8921034B2 (en) 2012-09-28 2014-12-30 Micron Technology, Inc. Patterned bases, and patterning methods
US8930860B2 (en) 2012-11-14 2015-01-06 United Microelectronics Corp. Layout decomposition method and method for manufacturing semiconductor device applying the same
US8835323B1 (en) * 2013-03-14 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9274413B2 (en) 2013-09-11 2016-03-01 United Microelectronics Corp. Method for forming layout pattern
US9177797B2 (en) 2013-12-04 2015-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Lithography using high selectivity spacers for pitch reduction
US9425049B2 (en) 2014-01-14 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Cut first self-aligned litho-etch patterning
US9368349B2 (en) * 2014-01-14 2016-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. Cut last self-aligned litho-etch patterning

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7611980B2 (en) * 2006-08-30 2009-11-03 Micron Technology, Inc. Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures
US7871909B1 (en) * 2010-01-19 2011-01-18 Sandisk 3D Llc Methods of using single spacer to triple line/space frequency

Also Published As

Publication number Publication date
US9761451B2 (en) 2017-09-12
US20200111670A1 (en) 2020-04-09
TW201531813A (zh) 2015-08-16
US20170365472A1 (en) 2017-12-21
US20150200096A1 (en) 2015-07-16
US9368349B2 (en) 2016-06-14
US20160276154A1 (en) 2016-09-22
DE102014019374A1 (de) 2015-07-16
US10553431B2 (en) 2020-02-04
US11037789B2 (en) 2021-06-15
DE102014019374B4 (de) 2019-04-25

Similar Documents

Publication Publication Date Title
TWI556066B (zh) 執行自對準微影蝕刻製程的方法
TWI588620B (zh) 自我對準微影蝕刻製程
US10049919B2 (en) Semiconductor device including a target integrated circuit pattern
KR102436100B1 (ko) 분해능이하 기판 패터닝을 위한 에칭 마스크를 형성하는 방법
TWI607957B (zh) 自對準奈米線及其形成方法與積體電路 結構
TWI488238B (zh) 一種半導體線路製程
KR101576335B1 (ko) 집적 회로 패터닝 방법
US20170148637A1 (en) Methods of Forming Etch Masks for Sub-Resolution Substrate Patterning
TW200901278A (en) Method of fabricating pattern in semiconductor device using spacer
CN104733322B (zh) 用于制造多栅器件的鳍的方法和用于制造鳍的芯结构
JP2019517154A (ja) 複数の材料を有する層を用いて基板をパターニングする方法
US10770295B2 (en) Patterning method
JP6814377B2 (ja) ビア対グリッドのパターニングにおけるオーバレイエラーを減少する方法
CN109148269B (zh) 半导体装置的形成方法
WO2021258561A1 (zh) 存储器的形成方法及存储器
KR20090049524A (ko) 스페이서를 이용한 반도체소자의 미세 패턴 형성 방법
CN109003937B (zh) 半导体存储器件的制作方法
US10562762B2 (en) Method of forming semiconductor device
TWI621210B (zh) 一種製作半導體元件的方法
KR20090000882A (ko) 반도체소자의 미세 패턴 형성방법
KR20080000904A (ko) 반도체 메모리 장치의 워드라인 형성 방법