JP5004563B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP5004563B2
JP5004563B2 JP2006312719A JP2006312719A JP5004563B2 JP 5004563 B2 JP5004563 B2 JP 5004563B2 JP 2006312719 A JP2006312719 A JP 2006312719A JP 2006312719 A JP2006312719 A JP 2006312719A JP 5004563 B2 JP5004563 B2 JP 5004563B2
Authority
JP
Japan
Prior art keywords
substrate
semiconductor integrated
integrated circuit
insulating layer
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006312719A
Other languages
English (en)
Other versions
JP2007180513A5 (ja
JP2007180513A (ja
Inventor
智幸 青木
友子 田村
卓也 鶴目
浩二 大力
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2006312719A priority Critical patent/JP5004563B2/ja
Publication of JP2007180513A publication Critical patent/JP2007180513A/ja
Publication of JP2007180513A5 publication Critical patent/JP2007180513A5/ja
Application granted granted Critical
Publication of JP5004563B2 publication Critical patent/JP5004563B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は半導体装置の作製方法に関する。無線通信によりデータの入力、出力を行う半導体装置の作製方法に関する。
フレキシブルな(可撓性を有する)基板上に半導体集積回路を設けた半導体装置の作製方法が提案されている。この方法では、まず、厚いガラス等でなるフレキシブルではない第1の基板上に、薄膜トランジスタを用いて半導体集積回路を複数形成する。第1の基板上において、複数の半導体集積回路は所定の間隔を空けて形成される。当該複数の半導体集積回路を第1の基板からフレキシブルな第2の基板に移す。複数の半導体集積回路は、全て同時に第1の基板から第2の基板に移されるので、第2の基板上においても、複数の半導体集積回路は前記所定の間隔を空けて並んだ状態となっている。その後、個々の半導体集積回路に分けるように、第2の基板を分断することによって複数の半導体装置を得る(特許文献1の記載参照)。前記所定の間隔は、第2の基板を分断することによって複数の半導体装置を得る際の分断のマージン(以下、分断マージン、または、スクライブマージンと言う)となる。
特開2005−311333号公報
第1の基板上に複数の半導体集積回路を作製する際、複数の半導体集積回路が有する層間絶縁膜等の絶縁膜は、第1の基板の全面に形成された絶縁膜が用いられる。そのため、第1の基板上において複数の半導体集積回路の間には当該絶縁膜が存在する。従来の半導体装置の作製方法では、複数の半導体集積回路は一斉に第1の基板から第2の基板に移されるので、第2の基板上においても複数の半導体集積回路の間には絶縁膜が存在する構成となっている。よって、1つずつの半導体集積回路に分けるように第2の基板を分断すると、当該分断の断面に半導体集積回路の有する絶縁膜が露出する構成となる。そのため、半導体集積回路を封止するために半導体集積回路を覆うように保護層を形成しても、前記絶縁膜を介して外部の不純物が半導体集積回路に侵入するという問題があった。そのため、半導体集積回路の信頼性を確保するのが困難であった。
上記の実情に鑑み、信頼性の高い半導体装置の作製方法を提供することを課題とする。
本発明の半導体装置の作製方法は、第1の基板上に形成された複数の半導体集積回路を複数回に分けて別の基板上に移すこと(以下、「複数回に分けて転置する手法」という)を特徴とする。
特に、複数の半導体集積回路を別の基板に移動させる際、半導体集積回路と別の基板とを接着(粘着)する絶縁層として複数種類の絶縁層(第1の絶縁層と第2の絶縁層)を用いることを特徴とする。第1の絶縁層と第2の絶縁層の各々は、半導体集積回路との接着力(粘着力)が異なる。第1の基板上に形成された複数の半導体集積回路各々の上に、第1の絶縁層と第2の絶縁層を選択的に形成する。第1の絶縁層と第2の絶縁層上に、第1の基板とは別の基板を設け、第1の基板と別の基板とを引き離す。すると、上に第1の絶縁層が形成された半導体集積回路は別の基板に移されず、上に第2の絶縁層が形成された半導体集積回路を別の基板に移す(1回目転置)。このとき、第1の基板上には、前記別の基板に移されなかった半導体集積回路が残っている。1回目転置の後、当該半導体集積回路を新たな基板に移す(2回目転置)。このように、第1の基板上に形成された複数の半導体集積回路を選択的に別の基板上に移すことができる。こうして、第1の基板上に形成された複数の半導体集積回路を複数回に分けて別の基板上に移すことができる。
第1の基板上に形成される複数の半導体集積回路は、構成が同じ回路であってもよいし、構成が異なる回路であってもよい。例えば、第1の基板上に形成される複数の半導体集積回路は、同じレイアウトの回路であってもよいし、異なるレイアウトの回路であってもよい。
(4回に分けて転置する手法を用いた半導体装置の作製方法1)
本発明の半導体装置の作製方法は、第1の基板上に、第1の半導体集積回路と、第1の半導体集積回路と隣り合うように配置された第2の半導体集積回路と、第1の半導体集積回路及び第2の半導体集積回路と隣り合うように配置された第3の半導体集積回路と、第1の半導体集積回路、第2の半導体集積回路、及び第3の半導体集積回路と隣り合うように配置された第4の半導体集積回路と、をそれぞれ複数形成する。
第1の半導体集積回路乃至第4の半導体集積回路を覆うように、第2の基板を接着する。第1の基板と第2の基板との間に外力を加えることによって、第1の基板と第2の基板を引き離して、第1の半導体集積回路を第2の基板上に移す(1回目転置)。
第1の半導体集積回路、及び第1の半導体集積回路の周辺の第2の基板の表面を覆うように、第1の保護層を形成する。複数の第1の半導体集積回路を1つずつに分けるように、且つ、第1の半導体集積回路の周辺に第2の基板の一部が残るように、第2の基板及び第1の保護層を分断する。こうして、第1の半導体集積回路を有する半導体装置を作製する。
なお、第1の基板上に残った第2の半導体集積回路乃至第4の半導体集積回路についても同様の転置の動作を繰り返し、各々の半導体集積回路に対応した半導体装置を作製することができる。
つまり、第1の基板上に残った第2の半導体集積回路乃至第4の半導体集積回路を覆うように、第3の基板を接着する。第1の基板と第3の基板との間に外力を加えることによって、第1の基板と第3の基板を引き離して、第2の半導体集積回路を第3の基板上に移す(2回目転置)。第2の半導体集積回路、及び第2の半導体集積回路の周辺の第3の基板の表面を覆うように、第2の保護層を形成する。複数の第2の半導体集積回路を1つずつに分けるように、且つ、第2の半導体集積回路の周辺に第3の基板の一部が残るように、第3の基板及び第2の保護層を分断する。こうして、第2の半導体集積回路を有する半導体装置を作製する。
第1の基板上に残った第3の半導体集積回路及び第4の半導体集積回路を覆うように、第4の基板を接着する。第1の基板と第4の基板との間に外力を加えることによって、第1の基板と第4の基板を引き離して、第3の半導体集積回路を第4の基板上に移す(3回目転置)。第3の半導体集積回路、及び第3の半導体集積回路の周辺の第4の基板の表面を覆うように、第3の保護層を形成する。複数の第3の半導体集積回路を1つずつに分けるように、且つ、第3の半導体集積回路の周辺に第4の基板の一部が残るように、第4の基板及び第3の保護層を分断する。こうして、第3の半導体集積回路を有する半導体装置を作製する。
第1の基板上に残った第4の半導体集積回路を覆うように、第5の基板を接着する。第1の基板と第5の基板との間に外力を加えることによって、第1の基板と第5の基板を引き離して、第4の半導体集積回路を第5の基板上に移す(4回目転置)。第4の半導体集積回路、及び第4の半導体集積回路の周辺の第5の基板の表面を覆うように、第4の保護層を形成する。複数の第4の半導体集積回路を1つずつに分けるように、且つ、第4の半導体集積回路の周辺に第5の基板の一部が残るように、第5の基板及び第4の保護層を分断する。こうして、第4の半導体集積回路を有する半導体装置を作製する。
(4回に分けて転置する手法を用いた半導体装置の作製方法2)
本発明の半導体装置の作製方法は、第1の基板上に、第1の半導体集積回路と、第1の半導体集積回路と隣り合うように配置された第2の半導体集積回路と、第1の半導体集積回路及び第2の半導体集積回路と隣り合うように配置された第3の半導体集積回路と、第1の半導体集積回路、第2の半導体集積回路、及び第3の半導体集積回路と隣り合うように配置された第4の半導体集積回路と、をそれぞれ複数形成する。
第2の半導体集積回路乃至第4の半導体集積回路を覆うように、第1の絶縁層を形成する。第1の半導体集積回路を覆うように、第2の絶縁層を形成する。第1の絶縁層及び第2の絶縁層を覆うように、第2の基板を接着する。第1の基板と第2の基板との間に第1の外力を加えることによって、第1の基板と第2の基板を引き離して、第1の半導体集積回路を第2の基板上に移す(1回目転置)。
第1の半導体集積回路、及び第1の半導体集積回路の周辺の第2の基板の表面を覆うように、第1の保護層を形成する。複数の第1の半導体集積回路を1つずつに分けるように、且つ、第1の半導体集積回路の周辺に第2の基板の一部が残るように、第2の基板及び第1の保護層を分断する。こうして、第1の半導体集積回路を有する半導体装置を作製する。
第1の基板上に残った第3の半導体集積回路及び第4の半導体集積回路を覆うように、第3の絶縁層を形成する。第2の半導体集積回路を覆うように、第4の絶縁層を形成する。第3の絶縁層及び第4の絶縁層を覆うように、第3の基板を接着する。第1の基板と第3の基板との間に第2の外力を加えることによって、第1の基板と第3の基板を引き離して、第2の半導体集積回路を第3の基板上に移す(2回目転置)。
第2の半導体集積回路、及び第2の半導体集積回路の周辺の第3の基板の表面を覆うように、第2の保護層を形成する。複数の第2の半導体集積回路を1つずつに分けるように、且つ、第2の半導体集積回路の周辺に第3の基板の一部が残るように、第3の基板及び第2の保護層を分断する。こうして、第2の半導体集積回路を有する半導体装置を作製する。
第1の基板上に残った第4の半導体集積回路を覆うように、第5の絶縁層を形成する。第3の半導体集積回路を覆うように、第6の絶縁層を形成する。第5の絶縁層及び第6の絶縁層を覆うように、第4の基板を接着する。第1の基板と第4の基板との間に第3の外力を加えることによって、第1の基板と第4の基板を引き離して、第3の半導体集積回路を第4の基板上に移す(3回目転置)。
第3の半導体集積回路、及び第3の半導体集積回路の周辺の第4の基板の表面を覆うように、第3の保護層を形成する。複数の第3の半導体集積回路を1つずつに分けるように、且つ、第3の半導体集積回路の周辺に第4の基板の一部が残るように、第4の基板及び第3の保護層を分断する。こうして、第3の半導体集積回路を有する半導体装置を作製する。
第1の基板上に残った第4の半導体集積回路を覆うように、第5の基板を接着する。第1の基板と第5の基板との間に外力を加えることによって、第1の基板と第5の基板を引き離して、第4の半導体集積回路を第5の基板上に移す(4回目転置)。
第4の半導体集積回路、及び第4の半導体集積回路の周辺の第5の基板の表面を覆うように、第4の保護層を形成する。複数の第4の半導体集積回路を1つずつに分けるように、且つ、第4の半導体集積回路の周辺に第5の基板の一部が残るように、第5の基板及び第4の保護層を分断する。こうして、第4の半導体集積回路を有する半導体装置を作製する。
第2の絶縁層は、第1の絶縁層の端部を覆うように形成されていてもよいし、覆わないように形成されていてもよい。第4の絶縁層は、第3の絶縁層の端部を覆うように形成されていてもよいし、覆わないように形成されていてもよい。第6の絶縁層は、第5の絶縁層の端部を覆うように形成されていてもよいし、覆わないように形成されていてもよい。
なお、第2の基板上に第1の半導体集積回路を移した後、複数の第1の半導体集積回路を第6の基板上に更に移し、第1の半導体集積回路、及び第1の半導体集積回路の周辺の第6の基板の表面を覆うように、第1の保護層を形成してもよい。そして、複数の第1の半導体集積回路を1つずつに分けるように、且つ、第1の半導体集積回路の周辺に第6の基板の一部が残るように、第6の基板及び第1の保護層を分断する。こうして、第1の半導体集積回路を有する半導体装置を作製することができる。
第3の基板上に第2の半導体集積回路を移した後、複数の第2の半導体集積回路を第7の基板上に更に移し、第2の半導体集積回路、及び第2の半導体集積回路の周辺の第7の基板の表面を覆うように、第2の保護層を形成してもよい。そして、複数の第2の半導体集積回路を1つずつに分けるように、且つ、第2の半導体集積回路の周辺に第7の基板の一部が残るように、第7の基板及び第2の保護層を分断する。こうして、第2の半導体集積回路を有する半導体装置を作製することができる。
第4の基板上に第3の半導体集積回路を移した後、複数の第3の半導体集積回路を第8の基板上に更に移し、第3の半導体集積回路、及び第3の半導体集積回路の周辺の第8の基板の表面を覆うように、第3の保護層を形成してもよい。そして、複数の第3の半導体集積回路を1つずつに分けるように、且つ、第3の半導体集積回路の周辺に第8の基板の一部が残るように、第8の基板及び第3の保護層を分断する。こうして、第3の半導体集積回路を有する半導体装置を作製することができる。
第5の基板上に第4の半導体集積回路を移した後、複数の第4の半導体集積回路を第9の基板上に更に移し、第4の半導体集積回路、及び第4の半導体集積回路の周辺の第9の基板の表面を覆うように、第4の保護層を形成してもよい。そして、複数の第4の半導体集積回路を1つずつに分けるように、且つ、第4の半導体集積回路の周辺に第9の基板の一部が残るように、第9の基板及び第4の保護層を分断する。こうして、第4の半導体集積回路を有する半導体装置を作製することができる。
なお、第1の外力に対して、第2の絶縁層と第1の半導体集積回路との接合(または接着、粘着)の強度は、第1の絶縁層と第2の半導体集積回路乃至第4の半導体集積回路それぞれとの接合(または接着、粘着)の強度よりも高く、第1の基板と第1の半導体集積回路との接合の強度よりも高くする。また、第1の外力に対して、第1の基板と第2の半導体集積回路乃至第4の半導体集積回路それぞれとの接合の強度は、第1の絶縁層と第2の半導体集積回路乃至第4の半導体集積回路それぞれとの接合(または接着、粘着)の強度よりも高くする。第2の外力に対して、第4の絶縁層と第2の半導体集積回路との接合(または接着、粘着)の強度は、第3の絶縁層と第3の半導体集積回路及び第4の半導体集積回路それぞれとの接合(または接着、粘着)の強度よりも高く、第1の基板と第2の半導体集積回路との接合の強度よりも高くする。また、第2の外力に対して、第1の基板と第3の半導体集積回路及び第4の半導体集積回路それぞれとの接合の強度は、第3の絶縁層と第3の半導体集積回路及び第4の半導体集積回路それぞれとの接合(または接着、粘着)の強度よりも高くする。第3の外力に対して、第6の絶縁層と第3の半導体集積回路との接合(または接着、粘着)の強度は、第5の絶縁層と第4の半導体集積回路との接合(または接着、粘着)の強度よりも高く、第1の基板と第3の半導体集積回路との接合の強度よりも高くする。また、第3の外力に対して、第1の基板と第4の半導体集積回路との接合の強度は、第5の絶縁層と第4の半導体集積回路との接合(または接着、粘着)の強度よりも高くする。第2の絶縁層、第4の絶縁層及び第6の絶縁層はエポキシ系の樹脂材料(エポキシ基を有する樹脂材料)を用いて形成することができ、第1の絶縁層、第3の絶縁層及び第5の絶縁層はビニル系の樹脂材料(ビニル基を有する樹脂材料)を用いて形成することができる。
第1の半導体集積回路乃至第4の半導体集積回路は、第1の基板上に同時に形成する(同一工程で形成する)ことができる。第1の半導体集積回路乃至第4の半導体集積回路を同じ構成の回路としてもよいし、異なる構成の回路としてもよい。例えば、第1の半導体集積回路乃至第4の半導体集積回路のうち少なくとも2つを同じ構成の回路としてもよい。
第1の基板の耐熱性は、第2の基板乃至第9の基板の耐熱性よりも高くすることができる。耐熱性とは歪点や融点やガラス転移点のことを示す。
本発明の半導体装置の作製方法は、第1の半導体集積回路乃至第4の半導体集積回路のいずれかをアンテナと電気的に接続し、アンテナを介した無線通信によってデータが入力、出力されることを特徴とする半導体装置の作製方法とすることができる。アンテナは、第1の基板上に第1の半導体集積回路乃至第4の半導体集積回路を形成する際に形成することができる。なお、アンテナは、第1の基板とは別の基板上に形成してもよい。
本発明の半導体装置の作製方法では、第1の基板上に形成された第1の半導体集積回路を別の基板に移した後、第1の半導体集積回路、及び第1の半導体集積回路の周辺の基板の表面を覆うように保護層を形成する。その後、1つずつの半導体集積回路に分断する。第1の基板において第1の半導体集積回路の周辺には第2の半導体集積回路乃至第4の半導体集積回路が形成されているが、第2の半導体集積回路乃至第4の半導体集積回路は第1の半導体集積回路と同時に別の基板に移されない。よって、当該基板において、第1の半導体集積回路の周辺に、層間絶縁膜等の絶縁膜で繋がるその他の半導体集積回路が無い構成とすることができる。よって、保護層によって第1の半導体集積回路の断面を覆い、基板と保護層によって半導体集積回路がくるまれる構成(以下、パウチ構造ともいう)とすることができる。こうして、外部の不純物が半導体集積回路に侵入するのを防止することができる。
半導体集積回路が移される基板の耐熱性よりも第1の基板の耐熱性を高くすることによって、複数の半導体集積回路を作製する際のプロセスの許容温度を高くすることができる。こうして、十分な加熱処理を行うことが可能となるので、半導体集積回路の特性を良くすることができる。
第2の絶縁層が第1の絶縁層の端部を覆わないように第2の絶縁層を形成することによって、第2の絶縁層と第1の半導体集積回路との間に第1の絶縁層が残らないようにすることができる。第4の絶縁層が第3の絶縁層の端部を覆わないように第4の絶縁層を形成することによって、第4の絶縁層と第2の半導体集積回路との間に第3の絶縁層が残らないようにすることができる。第6の絶縁層が第5の絶縁層の端部を覆わないように第6の絶縁層を形成することによって、第6の絶縁層と第3の半導体集積回路との間に第5の絶縁層が残らないようにすることができる。こうして、第2の絶縁層と第1の半導体集積回路の密着性、第4の絶縁層と第2の半導体集積回路の密着性、第6の絶縁層と第3の半導体集積回路の密着性を高め、半導体装置の信頼性を更に高めることができる。また、第1の半導体集積回路、第2の半導体集積回路、第3の半導体集積回路を第1の基板とは別の基板に移した後で第1の絶縁層、第3の絶縁層、第5の絶縁層を容易に除去することができる。
こうして、信頼性の高い半導体装置の作製方法を提供することができる。
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更しうることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じ物を指し示す符号は異なる図面間において共通とする。また、本発明において、接続されているとは電気的に接続されていることと同義である。したがって、間に別の素子などが配置されていてもよい。
(実施の形態1)
本発明の半導体装置の作製方法について説明する。説明には図1及び図3乃至図6を用いる。図1(A)におけるa乃至a′の断面図が図3(A)に相当する。
図3(A)に示すように、第1の基板100上に剥離層101を形成する。剥離層101上に、第1の半導体集積回路401と第2の半導体集積回路402と第3の半導体集積回路403、第4の半導体集積回路404を形成する。なお、図1(A)に示すように、第1の基板100上において、第1の半導体集積回路401乃至第4の半導体集積回路404は互いに隣接するように形成する。第1の半導体集積回路401が一方向及び該一方向に直交する方向に連続して並ばないように、第1の基板100上に第1の半導体集積回路401を配置する。第2の半導体集積回路402が一方向及び該一方向に直交する方向に連続して並ばないように、第1の基板100上に第2の半導体集積回路402を配置する。第3の半導体集積回路403が一方向及び該一方向に直交する方向に連続して並ばないように、第1の基板100上に第3の半導体集積回路403を配置する。第4の半導体集積回路404が一方向及び該一方向に直交する方向に連続して並ばないように、第1の基板100上に第4の半導体集積回路404を配置する。こうして、第1の基板100上に第1の半導体集積回路401乃至第4の半導体集積回路404を交互に配置する。図3(A)において、第1の半導体集積回路401乃至第4の半導体集積回路404を併せて半導体集積回路層102とする。例えば、図1では、第1の半導体集積回路401乃至第4の半導体集積回路404各々は、概略四角形の領域に配置されている。
第1の半導体集積回路401を第2の基板に移す。同様に第2の半導体集積回路402を第3の基板に移す。第3の半導体集積回路403を第4の基板に移す。第4の半導体集積回路404を第5の基板に移す。更に、第2の基板上に移された第1の半導体集積回路401を第6の基板501に移す。更に、第3の基板上に移された第2の半導体集積回路402を第7の基板502に移す。更に、第4の基板上に移された第3の半導体集積回路403を第8の基板503に移す。更に、第5の基板上に移された第4の半導体集積回路404を第9の基板504に移す。
第1の半導体集積回路401乃至第4の半導体集積回路404を、第6の基板501乃至第9の基板504に移す手法について、図1(B)及び図3乃至図6を用いて詳細に説明する。
第1の基板100としては、シリコンウエハー等の半導体基板や、石英基板、ガラス基板等を用いることができる。第1の基板100として耐熱温度の高い基板を用いることによって、第1の半導体集積回路401乃至第4の半導体集積回路404を作製する際のプロセスの許容温度を高くすることができる。こうして、十分な加熱処理を行うことが可能となるので第1の半導体集積回路401乃至第4の半導体集積回路404の特性を良くすることができる。また、第1の基板100として剛性を有する基板を用いることもできる。第1の基板100として剛性を有する基板を用いることによって、第1の基板100の歪みを小さくし、第1の半導体集積回路401乃至第4の半導体集積回路404を作製する際のアライメントずれ等を低減できる。よって、第1の半導体集積回路401乃至第4の半導体集積回路404の信頼性を高めることができる。
第2の半導体集積回路402乃至第4の半導体集積回路404を覆うように第1の樹脂材料を塗布する。その後オーブンやホットプレート、炉などの加熱手段を用いて焼成処理を行い第1の樹脂材料を硬化させ、樹脂でなる第1の絶縁層203aを形成する(図3(B))。ここで第1の樹脂材料としては、ビニル系の樹脂材料(ビニル基を有する樹脂材料)を用いる。第1の樹脂材料としては、例えば、アサヒ化学研究所製503B−SHを用いることができる。焼成処理温度は130℃以上150℃未満とする。焼成処理温度を130℃とした時、10分処理する事によって、塗布した第1の樹脂材料を硬化させる事ができる。なお、第1の絶縁層203aは、複数の半導体集積回路がショートしないように、第1の基板100表面(上面)に平行な方向に対して絶縁性を有していればよい。よって、第1の樹脂材料のかわりに異方性導電材料を用いて第1の絶縁層203aを形成してもよい。当該異方性導電材料は、接着剤に導電性粒子が混入した材料であり、第1の基板100表面に垂直な方向に対しては導電性を有し、平行な方向に対して絶縁性を有している。
第1の絶縁層203aを形成した後、第1の半導体集積回路401を覆うように第2の樹脂材料を塗布する。第2の樹脂材料は第1の樹脂材料とは異なる材料とする。その後オーブンやホットプレート、炉等の加熱手段を用いて焼成処理を行い第2の樹脂材料を硬化させ、樹脂でなる第2の絶縁層204aを形成する(図3(C))。ここで第2の樹脂材料として、エポキシ系の樹脂材料(エポキシ基を有する樹脂材料)を用いる。第2の樹脂材料としては、例えば、三井化学製XN651を用いることができる。焼成処理温度は140℃以上180℃未満とする。焼成処理温度を160℃とした場合、30分処理することによって塗布した第2の樹脂材料を硬化させる事ができる。なお、第2の絶縁層204aは、複数の半導体集積回路がショートしないように、第1の基板100表面(上面)に平行な方向に対して絶縁性を有していればよい。よって、第2の樹脂材料のかわりに異方性導電材料を用いて第2の絶縁層204aを形成してもよい。当該異方性導電材料は、接着剤に導電性粒子が混入した材料であり、第1の基板100表面に垂直な方向に対しては導電性を有し、平行な方向に対して絶縁性を有している。
また、第1の絶縁層203a、第2の絶縁層204aを形成するための樹脂材料等を塗布する方法として、印刷法、液滴吐出法などを適用する事ができる。液滴吐出法とは、所定の組成物を含む液滴を細孔から吐出して所定のパターンを形成する方法を示す。液滴吐出法は、その方式によってはインクジェット法とも呼ばれる。印刷法とは、スクリーン印刷法やオフセット印刷法を示す。
図3では、第1の絶縁層203aと第2の絶縁層204aとが重ならない構成を示した。
次に、半導体集積回路層102に開口部205を形成し、剥離層101を露出させる(図3(D))。開口部205は、半導体集積回路層102を構成する第1の半導体集積回路401乃至第4の半導体集積回路404を避けた領域や、第1の基板100の端部に設けることが好ましい。なお、開口部205は半導体集積回路と半導体集積回路の境界領域に設けても良い。また開口部205は、レーザビームの照射や、機械的に研削、切断することにより形成することができる。開口部205を形成する工程は、レーザビームの照射により行うと処理時間を短くすることができるため好ましい。また、レーザビームの照射により開口部205を設ける場合には、レーザビームの照射領域を移動させることによって、第1の基板100の上面に垂直な方向からみた開口部205の形状を任意の形状とすることができる。例えば、第1の基板100の上面に垂直な方向からみた形状が曲線状となるような開口部205を形成することができる。レーザとしては、例えばUVレーザを用いることができる。レーザビームは第1の基板100、剥離層101、半導体集積回路層102、第2の絶縁層204aに対して照射される。また、レーザビームは第2の絶縁層204aの側(図3(D)中矢印の方向)から照射される。開口部205は少なくとも剥離層101の一部が露出するように形成される。そのため、少なくとも半導体集積回路層102、第2の絶縁層204aには開口部205が設けられる。なお、レーザビームは第1の基板100まで達しても構わない。即ち、第1の基板100を貫通する、または第1の基板100の一部が除去される様に、開口部205を形成してもよい。
第2の絶縁層204a上に第2の基板206aを設ける(図3(E))。第2の基板206aは絶縁層と接着層(粘着層であってもよい)が積層された基板であり、熱剥離型の基板である。当該接着層と第2の絶縁層204aが接着されるように、第2の基板206aを配置する。熱剥離型の基板とは、加熱処理により接着力が低下する接着層を有する基板である。当該接着層としては、例えば、加熱時に軟化する熱可塑性接着剤からなる層、加熱により膨張するマイクロカプセルや発泡剤を混入した材料からなる層、熱硬化性樹脂に熱溶融性や熱分解性を付与した材料からなる層、水の進入により界面強度が低下する材料や吸水により膨張する樹脂を用いた層を用いることができる。
第2の基板206aを用いて第1の基板100から第1の半導体集積回路401を剥離する。この際、第2の基板206aと第1の基板100を引き離すように外力をかけてもよい。なお、開口部205から気体や液体を導入して剥離層101をエッチングすることにより、第1の基板100から第1の半導体集積回路401を剥離してもよい。若しくは、開口部205から気体や液体を導入し、剥離層101の一部をエッチングして、更に外力をかけることにより、第1の基板100から第1の半導体集積回路401を剥離してもよい。エッチングには、例えば、フッ化ハロゲンまたはハロゲン間化合物を含む、気体または液体を使用することができる。第1の基板100と第1の半導体集積回路401の剥離は、剥離層101の内部又は剥離層101と半導体集積回路層102の境界において行われる。こうして、第1の半導体集積回路401を第2の基板206a上に移す(図3(F))。第1の半導体集積回路401が第2の基板206a上に移された後の第1の基板100の状態を図1(B)中、X1列a行に示す。
次に第1の基板100に残った第3の半導体集積回路403及び第4の半導体集積回路404上に第3の樹脂材料を塗布し、焼成させ樹脂でなる第3の絶縁層203bを形成する。また、第3の絶縁層203bを形成した後、第2の半導体集積回路402を覆うように第4の樹脂材料を塗布する。その後焼成させ樹脂でなる第4の絶縁層204bを形成する(図4(A))。第3の樹脂材料は、第1の樹脂材料と同じ材料を用いることができる。第4の樹脂材料は第2の樹脂材料と同じ材料を用いることができる。さらに、前述したようにレーザビーム等により開口部を設ける。第3の絶縁層203b及び第4の絶縁層204b上に第3の基板206bを設ける(図4(B))。第3の基板206bを用いて第1の基板100から第2の半導体集積回路402を剥離する。第3の基板206bと第1の基板100を引き離すように外力をかけてもよい。第3の基板206bとしては、第2の基板206aと同様の材料を用いることができる。こうして、第2の半導体集積回路402を第3の基板206b上に移す(図4(C))。第2の半導体集積回路402が第3の基板206b上に移された後の第1の基板100の状態を図1(B)中、X2列a行に示す。
次に第1の基板100に残った第4の半導体集積回路404上に第5の樹脂材料を塗布し、焼成させ樹脂でなる第5の絶縁層203cを形成する。また、第5の絶縁層203cを形成した後、第3の半導体集積回路403を覆うように第6の樹脂材料を塗布する。その後焼成させ樹脂でなる第6の絶縁層204cを形成する。(図4(D))。第5の樹脂材料は、第1の樹脂材料及び第3の樹脂材料と同じ材料を用いることができる。第6の樹脂材料は第2の樹脂材料及び第4の樹脂材料と同じ材料を用いることができる。さらに、前述したようにレーザビーム等により開口部を設ける。第5の絶縁層203c及び第6の絶縁層204c上に第4の基板206cを設ける(図4(E))。第4の基板206cを用いて第1の基板100から第3の半導体集積回路403を剥離する。第4の基板206cと第1の基板100を引き離すように外力をかけてもよい。第4の基板206cとしては、第2の基板206aと同様の材料を用いることができる。こうして、第3の半導体集積回路403を第4の基板206c上に移す(図4(F))。第3の半導体集積回路403が第4の基板206c上に移された後の第1の基板100の状態を図1(B)中、X3列a行に示す。
次に第1の基板100に残った第4の半導体集積回路404上に第7の樹脂材料を塗布し、焼成させ樹脂でなる第7の絶縁層204dを形成する。第7の樹脂材料は第2の樹脂材料と同じ材料とすることができる。さらに、前述したようにレーザビーム等により開口部を設ける。第7の絶縁層204d上に第5の基板206dを設ける(図5(A))。次いで、外力をかけて第1の基板100と第5の基板206dを引き離すことによって、即ち、物理的手段を用いて第1の基板100から第4の半導体集積回路404を剥離する。第5の基板206dとしては、第2の基板206aと同様の材料を用いることができる。こうして、第4の半導体集積回路404を第5の基板206d上に移す(図5(B))。なお、第7の絶縁層204dを形成しなくても第4の半導体集積回路404と接着(または粘着)するような第5の基板206dを用いて第4の半導体集積回路404を剥離することもできる。第4の半導体集積回路404が第5の基板206d上に移された後の第1の基板100の状態を図1(B)中、X4列a行に示す。
なお、図3(F)に示した工程において、剥離層101の内部で剥離する場合、剥離層101の第1の半導体集積回路401と重なっていた領域802aはその表面が除去される。この場合、図4(A)に示した工程において領域802a上に第4の絶縁層204bを形成すると、図4(B)に示した工程において第1の基板100から第4の絶縁層204bを剥離することが困難となる場合がある。そこで、図3(F)に示した工程の後、領域802aに対して第4の絶縁層204bとの密着性を弱める処理をしておく。この処理として、図3(F)に示した工程において除去された剥離層101の表面を構成する層を再び作製してもよい。または、密着性を弱める処理をする代わりに、図3(F)に示した工程の後、図4(A)に示した工程において領域802a以外の部分のみに第4の絶縁層204bを形成すればよい。同様に、図4(C)に示す領域802bに対して密着性を弱める処理をしてもよいし、領域802b以外の部分のみに第6の絶縁層204cを形成してもよい。図4(F)に示す領域802cに対して密着性を弱める処理をしてもよいし、領域802c以外の部分のみに第7の絶縁層204dを形成してもよい。
続いて、図3(F)の工程によって第2の基板206aに移された第1の半導体集積回路401の表面に第6の基板501を設け(図5(C))、加熱処理を行い、第2の基板206aから第1の半導体集積回路401を剥離すると共に、第6の基板501上に第1の半導体集積回路401を移す(図5(D))。このときに第6の基板501上の状態を図1(B)中、X1列b行に示す。同様に、図4(C)の工程によって第3の基板206bに移された第2の半導体集積回路402の表面に第7の基板502を設け(図5(E))、第3の基板206bから第2の半導体集積回路402を剥離すると共に、第7の基板502上に第2の半導体集積回路402を移す(図5(F))。このときの第7の基板502上の状態を図1(B)中、X2列b行に示す。図4(F)の工程によって第4の基板206cに移された第3の半導体集積回路403の表面に第8の基板503を設け(図6(A))、第4の基板206cから第3の半導体集積回路403を剥離すると共に、第8の基板503上に第3の半導体集積回路403を移す(図6(B))。このときの第8の基板503上の状態を図1(B)中、X3列b行に示す。図5(B)の工程によって第5の基板206dに移された第4の半導体集積回路404の表面に第9の基板504を設け(図6(C))、第5の基板206dから第4の半導体集積回路404を剥離すると共に、第9の基板504上に第4の半導体集積回路404を移す(図6(D))。このときの第9の基板504上の状態を図1(B)中、X4列b行に示す。第6の基板501乃至第9の基板504は、絶縁層と接着層が積層された基板である。前記接着層は加熱処理により接着力が増す層であり、熱可塑性の樹脂を含む層に相当する。熱可塑性の樹脂とは、例えば、ポリエチレン、ポリスチレン、ポリプロピレン、ポリ塩化ビニル等に相当する。
図1(B)のb行に示すように、第6の基板501上において、第1の半導体集積回路401の隣に回路(第2の半導体集積回路402乃至第4の半導体集積回路404)が無いので、第1の半導体集積回路401は互いに間隔をおいて配置されている。また、第7の基板502上において、第2の半導体集積回路402の隣に回路(第1の半導体集積回路401、第3の半導体集積回路403、第4の半導体集積回路404)が無いので、第2の半導体集積回路402は互いに間隔をおいて配置されている。第8の基板503上において、第3の半導体集積回路403の隣に回路(第1の半導体集積回路401、第2の半導体集積回路402、第4の半導体集積回路404)が無いので、第3の半導体集積回路403は互いに間隔をおいて配置されている。第9の基板504上において、第4の半導体集積回路404の隣に回路(第1の半導体集積回路401乃至第3の半導体集積回路403)が無いので、第4の半導体集積回路404は互いに間隔をおいて配置されている。
第1の半導体集積回路401、及び第1の半導体集積回路401の周辺の第6の基板501の表面を覆うように、第1の保護層505を形成する。そして、複数の第1の半導体集積回路401を1つずつに分けるように、且つ、第1の半導体集積回路401の周辺に第6の基板501の一部が残るように、第6の基板501及び第1の保護層505を分断する。分断は、複数の第1の半導体集積回路401の間の概略中央をとおるような線213に沿って行う(図1(B)中、X1列c行参照))。なお、線213に限定されず、第1の半導体集積回路401を切断しない位置であれば、他の位置で分断してもよい。こうして、図1(B)、X1列d行に示すような第1の半導体集積回路401を有する半導体装置を作製することができる。
第2の半導体集積回路402、及び第2の半導体集積回路402の周辺の第7の基板502の表面を覆うように、第2の保護層506を形成する。そして、複数の第2の半導体集積回路402を1つずつに分けるように、且つ、第2の半導体集積回路402の周辺に第7の基板502の一部が残るように、第7の基板502及び第2の保護層506を分断する。分断は、複数の第2の半導体集積回路402の間の概略中央をとおるような線214に沿って行う(図1(B)中、X2列c行参照))。なお、線214に限定されず、第2の半導体集積回路402を切断しない位置であれば、他の位置で分断してもよい。こうして、図1(B)、X2列d行に示すような第2の半導体集積回路402を有する半導体装置を作製することができる。
第3の半導体集積回路403、及び第3の半導体集積回路403の周辺の第8の基板503の表面を覆うように、第3の保護層507を形成する。そして、複数の第3の半導体集積回路403を1つずつに分けるように、且つ、第3の半導体集積回路403の周辺に第8の基板503の一部が残るように、第8の基板503及び第3の保護層507を分断する。分断は、複数の第3の半導体集積回路403の間の概略中央をとおるような線215に沿って行う(図1(B)中、X3列c行参照))。なお、線215に限定されず、第3の半導体集積回路403を切断しない位置であれば、他の位置で分断してもよい。こうして、図1(B)、X3列d行に示すような第3の半導体集積回路403を有する半導体装置を作製することができる。
第4の半導体集積回路404、及び第4の半導体集積回路404の周辺の第9の基板504の表面を覆うように、第4の保護層508を形成する。そして、複数の第4の半導体集積回路404を1つずつに分けるように、且つ、第4の半導体集積回路404の周辺に第9の基板504の一部が残るように、第9の基板504及び第4の保護層508を分断する。分断は、複数の第4の半導体集積回路404の間の概略中央をとおるような線216に沿って行う(図1(B)中、X4列c行参照))。なお、線216に限定されず、第4の半導体集積回路404を切断しない位置であれば、他の位置で分断してもよい。こうして、図1(B)、X4列d行に示すような第4の半導体集積回路404を有する半導体装置を作製することができる。
第6の基板501及び第1の保護層505の分断、第7の基板502及び第2の保護層506の分断、第8の基板503及び第3の保護層507の分断、第9の基板504及び第4の保護層508の分断は、レーザ、カッター、ハサミ等を使用し行うことができる。また、基板及び保護層の分断は熱したワイヤー等を用いて行ってもよい。例えば、半導体集積回路の分断形状に形成したワイヤーの枠を熱し、当該枠で押し切るように基板及び保護層を分断してもよい。なお、第6の基板501及び第1の保護層505、第7の基板502及び第2の保護層506、第8の基板503及び第3の保護層507、第9の基板504及び第4の保護層508を完全に分断せず、線213乃至線216に沿ってミシン目を入れてもよい。こうすることで、半導体装置の使用者が必要に応じて個々の半導体装置に分断し、当該半導体装置を用いることができる。
こうして得られた半導体装置では、第6の基板501と第1の保護層505とが第1の半導体集積回路401の周辺の領域555において接する構成とすることができる。同様に、第7の基板502と第2の保護層506とが第2の半導体集積回路402の周辺の領域において接する構成とすることができる。第8の基板503と第3の保護層507とが第3の半導体集積回路403の周辺の領域において接する構成とすることができる。第9の基板504と第4の保護層508とが第4の半導体集積回路404の周辺の領域において接する構成とすることができる。こうして、半導体集積回路が基板と保護層とによってくるまれた構成(パウチ構造)の半導体装置とすることができる。こうして、半導体集積回路に外部から不純物等が侵入するのを防止し、半導体装置の信頼性を高めることができる。
なお、パウチ構造において、半導体集積回路を包む(半導体集積回路の全体を囲う)基板と保護層とは同じ材料でなってもよいし、異なる材料でなってもよい。半導体集積回路を包む基板と保護層とを同じ材料とすることによって、基板と保護層との密着性を高められる。こうして、半導体集積回路に外部から不純物等が侵入するのを更に防止し、半導体装置の信頼性を更に高めることができる。また、半導体集積回路を包む基板と保護層とを同じ材料とすることによって、基板及び保護層によって半導体集積回路に及ぼされる外力を緩和することができる。こうして、半導体集積回路にかかる外力を緩和し、半導体装置の信頼性を更に高めることができる。半導体集積回路を包む基板と保護層とは、例えば、ポリエチレンテレフタレート、ポリエーテルスルホン、ポリエチレンナフタレート、ポリカーボネート、ナイロン、ポリエーテルエーテルケトン、ポリスルホン、ポリエーテルイミド、ポリアリレート、ポリブチレンテレフタレート、又はポリイミドからなっていてもよい。また、半導体集積回路を包む基板と保護層とを可撓性を有する基板とすれば、可撓性を有する半導体装置を作製できる。可撓性を有する基板としては、プラスチック基板を用いることができる。また、ガラス基板や半導体基板を研磨して薄くした基板を用いてもよい。例えば、単結晶シリコンの結晶軸〈100〉または〈110〉と垂直な表面を有する単結晶シリコン基板において、当該基板の厚さを0.1μmより厚く20μm以下、代表的には1μm以上5μm以下の厚さに研磨したものを用いることができる。
半導体集積回路を包む基板と保護層とは着色されていてもよい。こうして、半導体集積回路の形状を隠し、秘密を保持することができる。また、半導体集積回路に入射する光を遮り、半導体集積回路が光劣化する等を防止することができる。
半導体集積回路を包む工程、即ち、半導体集積回路を包む基板及び保護層を当該半導体集積回路に接して設ける工程は、乾燥した窒素雰囲気中で行うのが好ましい。こうして、半導体集積回路を包む基板及び保護層と半導体集積回路との間に、酸素や水分が入るのを防止し、半導体装置の信頼性を向上させることができる。
また、第2の絶縁層204aが第1の絶縁層203aの端部を覆わないように第2の絶縁層204aを形成することによって、第2の絶縁層204aと第1の半導体集積回路401との間に第1の絶縁層203aが残らないようにすることができる。第4の絶縁層204bが第3の絶縁層203bの端部を覆わないように第4の絶縁層204bを形成することによって、第4の絶縁層204bと第2の半導体集積回路402との間に第3の絶縁層203bが残らないようにすることができる。第6の絶縁層204cが第5の絶縁層203cの端部を覆わないように第6の絶縁層204cを形成することによって、第6の絶縁層204cと第3の半導体集積回路403との間に第5の絶縁層203cが残らないようにすることができる。こうして、第2の絶縁層204aと第1の半導体集積回路401の密着性を高め、第4の絶縁層204bと第2の半導体集積回路402の密着性を高め、第6の絶縁層204cと第3の半導体集積回路403の密着性を高め、半導体装置の信頼性を更に高めることができる。また、第1の半導体集積回路401、第2の半導体集積回路402、第3の半導体集積回路403を第1の基板100とは別の基板に移した後に、第1の絶縁層203a、第3の絶縁層203b、第5の絶縁層203cを容易に除去することができる。
なお、本実施の形態では、第2の基板206a上に移された第1の半導体集積回路401を、第6の基板501上に移した後、第6の基板501上に第1の保護層505を形成し、第6の基板501及び第1の保護層505を分断する構成を示したがこれに限定されない。第2の基板206a上に第1の半導体集積回路401を移した後、第2の基板206a上に第1の保護層505を形成し、第2の基板206a及び第1の保護層505を分断して、第1の半導体集積回路401を1つずつに分ける構成としてもよい。同様に、第3の基板206b上に第2の半導体集積回路402を移した後、第3の基板206b上に第2の保護層506を形成し、第3の基板206b及び第2の保護層506を分断して、第2の半導体集積回路402を1つずつに分ける構成としてもよい。同様に、第4の基板206c上に第3の半導体集積回路403を移した後、第4の基板206c上に第3の保護層507を形成し、第4の基板206c及び第3の保護層507を分断して、第3の半導体集積回路403を1つずつに分ける構成としてもよい。同様に、第5の基板206d上に第4の半導体集積回路404を移した後、第5の基板206d上に第4の保護層508を形成し、第5の基板206d及び第4の保護層508を分断して、第4の半導体集積回路404を1つずつに分ける構成としてもよい。こうして、複数の半導体装置を作製する。このとき、第2の基板206a乃至第5の基板206dを可撓性を有する基板とすれば、可撓性を有する半導体装置を作製することができる。
なお、本実施の形態では、半導体集積回路を囲むように基板と保護層を貼りあわせた後、複数の半導体集積回路を1つずつに分けるように分断する構成を示した。しかしこれに限定されない。半導体集積回路を第1の基板100とは異なる基板に移した後、複数の半導体集積回路を1つずつに分けるように分断し、その後、パウチ構造となるように保護層を形成してもよい。
本実施の形態では、半導体集積回路を1つずつに分かれるように分断する構成を示したがこれに限定されない。半導体装置の用途に応じて複数の半導体集積回路毎に分断してもよい。例えば、複数の半導体集積回路が間隔をあけて1列に並んだ形状に分断してもよい。複数の半導体集積回路が1列に並んだ形状に分断した構成では、当該複数の半導体集積回路は基板によって繋がっているので、複数の半導体集積回路を直列または並列に電気的に接続した構成の半導体装置を容易に作製することができる。また、複数の半導体集積回路を基板によって繋がった状態で出荷し、その後、更に細かく分断して使用してもよい。複数の半導体集積回路が基板によって繋がった状態では、当該複数の半導体集積回路と複数の素子等との接続を一括して行うことができる。例えば、ロールtoロール式を用いて、複数の半導体集積回路と複数の素子等との接続を行うことができる。そのため、半導体装置の量産効率を向上させることができる。
こうして、信頼性の高い半導体装置の作製方法を提供することができる。
(実施の形態2)
本実施の形態では、3回に分けて転置する手法を用いたパウチ構造の半導体装置の作製方法について説明する。説明には図2を用いる。なお、実施の形態1と同様の部分は同じ符号を用いて示す。
第1の基板100上に剥離層101を形成する。図2(A)に示すように、剥離層101上に、第1の半導体集積回路1401と第2の半導体集積回路1402と第3の半導体集積回路1403を形成する。第1の基板100上において、第1の半導体集積回路1401乃至第3の半導体集積回路1403は互いに隣接するように形成する。第1の半導体集積回路1401が一方向及び該一方向に直交する方向に連続して並ばないように、第1の基板100上に第1の半導体集積回路1401を配置する。第2の半導体集積回路1402が一方向及び該一方向に直交する方向に連続して並ばないように、第1の基板100上に第2の半導体集積回路1402を配置する。第3の半導体集積回路1403が一方向及び該一方向に直交する方向に連続して並ばないように、第1の基板100上に第3の半導体集積回路1403を配置する。こうして、第1の基板100上に第1の半導体集積回路1401乃至第3の半導体集積回路1403を交互に配置する。例えば、図2では、第1の半導体集積回路1401乃至第3の半導体集積回路1403各々は、概略六角形の領域に配置されている。
第1の半導体集積回路1401を第2の基板206aに移す。同様に第2の半導体集積回路1402を第3の基板206bに移す。第3の半導体集積回路1403を第4の基板206cに移す。更に、第2の基板206a上に移された第1の半導体集積回路1401を第6の基板501に移す。更に、第3の基板206b上に移された第2の半導体集積回路1402を第7の基板502に移す。更に、第4の基板206c上に移された第3の半導体集積回路1403を第8の基板503に移す。
第1の半導体集積回路1401乃至第3の半導体集積回路1403を、第6の基板501乃至第8の基板503に移す手法については、実施の形態1において図1及び図3乃至図6を用いて説明した方法と同様であるので説明は省略する。
こうして得られた半導体装置は、パウチ構造とすることができるので、半導体集積回路に外部から不純物等が侵入するのを防止し、半導体装置の信頼性を高めることができる。
本実施の形態では、3回に分けて転置する手法を用い、パウチ構造の半導体装置を作製する手法を説明したがこれに限定されない。半導体集積回路の形状を変えることによって、転置の回数や1枚の第1の基板100から形成することのできる半導体装置の数を変更することができる。例えば、第1の基板上に、第1の半導体集積回路と、第1の半導体集積回路を囲むように配置された少なくとも1つの他の半導体集積回路と、をそれぞれ複数形成する場合に本発明を適用することができる。この場合、第1の半導体集積回路と他の半導体集積回路とを覆うように、第2の基板を接着する。第1の基板と第2の基板との間に外力を加えることによって、第1の基板と第2の基板を引き離して、第1の半導体集積回路を第2の基板上に移す。第1の半導体集積回路、及び第1の半導体集積回路の周辺の第2の基板の表面を覆うように、保護層を形成する。複数の第1の半導体集積回路を1つずつに分けるように、且つ、第1の半導体集積回路の周辺に第2の基板の一部が残るように、第2の基板及び保護層を分断する。
こうして、信頼性の高い半導体装置の作製方法を提供することができる。
なお、本実施の形態は実施の形態1と自由に組み合わせて実施することができる。
(実施の形態3)
本実施の形態では、第1の基板100上に半導体集積回路を形成する方法について説明する。説明には、図7及び図8を用いる。
図7(A)に示すように、第1の基板100上に絶縁層711、剥離層712、絶縁層713を形成する。第1の基板100としては、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、半導体基板の表面に絶縁膜を形成したものを用いても良い。プラスチック等の合成樹脂からなる可撓性を有する基板を用いても良い。第1の基板100の表面を、CMP(Chemical Mechanical Polishing)法などの研磨により平坦化しておいても良い。絶縁層711及び絶縁層713としては、気相成長法(CVD法)やスパッタリング法により形成した、珪素の酸化物、珪素の窒化物、窒素を含む珪素の酸化物、酸素を含む珪素の窒化物等を用いることができる。剥離層712としては、スパッタリング法等により、W、Mo、Ti、Ta、Nb、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os、Ir、Si等から選ばれた元素または該元素を主成分とする合金若しくは化合物材料を含む層を、単層又は積層して形成する。なお、珪素を含む層は、非晶質、微結晶、多結晶のいずれでも良い。
剥離層712が単層構造の場合、好ましくは、W、Mo、WとMoの混合物、Wの酸化物、Wの酸化窒化物、Moの酸化物、Moの酸化窒化物、WとMoの混合物の酸化物、WとMoの混合物の酸化窒化物のいずれかを含む層を用いることができる。
剥離層712が2層の積層構造の場合、好ましくは、1層目として、W、Mo、WとMoの混合物のいずれかを含む層を用い、2層目として、Wの酸化物、Wの酸化窒化物、Moの酸化物、Moの酸化窒化物、WとMoの混合物の酸化物、WとMoの混合物の酸化窒化物のいずれかを含む層を用いることができる。これらの酸化物や酸化窒化物は、1層目の表面を酸素プラズマ処理、またはNOプラズマ処理することによって形成することができる。
次いで、図7(B)に示すように、絶縁層713上に半導体層662を形成して素子群601を形成する。
半導体層662としては、島状の結晶性半導体膜や非晶質半導体膜を用いることができる。また、有機半導体膜を用いてもよい。結晶性半導体膜は非晶質半導体膜を結晶化して得ることができる。結晶化方法としては、レーザ結晶化法、RTA又はファーネスアニールを用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法等を用いることができる。半導体層662は、チャネル形成領域662aと、導電型を付与する不純物元素が添加された一対の不純物領域662bとを有する。なお、チャネル形成領域662aと一対の不純物領域662bとの間に、不純物領域662bよりも低濃度で前記不純物元素が添加された低濃度不純物領域662cを有する構成を示したがこれに限定されない。低濃度不純物領域662cを設けない構成であってもよい。また、一対の不純物領域662bの上面の一部(特に、配線666と接する部分)または全面にシリサイドが形成された構造としてもよい。
なお、半導体層662と同時に形成(同一工程で形成)される配線は、第1の基板100の上面に垂直な方向から見た場合に角部が丸くなるよう引き回すのが好ましい。上記配線の引き回し方法について図8に模式的に示す。半導体層と同時に形成(同一工程で形成)される配線を配線3011で示す。図8(A)は従来の配線の引き回し方法である。図8(B)は本発明の配線の引き回し方法である。従来の角部1201aに対して角部1202aは丸くなっている。角部を丸くすることによって、ゴミ等が配線の角部に残るのを防止することができる。こうして、半導体装置のゴミによる不良を低減し歩留まりを高めることができる。
薄膜トランジスタのチャネル形成領域662aにおいて、導電型を付与する不純物元素が添加されていてもよい。こうして、薄膜トランジスタのしきい値電圧を制御することができる。
半導体層662上に第1の絶縁層663を形成する。第1の絶縁層663としては、酸化珪素、窒化珪素または窒化酸化珪素等を用い、単層または複数の膜を積層させて形成することができる。この場合において、第1の絶縁層663の表面を酸化雰囲気又は窒化雰囲気で高密度プラズマによって処理し、酸化処理又は窒化処理して緻密化しても良い。高密度プラズマは、前述と同様に、高周波、例えば2.45GHzを使うことによって生成される。なお、高密度プラズマとしては電子密度が1011〜1013/cmかつ電子温度が2eV以下、イオンエネルギーが5eV以下であるものを用いる。プラズマの生成はラジアルスロットアンテナを用いた高周波励起のプラズマ処理装置を用いることができる。また、高密度プラズマを発生させる装置において、高周波を発生するアンテナから第1の基板100までの距離を20〜80mm(好ましくは20〜60mm)とする。
なお、第1の絶縁層663を成膜する前に、半導体層662の表面に対して上記高密度プラズマ処理を行って、半導体層の表面を酸化処理又は窒化処理してもよい。このとき、第1の基板100の温度を300〜450℃とし、酸化雰囲気又は窒化雰囲気で処理することにより、その上に堆積する第1の絶縁層663と良好な界面を形成することができる。
窒化雰囲気としては、窒素(N)と希ガス(He、Ne、Ar、Kr、Xeの少なくとも一つを含む)雰囲気下、または窒素と水素(H)と希ガス雰囲気下、またはアンモニア(NH)と希ガス雰囲気を用いることができる。酸化雰囲気としては、酸素(O)と希ガス雰囲気下、または酸素と水素(H)と希ガス雰囲気下、または一酸化二窒素(NO)と希ガス雰囲気を用いることができる。
第1の絶縁層663上にゲート電極664を形成する。ゲート電極664としては、Ta、W、Ti、Mo、Al、Cu、Cr、Ndから選ばれた一種の元素または該元素を複数含む合金若しくは化合物を用いることができる。また、これら元素、合金、化合物の単層または積層構造を用いることができる。図では、単層構造のゲート電極664を示した。なお、ゲート電極664やゲート電極664と同時に形成(同一工程で形成)される配線は、第1の基板100の上面に垂直な方向から見た場合に角部が丸くなるよう引き回すのが好ましい。引き回しの方法は図8(B)に示した方法と同様とすることができる。ゲート電極664やゲート電極664と同時に形成(同一工程で形成)される配線を配線3012で示す。角部1201bに対して角部1202bの様に角部を丸くすることによって、ゴミ等が配線の角部に残るのを防止することができる。こうして、半導体装置のゴミによる不良を低減し歩留まりを高めることができる。
薄膜トランジスタは、半導体層662と、ゲート電極664と、半導体層662とゲート電極664との間のゲート絶縁膜として機能する第1の絶縁層663とによって構成される。本実施の形態では、薄膜トランジスタをトップゲート型のトランジスタとして示したが、半導体層の下方にゲート電極を有するボトムゲート型のトランジスタであっても良いし、半導体層の上下にゲート電極を有するデュアルゲート型のトランジスタであっても良い。
ゲート電極664の側面に接するように絶縁膜(図7中、サイドウォール667aと表記)が設けられている。サイドウォール667aを形成した後、半導体層662に対して導電型を付与する不純物元素を添加することによって、自己整合的に低濃度不純物領域662cを形成することができる。また、一対の不純物領域662bにシリサイドが形成された構造をサイドウォール667aを用いて自己整合的に形成してもよい。なお、サイドウォール667aを設ける構成を示したが、これに限定されず、サイドウォールを設けなくてもよい。
ゲート電極664及びサイドウォール667a上に第2の絶縁層667を形成する。第2の絶縁層667は窒化珪素膜などイオン性不純物をブロッキングするバリア性の絶縁膜であることが望ましい。例えば、第2の絶縁層667は窒化珪素または酸窒化珪素で形成する。この第2の絶縁層667は、半導体層662の汚染を防ぐ保護膜としての機能を有している。第2の絶縁層667を堆積した後に、水素ガスを導入して前述のような高密度プラズマ処理をすることで、第2の絶縁層667の水素化処理を行っても良い。または、アンモニア(NH)ガスを導入して、第2の絶縁層667の窒化処理と水素化処理を行っても良い。または、酸素、一酸化二窒素(NO)ガスなどと水素ガスを導入して、第2の絶縁層667の酸化窒化処理と水素化処理を行っても良い。この方法により、窒化処理、酸化処理若しくは酸化窒化処理を行うことにより第2の絶縁層667の表面を緻密化することができる。こうして第2の絶縁層667の保護膜としての機能を強化することができる。第2の絶縁層667に導入された水素は、その後400〜450℃の熱処理をすることにより放出されて、半導体層662の水素化をすることができる。なお当該水素化処理は、第1の絶縁層663の水素化処理と組み合わせて実施してもよい。
第2の絶縁層667上に第3の絶縁層665を形成する。第3の絶縁層665としては、無機絶縁膜や有機絶縁膜の単層または積層構造を用いることができる。無機絶縁膜としては、CVD法により形成された酸化珪素膜や、SOG(Spin On Glass)法により形成された酸化珪素膜などを用いることができ、有機絶縁膜としてはポリイミド、ポリアミド、BCB(ベンゾシクロブテン)、アクリルまたはポジ型感光性有機樹脂、ネガ型感光性有機樹脂等の膜を用いることができる。
また、第3の絶縁層665として、珪素(Si)と酸素(O)との結合で骨格構造が構成される材料を用いることもできる。この材料の置換基として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
第3の絶縁層665上に配線666を形成する。配線666としては、Al、Ni、W、Mo、Ti、Pt、Cu、Ta、Au、Mnから選ばれた一種の元素または該元素を複数含む合金を用いることができる。また、これら元素、合金の単層または積層構造を用いることができる。図では、単層構造の例を示した。なお、配線666は、第1の基板100の上面に垂直な方向から見た場合に角部が丸くなるよう引き回すのが好ましい。引き回しの方法は図8(B)に示した方法と同様とすることができる。配線666を配線3013で示す。角部1201cに対して角部1202cの様に角部を丸くすることによって、ゴミ等が配線の角部に残るのを防止することができる。こうして、半導体装置のゴミによる不良を低減し歩留まりを高めることができる。配線3013は、コンタクトホール3014によって配線3011と接続される。配線666は、薄膜トランジスタのソースやドレインと接続される配線となる。
配線666上に第4の絶縁層669を形成する。第4の絶縁層669としては、無機絶縁膜や有機絶縁膜の単層または積層構造を用いることができる。無機絶縁膜としては、CVD法により形成された酸化珪素膜や、SOG法により形成された酸化珪素膜などを用いることができ、有機絶縁膜としてはポリイミド、ポリアミド、BCB(ベンゾシクロブテン)、アクリルまたはポジ型感光性有機樹脂、ネガ型感光性有機樹脂等の膜を用いることができる。
また、第4の絶縁層669として、珪素(Si)と酸素(O)との結合で骨格構造が構成される材料を用いることもできる。この材料の置換基として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
第4の絶縁層669上に電極134を形成する。電極134としては、Al、Ni、W、Mo、Ti、Pt、Cu、Ta、Au、Mnから選ばれた一種の元素または該元素を複数含む合金を用いることができる。また、これら元素、合金の単層または積層構造を用いることができる。図では、単層構造の例を示した。
図7(C)に示すように、電極134上に、絶縁層204を形成する。絶縁層204は、図3乃至図6中、第2の絶縁層204a、第4の絶縁層204b、第6の絶縁層204c及び第7の絶縁層204dに相当する。なお、絶縁層204のかわりに、図3乃至図6中、第1の絶縁層203a、第3の絶縁層203b、第5の絶縁層203cに相当する絶縁層を設けても良い。
図7(D)に示すように、開口部205を設ける。開口部205の設け方は、実施の形態1において図3(D)で示した方法と同様である。開口部205は、剥離層712の一部が露出するように設けられる。図3乃至図6に示したどの工程においても本実施の形態に示す作製方法を適用することができる。
本発明をRFID(Radio Frequency Identification)タグ(無線タグ、ICタグ、ICチップ、RFタグ、電子タグ、トランスポンダとも呼ばれる)の作製方法に適用する場合、電極134は、アンテナと接続される電極とすることができる。なお、電極134が形成された絶縁表面(即ち、第4の絶縁層669の表面)にアンテナを形成してもよい。電極134が形成された絶縁表面(即ち、第4の絶縁層669の表面)にアンテナを形成した場合(アンテナを半導体集積回路と一体に形成した場合)、第1の基板100から剥離した半導体集積回路をアンテナと接続する工程が必要ない。そのため、RFIDタグをより低コストで作製することができる。
以上によって、信頼性の高い半導体装置の作製方法を提供することができる。
本実施の形態は、実施の形態1及び実施の形態2と自由に組み合わせて実施することが可能である。
本実施例では、本発明によって作製することができるRFIDタグの構成について説明する。また、RFIDタグを用いた無線通信システムについて説明する。
図11(A)に、RFIDタグ3000と、RFIDタグ3000と無線通信によってデータの交信を行うリーダ/ライタ2201とを有する無線通信システムの構成を示す。RFIDタグ3000は、アンテナ2202と、アンテナ2202と信号の入力、出力を行う回路部2203とを有する。回路部2203が実施の形態で説明した半導体集積回路に相当する。リーダ/ライタ2201は、アンテナ2206と、アンテナ2206と信号の入力、出力を行う回路部2207とを有する。RFIDタグ3000とリーダ/ライタ2201とは、アンテナ2202とアンテナ2206とによって、変調された搬送波(無線信号ともいう)を送信、受信することによりデータの入力、出力を行う。回路部2203は、アナログ部2204及びデジタル部2205を有する。アナログ部2204は、アンテナ2202と信号の入力、出力を行う。デジタル部2205は、アナログ部2204と信号の入力、出力を行う。
図11(B)に、アナログ部2204及びデジタル部2205の構成を示す。アナログ部2204は、共振容量2501と、帯域フィルタ2502と、電源回路2503と、復調回路2506と、変調回路2507とを有する。共振容量2501は、アンテナ2202が所定の周波数の信号を受信し易くするように設けられている。デジタル部2205は、コード抽出回路2301と、コード判定回路2302と、巡回冗長検査回路2303と、メモリ回路2305と、制御回路2304とを有する。
RFIDタグ3000がデータを受信する場合について説明する。アンテナ2202から入力された変調された搬送波は、帯域フィルタ2502によってノイズを除去され、電源回路2503及び復調回路2506に入力される。電源回路2503は、整流回路及び保持容量を有する。帯域フィルタ2502を介して入力された変調された搬送波は、整流回路によって整流され、更に保持容量によって平滑化される。こうして、電源回路2503は直流電圧を生成する。電源回路2503において生成された直流電圧は電源電圧として、RFIDタグ3000が有する回路部2203内の各回路に供給される。なお、電源回路2503から出力される電源電圧は、定電圧回路(レギュレータ)を介して回路部2203内の各回路に供給されてもよい。帯域フィルタ2502を介して入力された変調された搬送波は、復調回路2506によって復調され、復調された信号はデジタル部2205に入力される。アナログ部2204から入力された信号、即ち、変調された搬送波を復調回路2506によって復調した信号は、コード抽出回路2301に入力され、信号の有するコードが抽出される。コード抽出回路2301の出力は、コード判定回路2302に入力され、抽出されたコードが解析される。解析されたコードは、巡回冗長検査回路2303に入力され、送信エラーを識別するための演算処理が行われる。こうして、巡回冗長検査回路2303は受信データに誤りがあるか否かを制御回路2304に出力する。なお、復調回路2506の出力を用いて信号に同期した所定の周波数のクロックを生成する位相同期回路を有していてもよい。位相同期回路としては、フェーズ・ロックド・ループ回路(Phase Locked Loop回路:PLL回路)を用いることができる。
次いで、RFIDタグ3000がデータを送信する場合について説明する。メモリ回路2305は、コード判定回路2302から入力される信号に応じて、記憶された固有識別子(UID:Unique Identifier)を制御回路2304に出力する。メモリ回路は、メモリと、当該メモリからのデータの読み出しを制御するメモリコントローラとを有する。メモリとして、マスクROMを用いることができる。巡回冗長検査回路2303は、送信データに対応するCRC符号を計算し、制御回路2304に出力する。制御回路2304は送信データにCRC符号を付加する。また、制御回路2304は、送信データにCRC符号が付加されたデータを符号化する。更に、制御回路2304は、符号化された情報を、所定の変調方式に対応して搬送波を変調するための信号に変換する。制御回路2304の出力は、アナログ部2204の変調回路2507に入力される。変調回路2507は、入力された信号に応じて搬送波を負荷変調し、アンテナ2202に出力する。
本発明の半導体装置(RFIDタグ)の作製方法によりパウチ構造の半導体装置が得られる。そのため、信頼性の高いRFIDタグの作製方法を提供することができる。
本実施例は、上記の実施の形態と自由に組み合わせて実施することが可能である。
本実施例では、本発明によって作製することができるRFIDタグが有するメモリ(図11中、メモリ回路2305の有するメモリに相当)の作製方法について説明する。メモリとしてマスクROMを用いる例を説明する。
マスクROMは複数のトランジスタで形成され、マスクROMを構成するトランジスタは、フォトリソグラフィを用いて形成される。その際、トランジスタ上に形成された層間絶縁膜において、トランジスタの例えばドレイン領域と接続する配線用のコンタクトホールを開口するか否かを選択する。こうして、異なるデータを書き込むことができる。例えば前記コンタクトホールを開口する場合は論理値「1」、開口しない場合は論理値「0」のデータを、メモリセルに書き込むことが可能である。
フォトレジストを露光する工程において、ステッパなどの露光装置を用いてレチクル(フォトマスク)を通して露光する工程の前又は後に、上記コンタクトホールが開口される領域上のフォトレジストに電子ビーム又はレーザを照射する。その後、通常どおり現像、エッチング、フォトレジストの剥離などの工程をおこなう。こうすることで、レチクル(フォトマスク)を交換せずに、電子ビーム又はレーザの照射領域を選択するのみで、上記コンタクトホールを開口するパターンと開口しないパターンをつくり分けることができる。すなわち、レチクル(フォトマスク)を変えることなく、電子ビーム又はレーザの照射領域を選択することで、半導体装置毎に異なるデータが書き込まれたマスクROMを作製することが可能となる。
このようなマスクROMの作製方法を用いることによって、製造時に半導体装置毎に固有識別子(UID)を設定することが可能となる。異なるUIDを設定する場合においても、レチクル(フォトマスク)を変える必要がないので、より低コストで半導体装置を作製することが可能となる。
なお、本発明によって作製することができるRFIDタグは、マスクROMのかわりに、追記が可能なメモリを有していてもよいし、書き換え可能なメモリを有していてもよい。また、マスクROMとこれらのメモリの両方を有していてもよい。
本発明の半導体装置の作製方法(RFIDタグ)によりパウチ構造の半導体装置が得られる。そのため、信頼性の高いRFIDタグの作製方法を提供することができる。
本実施例は、上記の実施の形態及び実施例1と自由に組み合わせて実施することができる。
本実施例では、本発明によって作製することができるRFIDタグにおける、無線通信の搬送波について説明する。
搬送波の周波数は、サブミリ波である300GHz以上3THz以下、ミリ波である30GHz以上300GHz未満、マイクロ波である3GHz以上30GHz未満、極超短波である300MHz以上3GHz未満、超短波である30MHz以上300MHz未満、短波である3MHz以上30MHz未満、中波である300KHz以上3MHz未満、長波である30KHz以上300KHz未満、及び超長波である3KHz以上30KHz未満のいずれの周波数も用いることができる。例えば、13.56MHzの周波数の搬送波を用いてもよいし、2.45GHzの周波数の搬送波を用いてもよい。
RFIDタグが有するアンテナの形状は、搬送波の周波数や、伝送方式に応じて変えることができる。例えば、アンテナは、電磁誘導方式を用いる場合はコイル状とし、マイクロ波方式を用いる場合はダイポール状とすることができる。
本発明の半導体装置の作製方法(RFIDタグ)はパウチ構造とすることができる。そのため、信頼性の高いRFIDタグの作製方法を提供することができる。
本実施例は、上記の実施の形態、実施例1及び実施例2と自由に組み合わせて実施することができる。
本実施例では、本発明によって作製することができるRFIDタグの用途について図9を用いて説明する。RFIDタグ3000は、アンテナを有し、アンテナを介した無線通信によってデータが入力、出力されることを特徴とする。RFIDタグ3000は、例えば、紙幣、硬貨、有価証券、無記名債券類、証書類(運転免許証や住民票等、図9(A)参照)に設けて使用することができる。また、包装用容器類(包装紙やボトル等、図9(B)参照)に設けて使用することもできる。DVDソフトやCDやビデオテープ等の記録媒体(図9(C)参照)に設けて使用することもできる。車やバイクや自転車等の乗物類(図9(D)参照)に設けて使用することもできる。鞄や眼鏡等の身の回り品(図9(E)参照)、食品類、衣類、生活用品類、電子機器等に設けて使用することもできる。電子機器とは、液晶表示装置、EL(エレクトロルミネッセンス)表示装置、テレビジョン装置(単にテレビまたはテレビ受像器とも呼ぶ)および携帯電話機等を指す。
RFIDタグ3000は、物品の表面に貼り付けたり、物品に埋め込んだりして物品に固定することができる。例えば、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。紙幣、硬貨、有価証券類、無記名債券類、証書類等にRFIDタグ3000を設けることにより、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等にRFIDタグ3000を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。また乗物類にRFIDタグ3000を設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物にRFIDタグ3000を埋め込むことによって、生まれた年や性別または種類等を容易に識別することが可能となる。
本発明の半導体装置(RFIDタグ)の作製方法によりパウチ構造の半導体装置が得られる。そのため、信頼性の高いRFIDタグの作製方法を提供することができる。
本実施例は、上記の実施の形態及び実施例1乃至実施例3と自由に組み合わせて実施することができる。
本実施例では、本発明によって作製することができるRFIDタグ3000を用いた無線通信システムの一形態について、図10を用いて説明する。表示部9521を含む端末9520には、アンテナ及び当該アンテナに接続されたリーダライタが設けられている。物品A9532にはRFIDタグ3000が設けられ、物品B9522にもRFIDタグ3000が設けられている。図10(A)では、物品Aや物品Bの一例として内服薬を示した。物品A9532が含むRFIDタグ3000に端末9520のアンテナをかざすと、表示部9521に物品A9532の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴、商品の説明等の商品に関する情報が表示される。物品B9522が含むRFIDタグ3000に端末9520のアンテナをかざすと、表示部9521に物品B9522の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴、商品の説明等の商品に関する情報が表示される。
図10(A)に示すシステムを利用したビジネスモデルの一例を示す。説明には図10(B)のフローチャートを用いる。端末9520において、アレルギーの情報を入力しておく(第1のステップ4001)。アレルギーの情報とは、所定の人物がアレルギー反応を起こす医薬品またはその成分等の情報である。端末9520に設けられたアンテナによって、前述のとおり物品A9532である内服薬Aの情報を取得する(第2のステップ4002)。内服薬Aの情報には内服薬Aの成分等の情報が含まれる。アレルギーの情報と取得した内服薬Aの成分等の情報とを比較し、一致するか否かを判断する(第3のステップ4003)。一致する場合、所定の人物は内服薬Aに対してアレルギー反応を起こす危険性があるとし、端末9520の使用者に注意を呼びかける(第4のステップ4004)。一致しない場合、所定の人物は内服薬Aに対してアレルギー反応を起こす危険性が少ないとし、端末9520の使用者にその旨(安全である旨)を知らせる(第5のステップ4005)。第4のステップ4004や第5のステップ4005において、端末9520の使用者に情報を知らせる方法は、端末9520の表示部9521に表示を行う方法であっても良いし、端末9520のアラーム等を鳴らす方法であっても良い。
また、別のビジネスモデルの例を図10(C)に示す。端末9520に、同時に服用すると危険な内服薬または同時に服用すると危険な内服薬の成分の組み合わせの情報(以下、組み合わせの情報という)を入力しておく(第1のステップ4101)。端末9520に設けられたアンテナによって、前述のとおり物品A9532である内服薬Aの情報を取得する(第2のステップ4102)。内服薬Aの情報には内服薬Aの成分等の情報が含まれる。次いで、端末9520に設けられたアンテナによって、前述のとおり物品B9522である内服薬Bの情報を取得する(第3のステップ4103)。内服薬Bの情報には内服薬Bの成分等の情報が含まれる。こうして、複数の内服薬の情報を取得する。組み合わせの情報と取得した複数の内服薬の情報とを比較し、一致するか否か、即ち、同時に使用すると危険な内服薬の成分の組み合わせが有るか否かを判断する(第4のステップ4104)。一致する場合、端末9520の使用者に注意を呼びかける(第5のステップ4105)。一致しない場合、端末9520の使用者にその旨(安全である旨)を知らせる(第6のステップ4106)。第5のステップ4105や第6のステップ4106において、端末9520の使用者に情報を知らせる方法は、端末9520の表示部9521に表示を行う方法であっても良いし、端末のアラーム等を鳴らす方法であっても良い。
本発明の半導体装置(RFIDタグ)の作製方法によりパウチ構造の半導体装置が得られる。そのため、信頼性の高いRFIDタグの作製方法を提供することができる。
本実施例は、上記の実施の形態及び実施例1乃至実施例4と自由に組み合わせて実施することができる。
実施の形態1の構成を示す図。 実施の形態2の構成を示す図。 実施の形態1の構成を示す図。 実施の形態1の構成を示す図。 実施の形態1の構成を示す図。 実施の形態1の構成を示す図。 実施の形態3の構成を示す図。 実施の形態3の構成を示す図。 実施例4の構成を示す図。 実施例5の構成を示す図。 実施例1の構成を示す図。
符号の説明
100 第1の基板
101 剥離層
102 半導体集積回路層
203a 第1の絶縁層
203b 第3の絶縁層
203c 第5の絶縁層
204 絶縁層
204a 第2の絶縁層
204b 第4の絶縁層
204c 第6の絶縁層
204d 第7の絶縁層
205 開口部
206a 第2の基板
206b 第3の基板
206c 第4の基板
206d 第5の基板
213 線
214 線
215 線
216 線
401 第1の半導体集積回路
402 第2の半導体集積回路
403 第3の半導体集積回路
404 第4の半導体集積回路
501 第6の基板
502 第7の基板
503 第8の基板
504 第9の基板
505 第1の保護層
506 第2の保護層
507 第3の保護層
508 第4の保護層
555 領域
1401 第1の半導体集積回路
1402 第2の半導体集積回路
1403 第3の半導体集積回路
101 剥離層
102 半導体集積回路層
802a 領域
802b 領域
802c 領域
711 絶縁層
712 剥離層
713 絶縁層
601 素子群
662 半導体層
662a チャネル形成領域
662b 不純物領域
662c 低濃度不純物領域
663 第1の絶縁層
664 ゲート電極
665 第3の絶縁層
666 配線
667 第2の絶縁層
667a サイドウォール
669 第4の絶縁層
134 電極
1201a 角部
1201b 角部
1201c 角部
1202a 角部
1202b 角部
1202c 角部
2201 リーダ/ライタ
2202 アンテナ
2203 回路部
2204 アナログ部
2205 デジタル部
2206 アンテナ
2207 回路部
2501 共振容量
2502 帯域フィルタ
2503 電源回路
2506 復調回路
2507 変調回路
2301 コード抽出回路
2302 コード判定回路
2303 巡回冗長検査回路
2304 制御回路
2305 メモリ回路
3000 RFIDタグ
3011 配線
3012 配線
3013 配線
3014 コンタクトホール
4001 第1のステップ
4002 第2のステップ
4003 第3のステップ
4004 第4のステップ
4005 第5のステップ
4101 第1のステップ
4102 第2のステップ
4103 第3のステップ
4104 第4のステップ
4105 第5のステップ
4106 第6のステップ
9521 表示部
9520 端末
9532 物品A
9522 物品B

Claims (5)

  1. 第1の基板上に、それぞれ概略六角形の領域に配置され、且つ前記領域の各辺において別の半導体集積回路と隣接するように配置された、複数の半導体集積回路を形成し、
    複数の前記半導体集積回路を覆うように、第2の基板を張り合わせ、
    前記第1の基板と前記第2の基板との間に外力を加えることによって、前記第1の基板と前記第2の基板を引き離して、複数の前記半導体集積回路のうち、互いに隣接しない半導体集積回路のみを前記第2の基板上に移した後、
    前記第2の基板に移された半導体集積回路、及び当該半導体集積回路の周辺の前記第2の基板の表面を覆うように、第1の保護層を形成し、当該半導体集積回路を1つずつに分けるように、且つ、当該半導体集積回路の周辺に前記第2の基板の一部が残るように、前記第2の基板及び前記第1の保護層を分断し、
    前記第1の基板上に残った複数の前記半導体集積回路を覆うように第3の基板を張り合わせ、
    前記第1の基板と前記第3の基板との間に外力を加えることによって、前記第1の基板と前記第3の基板を引き離して、前記第1の基板上に残った前記半導体集積回路のうち、互いに隣接しない半導体集積回路のみを前記第3の基板上に移した後、
    前記第3の基板に移された半導体集積回路、及び当該半導体集積回路の周辺の前記第3の基板の表面を覆うように、第2の保護層を形成し、当該半導体集積回路を1つずつに分けるように、且つ、当該半導体集積回路の周辺に前記第3の基板の一部が残るように、前記第3の基板及び前記第2の保護層を分断し、
    前記第1の基板上に残った複数の前記半導体集積回路を覆うように第4の基板を張り合わせ、
    前記第1の基板と前記第4の基板との間に外力を加えることによって、前記第1の基板と前記第4の基板を引き離して、前記第1の基板上に残った前記半導体集積回路を前記第4の基板上に移した後、
    前記第4の基板に移された半導体集積回路、及び当該半導体集積回路の周辺の前記第4の基板の表面を覆うように、第3の保護層を形成し、当該半導体集積回路を1つずつに分けるように、且つ、当該半導体集積回路の周辺に前記第4の基板の一部が残るように、前記第4の基板及び前記第3の保護層を分断することを特徴とする半導体装置の作製方法。
  2. 請求項1において、
    前記第2の基板及び前記第1の保護層の分断、前記第3の基板及び前記第2の保護層の分断、前記第4の基板及び前記第3の保護層の分断はそれぞれ、前記領域の第1の辺と、前記第1の辺に隣接する第2の辺と、のそれぞれに沿って行うことを特徴とする半導体装置の作製方法。
  3. 請求項1または請求項2において、
    前記第1の保護層は、前記第2の基板と同じ材料を用いて形成され、
    前記第2の保護層は、前記第3の基板と同じ材料を用いて形成され、
    前記第3の保護層は、前記第4の基板と同じ材料を用いて形成されることを特徴とする半導体装置の作製方法。
  4. 請求項1乃至請求項3のいずれか一において、
    前記第1の保護層、前記第2の保護層、前記第3の保護層、前記第2の基板、前記第3の基板、及び前記第4の基板は、着色されていることを特徴とする半導体装置の作製方法。
  5. 請求項1乃至請求項4のいずれか一において、
    前記第1の保護層、前記第2の保護層、及び前記第3の保護層の形成は、乾燥した窒素雰囲気中で行うことを特徴とする半導体装置の作製方法。
JP2006312719A 2005-12-02 2006-11-20 半導体装置の作製方法 Expired - Fee Related JP5004563B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006312719A JP5004563B2 (ja) 2005-12-02 2006-11-20 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005348780 2005-12-02
JP2005348780 2005-12-02
JP2006312719A JP5004563B2 (ja) 2005-12-02 2006-11-20 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2007180513A JP2007180513A (ja) 2007-07-12
JP2007180513A5 JP2007180513A5 (ja) 2008-11-20
JP5004563B2 true JP5004563B2 (ja) 2012-08-22

Family

ID=38305336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006312719A Expired - Fee Related JP5004563B2 (ja) 2005-12-02 2006-11-20 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP5004563B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109478462A (zh) * 2016-07-26 2019-03-15 京瓷株式会社 薄膜电容器、连结型电容器、逆变器及电动车辆

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08172159A (ja) * 1994-12-16 1996-07-02 Hitachi Ltd 半導体集積回路装置の製造方法、それに用いるウエハ搬送治具および半導体集積回路装置
JP3696131B2 (ja) * 2001-07-10 2005-09-14 株式会社東芝 アクティブマトリクス基板及びその製造方法
TW586231B (en) * 2001-07-24 2004-05-01 Seiko Epson Corp Transfer method, methods of manufacturing thin film devices and integrated circuits, circuit board and manufacturing method thereof, electro-optical apparatus and manufacturing method thereof, manufacturing methods of IC card and electronic appliance
JP5022552B2 (ja) * 2002-09-26 2012-09-12 セイコーエプソン株式会社 電気光学装置の製造方法及び電気光学装置
JP2004134672A (ja) * 2002-10-11 2004-04-30 Sony Corp 超薄型半導体装置の製造方法および製造装置、並びに超薄型の裏面照射型固体撮像装置の製造方法および製造装置
JP2005008669A (ja) * 2003-06-16 2005-01-13 Sumitomo Bakelite Co Ltd 半導体装置用接着剤,半導体装置およびそれを用いた表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109478462A (zh) * 2016-07-26 2019-03-15 京瓷株式会社 薄膜电容器、连结型电容器、逆变器及电动车辆
CN109478462B (zh) * 2016-07-26 2020-12-25 京瓷株式会社 薄膜电容器、连结型电容器、逆变器及电动车辆

Also Published As

Publication number Publication date
JP2007180513A (ja) 2007-07-12

Similar Documents

Publication Publication Date Title
JP5707470B2 (ja) 半導体装置
US7504317B2 (en) Manufacturing method of semiconductor device
JP5973598B2 (ja) 半導体装置の作製方法
US7736964B2 (en) Semiconductor device, and method for manufacturing the same
KR101381834B1 (ko) 반도체 장치 및 반도체 장치의 제작방법
JP5348873B2 (ja) 半導体装置及びその作製方法
JP5726341B2 (ja) 半導体装置の作製方法
US7875530B2 (en) Method for manufacturing semiconductor device
US20070036237A1 (en) Semiconductor device and wireless communication system
JP2007109216A (ja) 半導体装置
JP2007036216A (ja) 半導体装置及び無線通信システム
KR20080036168A (ko) 반도체장치 및 무선 통신 시스템
JP5331917B2 (ja) 半導体装置
JP4593534B2 (ja) 半導体装置及び無線通信システム
JP2007181187A (ja) アンテナ及びその作製方法、アンテナを有する半導体装置及びその作製方法、並びに無線通信システム
KR101298950B1 (ko) 반도체 장치
JP5004563B2 (ja) 半導体装置の作製方法
JP5030470B2 (ja) 半導体装置の作製方法
JP5004562B2 (ja) 半導体装置の作製方法
JP4845623B2 (ja) 半導体装置の作製方法
JP2007116677A (ja) 巡回冗長検査回路、巡回冗長検査回路を有する半導体装置、前記半導体装置を有する電子機器、及び前記半導体装置を用いる無線通信システム

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081002

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120327

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120413

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120515

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120522

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150601

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150601

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees