JP2017201422A5 - 半導体装置の作製方法 - Google Patents

Claims (2)

1. 画素部と、前記画素部を検査する機能を有する回路と、を有し、
   前記画素部は、第１のトランジスタと、第１の液晶素子と、を有し、
   前記第１の液晶素子は、前記第１のトランジスタを介して第１の配線と電気的に接続され、
   前記回路は、第２のトランジスタを有し、
   前記第１の配線は、前記第２のトランジスタを介して第２の配線と電気的に接続され、
   前記第１のトランジスタは第１の酸化物半導体層を有し、
   前記第２のトランジスタは第２の酸化物半導体層を有し、
   前記第１の酸化物半導体層、及び前記第２の酸化物半導体層は、Ｉｎ、Ｇａ、及びＺｎを含む半導体装置の作製方法であって、
   前記第１の酸化物半導体層及び前記第２の酸化物半導体層に第１の加熱処理を行う第１の工程と、
   前記第１の工程の後、前記第１の酸化物半導体層上及び前記第２の酸化物半導体層上に酸化物絶縁層が接する状態で第２の加熱処理を行う第２の工程と、
   前記第２の工程の後、前記酸化物絶縁層上に窒素珪素膜を形成する第３の工程と、
   前記第３の工程の後、前記回路を用いて前記画素部を検査する第４の工程と、
   を有する半導体装置の作製方法。
2. 画素部と、前記画素部を検査する機能を有する回路と、を有し、
   前記画素部は、第１の画素と、第２の画素と、を有し、
   前記第１の画素は、第１のトランジスタと、第１の液晶素子と、を有し、
   前記第２の画素は、第２のトランジスタと、第２の液晶素子と、を有し、
   前記第１の液晶素子は、前記第１のトランジスタを介して第１の配線と電気的に接続され、
   前記第２の液晶素子は、前記第２のトランジスタを介して第２の配線と電気的に接続され、
   前記回路は、第３のトランジスタと、第４のトランジスタと、を有し、
   前記第３のトランジスタのゲートと、前記第４のトランジスタのゲートとは、互いに電気的に接続され、
   前記第１の配線は、前記第３のトランジスタを介して第３の配線と電気的に接続され、
   前記第２の配線は、前記第４のトランジスタを介して第４の配線と電気的に接続され、
   前記第１のトランジスタは第１の酸化物半導体層を有し、
   前記第２のトランジスタは第２の酸化物半導体層を有し、
   前記第３のトランジスタは第３の酸化物半導体層を有し、
   前記第４のトランジスタは第４の酸化物半導体層を有し、
   前記第１の酸化物半導体層、前記第２の酸化物半導体層、前記第３の酸化物半導体層、及び前記第４の酸化物半導体層は、Ｉｎ、Ｇａ、及びＺｎを含む半導体装置の作製方法であって、
   前記第１の酸化物半導体層、前記第２の酸化物半導体層、前記第３の酸化物半導体層、及び前記第４の酸化物半導体層に第１の加熱処理を行う第１の工程と、
   前記第１の工程の後、前記第１の酸化物半導体層上、前記第２の酸化物半導体層上、前記第３の酸化物半導体層上、及び前記第４の酸化物半導体層上に酸化物絶縁層が接する状態で第２の加熱処理を行う第２の工程と、
   前記第２の工程の後、前記酸化物絶縁層上に窒素珪素膜を形成する第３の工程と、
   前記第３の工程の後、前記回路を用いて前記画素部を検査する第４の工程と、
   を有する半導体装置の作製方法。