JP2008288578A5 - - Google Patents

Download PDF

Info

Publication number
JP2008288578A5
JP2008288578A5 JP2008109208A JP2008109208A JP2008288578A5 JP 2008288578 A5 JP2008288578 A5 JP 2008288578A5 JP 2008109208 A JP2008109208 A JP 2008109208A JP 2008109208 A JP2008109208 A JP 2008109208A JP 2008288578 A5 JP2008288578 A5 JP 2008288578A5
Authority
JP
Japan
Prior art keywords
single crystal
crystal semiconductor
substrate
layer
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008109208A
Other languages
English (en)
Other versions
JP5490371B2 (ja
JP2008288578A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2008109208A priority Critical patent/JP5490371B2/ja
Priority claimed from JP2008109208A external-priority patent/JP5490371B2/ja
Publication of JP2008288578A publication Critical patent/JP2008288578A/ja
Publication of JP2008288578A5 publication Critical patent/JP2008288578A5/ja
Application granted granted Critical
Publication of JP5490371B2 publication Critical patent/JP5490371B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (26)

  1. 一の原子から成る複数の質量の異なるイオン又は複数の原子から成る質量の異なるイオンを単結晶半導体基板に照射して、該単結晶半導体基板の表面から所定の深さの領域に脆弱領域を形成し、前記単結晶半導体基板の表面の平坦性を保たせつつ熱処理を行い、前記脆弱領域を脆弱にした後、
    前記単結晶半導体基板の表面、または、可撓性を有し且つ絶縁表面を有する基板の表面を活性化し、
    前記単結晶半導体基板と、前記可撓性を有し且つ絶縁表面を有する基板とを接合し、
    前記可撓性を有し且つ絶縁表面を有する基板上に単結晶半導体層を残存させたまま前記単結晶半導体基板を剥離することを特徴とするSOI基板の作製方法。
  2. 一の原子から成る複数の質量の異なるイオン又は複数の原子から成る質量の異なるイオンを単結晶半導体基板に照射して、該単結晶半導体基板の表面から所定の深さの領域に脆弱領域を形成し、
    前記単結晶半導体基板上に有機シランガスを用いて化学気相成長法により酸化珪素層を形成し、
    前記酸化珪素層の表面の平坦性を保たせつつ熱処理を行い、前記脆弱領域を脆弱にした後、
    前記酸化珪素層の表面、または、可撓性を有し且つ絶縁表面を有する基板の表面を活性化し、
    前記単結晶半導体基板と、前記可撓性を有し且つ絶縁表面を有する基板とを、前記酸化珪素層を挟んで重ね合わせて接合し、
    前記可撓性を有し且つ絶縁表面を有する基板上に単結晶半導体層を残存させたまま前記単結晶半導体基板を剥離することを特徴とするSOI基板の作製方法。
  3. 支持基板上に剥離層を形成し、剥離層上に絶縁層を形成する第1の工程と、
    一の原子から成る複数の質量の異なるイオン又は複数の原子から成る質量の異なるイオンを単結晶半導体基板に照射して、該単結晶半導体基板の表面から所定の深さの領域に脆弱領域を形成した後、前記単結晶半導体基板の表面の平坦性を保たせつつ熱処理を行い、前記脆弱領域を脆弱にする第2の工程と、
    前記第1の工程及び前記第2の工程の後、前記単結晶半導体基板の表面または前記絶縁層の表面を活性化してから前記単結晶半導体基板と前記支持基板上に形成された前記絶縁層とを接合し、前記支持基板上に単結晶半導体層を残存させたまま前記単結晶半導体基板を剥離する第3の工程と、
    前記第3の工程の後、可撓性を有し且つ絶縁表面を有する基板を前記単結晶半導体層上に設ける第4の工程と、
    前記第4の工程の後、前記支持基板と前記可撓性を有し且つ絶縁表面を有する基板を前記剥離層で分離する第5の工程と、
    を有することを特徴とするSOI基板の作製方法。
  4. 支持基板上に剥離層を形成し、剥離層上に絶縁層を形成する第1の工程と、
    一の原子から成る複数の質量の異なるイオン又は複数の原子から成る質量の異なるイオンを単結晶半導体基板に照射して、該単結晶半導体基板の表面から所定の深さの領域に脆弱領域を形成し、
    前記単結晶半導体基板上に有機シランガスを用いて化学気相成長法により酸化珪素層を形成し、
    前記酸化珪素層の表面の平坦性を保たせつつ熱処理を行い、前記脆弱領域を脆弱にする第2の工程と、
    前記第1の工程及び前記第2の工程の後、前記酸化珪素層の表面または前記絶縁層の表面を活性化してから前記単結晶半導体基板と前記支持基板上に形成された前記絶縁層とを前記酸化珪素層を挟んで重ね合わせて接合し、前記支持基板上に単結晶半導体層を残存させたまま前記単結晶半導体基板を剥離する第3の工程と、
    前記第3の工程の後、前記単結晶半導体層上に可撓性を有し且つ絶縁表面を有する基板を設ける第4の工程と、
    前記第4の工程の後、前記支持基板と前記可撓性を有し且つ絶縁表面を有する基板を前記剥離層で分離する第5の工程と、
    を有することを特徴とするSOI基板の作製方法。
  5. 請求項1乃至4のいずれか一項において、前記単結晶半導体基板または前記酸化珪素層の表面の平坦性を保たせつつ熱処理を行う方法は、前記単結晶半導体基板または前記酸化珪素層の表面に圧着部材を重ね合わせた状態で加熱を行うことを特徴とするSOI基板の作製方法。
  6. 請求項1乃至4のいずれか一項において、前記単結晶半導体基板または前記酸化珪素層の表面の平坦性を保たせつつ熱処理を行う方法は、前記単結晶半導体基板または前記酸化珪素層の表面にキャップ層を形成した状態で加熱を行うことを特徴とするSOI基板の作製方法。
  7. 請求項2または4において、前記有機シランガスとして、珪酸エチル、テトラメチルシラン、テトラメチルシクロテトラシロキサン、オクタメチルシクロテトラシロキサン、ヘキサメチルジシラザン、トリエトキシシラン、トリスジメチルアミノシラから選ばれた一を用いることを特徴とするSOI基板の作製方法。
  8. 請求項2または4において、前記単結晶半導体基板上に有機シランガスを用いて化学気相成長法により酸化珪素層を形成する温度が350℃以下であることを特徴とするSOI基板の作製方法。
  9. 請求項1乃至8のいずれか一項において、前記熱処理は、前記脆弱領域が分離する温度未満であり、且つ前記脆弱領域が脆弱となる温度で行われることを特徴とするSOI基板の作製方法。
  10. 請求項1乃至8において、前記熱処理が250℃以上400℃未満の温度で行われることを特徴とするSOI基板の作製方法。
  11. 請求項1乃至10のいずれか一項において、前記単結晶半導体基板に、一の原子から成る複数の質量の異なるイオン又は複数の原子から成る質量の異なるイオンを単結晶半導体基板に照射する前に窒素含有絶縁層を形成することを特徴とするSOI基板の作製方法。
  12. 請求項11において、前記窒素含有絶縁層が、窒化珪素層、窒化酸化珪素層若しくは酸化窒化珪素層から選ばれた一の層又は複数の層を積層して形成することを特徴とするSOI基板の作製方法。
  13. 一の原子から成る複数の質量の異なるイオン又は複数の原子から成る質量の異なるイオンを単結晶半導体基板に照射して、該単結晶半導体基板の表面から所定の深さの領域に脆弱領域を形成し、前記単結晶半導体基板の表面の平坦性を保たせつつ熱処理を行い、前記脆弱領域を脆弱にした後、
    前記単結晶半導体基板の表面、または、可撓性を有し且つ絶縁表面を有する基板の表面を活性化し、
    前記単結晶半導体基板と、前記可撓性を有し且つ絶縁表面を有する基板とを接合し、
    前記可撓性を有し且つ絶縁表面を有する基板上に単結晶半導体層を残存させたまま前記単結晶半導体基板を剥離し、
    前記単結晶半導体層を用いて半導体素子を形成することを特徴とする半導体装置の作製方法。
  14. 一の原子から成る複数の質量の異なるイオン又は複数の原子から成る質量の異なるイオンを単結晶半導体基板に照射して、該単結晶半導体基板の表面から所定の深さの領域に脆弱領域を形成し、
    前記単結晶半導体基板上に有機シランガスを用いて化学気相成長法により酸化珪素層を形成し、
    前記酸化珪素層の表面の平坦性を保たせつつ熱処理を行い、前記脆弱領域を脆弱にした後、
    前記単結晶半導体基板の表面、または、可撓性を有し且つ絶縁表面を有する基板の表面を活性化し、
    前記単結晶半導体基板と、前記可撓性を有し且つ絶縁表面を有する基板とを、前記酸化珪素層を挟んで重ね合わせて接合し、
    前記可撓性を有し且つ絶縁表面を有する基板上に単結晶半導体層を残存させたまま前記単結晶半導体基板を剥離し、
    前記単結晶半導体層を用いて半導体素子を形成することを特徴とする半導体装置の作製方法。
  15. 支持基板上に剥離層を形成し、剥離層上に絶縁層を形成する第1の工程と、
    一の原子から成る複数の質量の異なるイオン又は複数の原子から成る質量の異なるイオンを単結晶半導体基板に照射して、該単結晶半導体基板の表面から所定の深さの領域に脆弱領域を形成した後、前記単結晶半導体基板の表面の平坦性を保たせつつ熱処理を行い、前記脆弱領域を脆弱にする第2の工程と、
    前記第1の工程及び前記第2の工程の後、前記単結晶半導体基板の表面または前記絶縁層の表面を活性化してから前記単結晶半導体基板と前記支持基板上に形成された前記絶縁層とを接合し、前記支持基板上に単結晶半導体層を残存させたまま前記単結晶半導体基板を剥離する第3の工程と、
    前記第3の工程の後、前記単結晶半導体層を用いた半導体素子を有する素子層を形成する第4の工程と、
    前記素子層上に可撓性を有し且つ絶縁表面を有する基板を設ける第5の工程と、
    前記第5の工程の後、前記素子層から前記支持基板を前記剥離層で分離する第6の工程と、
    を有することを特徴とする半導体装置の作製方法。
  16. 支持基板上に剥離層を形成し、剥離層上に絶縁層を形成する第1の工程と、
    一の原子から成る複数の質量の異なるイオン又は複数の原子から成る質量の異なるイオンを単結晶半導体基板に照射して、該単結晶半導体基板の表面から所定の深さの領域に脆弱領域を形成し、
    前記単結晶半導体基板上に有機シランガスを用いて化学気相成長法により酸化珪素層を形成し、
    前記酸化珪素層の表面の平坦性を保たせつつ熱処理を行い、前記脆弱領域を脆弱にする第2の工程と、
    前記第1の工程及び前記第2の工程の後、前記酸化珪素層の表面または前記絶縁層の表面を活性化してから前記単結晶半導体基板と前記支持基板とを、前記酸化珪素層を挟んで重ね合わせて接合し、
    前記支持基板上に単結晶半導体層を残存させたまま前記単結晶半導体基板を剥離する第3の工程と、
    前記第3の工程の後、前記単結晶半導体層を用いた半導体素子を有する素子層を形成する第4の工程と、
    前記素子層上に可撓性を有し且つ絶縁表面を有する基板を設ける第5の工程と、
    前記第5の工程の後、前記素子層から前記支持基板を前記剥離層で分離する第6の工程と、
    を有することを特徴とする半導体装置の作製方法。
  17. 支持基板上に剥離層を形成し、剥離層上に絶縁層を形成し、前記剥離層上に可撓性を有し且つ絶縁表面を有する第1の基板を設ける第1の工程と、
    一の原子から成る複数の質量の異なるイオン又は複数の原子から成る質量の異なるイオンを単結晶半導体基板に照射して、該単結晶半導体基板の表面から所定の深さの領域に脆弱領域を形成した後、前記単結晶半導体基板の表面の平坦性を保たせつつ熱処理を行い、前記脆弱領域を脆弱にする第2の工程と、
    前記第1の工程及び前記第2の工程の後、前記単結晶半導体基板の表面、または、前記可撓性を有し且つ絶縁表面を有する第1の基板の表面を活性化してから、前記単結晶半導体基板と、前記可撓性を有し且つ絶縁表面を有する第1の基板とを接合し、前記支持基板上に単結晶半導体層を残存させたまま前記単結晶半導体基板を剥離する第3の工程と、
    前記第3の工程の後、前記単結晶半導体層を用いた半導体素子を有する素子層を形成する第4の工程と、
    前記素子層上に可撓性を有し且つ絶縁表面を有する第2の基板を設ける第5の工程と、
    前記第5の工程の後、前記素子層から前記支持基板を前記剥離層で分離する第6の工程と、
    を有することを特徴とする半導体装置の作製方法。
  18. 支持基板上に剥離層を形成し、剥離層上に絶縁層を形成し、前記剥離層上に可撓性を有し且つ絶縁表面を有する第1の基板を設ける第1の工程と、
    一の原子から成る複数の質量の異なるイオン又は複数の原子から成る質量の異なるイオンを単結晶半導体基板に照射して、該単結晶半導体基板の表面から所定の深さの領域に脆弱領域を形成し、
    前記単結晶半導体基板上に有機シランガスを用いて化学気相成長法により酸化珪素層を形成し、
    前記酸化珪素層の表面の平坦性を保たせつつ熱処理を行い、前記脆弱領域を脆弱にする第2の工程と、
    前記第1の工程及び前記第2の工程の後、前記酸化珪素層の表面、または、前記可撓性を有し且つ絶縁表面を有する第1の基板の表面を活性化してから、前記単結晶半導体基板と前記可撓性を有し且つ絶縁表面を有する第1の基板とを、前記酸化珪素層を挟んで重ね合わせて接合し、
    前記支持基板上に単結晶半導体層を残存させたまま前記単結晶半導体基板を剥離する第3の工程と、
    前記第3の工程の後、前記単結晶半導体層を用いた半導体素子を有する素子層を形成する第4の工程と、
    前記素子層上に可撓性を有し且つ絶縁表面を有する第2の基板を設ける第5の工程と、
    前記第5の工程の後、前記素子層から前記支持基板を前記剥離層で分離する第6の工程と、
    を有することを特徴とする半導体装置の作製方法。
  19. 請求項13乃至18のいずれか一項において、前記単結晶半導体基板または前記酸化珪素層の表面の平坦性を保たせつつ熱処理を行う方法は、前記単結晶半導体基板または前記酸化珪素層の表面に圧着部材を重ね合わせた状態で加熱を行うことを特徴とする半導体装置の作製方法。
  20. 請求項13乃至18のいずれか一項において、前記単結晶半導体基板または前記酸化珪素層の表面の平坦性を保たせつつ熱処理を行う方法は、前記単結晶半導体基板または前記酸化珪素層の表面にキャップ層を形成した状態で加熱を行うことを特徴とする半導体装置の作製方法。
  21. 請求項14、16、または18において、前記有機シランガスとして、珪酸エチル、テトラメチルシラン、テトラメチルシクロテトラシロキサン、オクタメチルシクロテトラシロキサン、ヘキサメチルジシラザン、トリエトキシシラン、トリスジメチルアミノシラから選ばれた一種を用いることを特徴とする半導体装置の作製方法。
  22. 請求項14、16、または18において、前記単結晶半導体基板上に有機シランガスを用いて化学気相成長法により酸化珪素層を形成する温度が350℃以下であることを特徴とする半導体装置の作製方法。
  23. 請求項13乃至22のいずれか一項において、前記熱処理は、前記脆弱領域が分離する温度未満であり、且つ前記脆弱領域が脆弱となる温度で行われることを特徴とする半導体装置の作製方法。
  24. 請求項13乃至22のいずれか一項において、前記熱処理が250℃以上400℃未満の温度で行われることを特徴とする半導体装置の作製方法。
  25. 請求項13乃至24のいずれか一項において、前記単結晶半導体基板の表面に、前記一の原子から成る複数の質量の異なるイオン又は複数の原子から成る質量の異なるイオンを照射する前に窒素含有絶縁層を形成することを特徴とする半導体装置の作製方法。
  26. 請求項25において、前記窒素含有絶縁層が、窒化珪素層、窒化酸化珪素層若しくは酸化窒化珪素層から選ばれた一の層又は複数の層を積層して形成することを特徴とする半導体装置の作製方法。
JP2008109208A 2007-04-20 2008-04-18 半導体装置の作製方法 Expired - Fee Related JP5490371B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008109208A JP5490371B2 (ja) 2007-04-20 2008-04-18 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007112239 2007-04-20
JP2007112239 2007-04-20
JP2008109208A JP5490371B2 (ja) 2007-04-20 2008-04-18 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009129470A Division JP5116725B2 (ja) 2007-04-20 2009-05-28 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2008288578A JP2008288578A (ja) 2008-11-27
JP2008288578A5 true JP2008288578A5 (ja) 2012-01-19
JP5490371B2 JP5490371B2 (ja) 2014-05-14

Family

ID=39872629

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008109208A Expired - Fee Related JP5490371B2 (ja) 2007-04-20 2008-04-18 半導体装置の作製方法
JP2009129470A Expired - Fee Related JP5116725B2 (ja) 2007-04-20 2009-05-28 半導体装置の作製方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2009129470A Expired - Fee Related JP5116725B2 (ja) 2007-04-20 2009-05-28 半導体装置の作製方法

Country Status (7)

Country Link
US (4) US7709337B2 (ja)
EP (1) EP2140480A4 (ja)
JP (2) JP5490371B2 (ja)
KR (1) KR101447048B1 (ja)
CN (1) CN101663733B (ja)
TW (2) TWI527151B (ja)
WO (1) WO2008132895A1 (ja)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7635637B2 (en) * 2005-07-25 2009-12-22 Fairchild Semiconductor Corporation Semiconductor structures formed on substrates and methods of manufacturing the same
CN101663733B (zh) * 2007-04-20 2013-02-27 株式会社半导体能源研究所 制造绝缘体上硅衬底和半导体器件的方法
EP1993126B1 (en) * 2007-05-18 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of semiconductor substrate
JP4729003B2 (ja) * 2007-06-08 2011-07-20 リンテック株式会社 脆質部材の処理方法
US7763502B2 (en) * 2007-06-22 2010-07-27 Semiconductor Energy Laboratory Co., Ltd Semiconductor substrate, method for manufacturing semiconductor substrate, semiconductor device, and electronic device
JP5367330B2 (ja) * 2007-09-14 2013-12-11 株式会社半導体エネルギー研究所 Soi基板の作製方法及び半導体装置の作製方法
US8101500B2 (en) * 2007-09-27 2012-01-24 Fairchild Semiconductor Corporation Semiconductor device with (110)-oriented silicon
US8236668B2 (en) * 2007-10-10 2012-08-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
TWI493609B (zh) * 2007-10-23 2015-07-21 Semiconductor Energy Lab 半導體基板、顯示面板及顯示裝置的製造方法
JP5464843B2 (ja) * 2007-12-03 2014-04-09 株式会社半導体エネルギー研究所 Soi基板の作製方法
US7858495B2 (en) * 2008-02-04 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP2009260313A (ja) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Soi基板の作製方法及び半導体装置の作製方法
JP5654206B2 (ja) * 2008-03-26 2015-01-14 株式会社半導体エネルギー研究所 Soi基板の作製方法及び該soi基板を用いた半導体装置
EP2105957A3 (en) * 2008-03-26 2011-01-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate and method for manufacturing semiconductor device
JP2009260315A (ja) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Soi基板の作製方法及び半導体装置の作製方法
US8182633B2 (en) * 2008-04-29 2012-05-22 Samsung Electronics Co., Ltd. Method of fabricating a flexible display device
US8039877B2 (en) * 2008-09-09 2011-10-18 Fairchild Semiconductor Corporation (110)-oriented p-channel trench MOSFET having high-K gate dielectric
JP5522914B2 (ja) * 2008-09-11 2014-06-18 株式会社半導体エネルギー研究所 Soi基板の作製方法
US8741740B2 (en) * 2008-10-02 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
SG161151A1 (en) * 2008-10-22 2010-05-27 Semiconductor Energy Lab Soi substrate and method for manufacturing the same
JP2010161671A (ja) * 2009-01-09 2010-07-22 Murata Mfg Co Ltd 圧電デバイスの製造方法
JP5643488B2 (ja) * 2009-04-28 2014-12-17 信越化学工業株式会社 低応力膜を備えたsoiウェーハの製造方法
KR20120068772A (ko) 2009-09-16 2012-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 이의 제조 방법
KR101394540B1 (ko) * 2010-07-29 2014-05-14 삼성디스플레이 주식회사 표시 장치 및 유기 발광 표시 장치
KR20120020526A (ko) * 2010-08-30 2012-03-08 삼성전자주식회사 도전막 매립형 기판, 그 형성 방법, 및 이를 이용하는 반도체 소자의 제조 방법
JP2013041892A (ja) * 2011-08-11 2013-02-28 Hiroshima Univ 薄膜製造方法、それを用いた半導体デバイスの製造方法およびそれらに用いられる半導体薄膜部品
US8637381B2 (en) * 2011-10-17 2014-01-28 International Business Machines Corporation High-k dielectric and silicon nitride box region
JP2015111603A (ja) * 2012-03-22 2015-06-18 シャープ株式会社 半導体装置の製造方法、半導体装置、及び表示装置
US8877603B2 (en) * 2012-03-30 2014-11-04 International Business Machines Corporation Semiconductor-on-oxide structure and method of forming
JP6175294B2 (ja) * 2012-06-25 2017-08-02 株式会社半導体エネルギー研究所 機能性基板の作製方法および半導体装置の作製方法
WO2014087742A1 (ja) * 2012-12-04 2014-06-12 シャープ株式会社 半導体装置の製造方法及び半導体装置
JP6119325B2 (ja) * 2013-03-14 2017-04-26 セイコーエプソン株式会社 干渉フィルター、干渉フィルターの製造方法、光学モジュール、電子機器、及び接合基板
KR102134845B1 (ko) * 2013-07-12 2020-07-17 삼성디스플레이 주식회사 유기 발광 디스플레이 장치와, 이의 제조 방법
KR102392059B1 (ko) * 2013-07-29 2022-04-28 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR102099881B1 (ko) 2013-09-03 2020-05-15 삼성전자 주식회사 반도체 소자 및 그 제조 방법
CN104808370B (zh) * 2015-05-22 2017-10-31 合肥京东方光电科技有限公司 一种对盒设备、对位方法
JP6396854B2 (ja) * 2015-06-02 2018-09-26 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
JP6447439B2 (ja) * 2015-09-28 2019-01-09 信越半導体株式会社 貼り合わせsoiウェーハの製造方法
US9806025B2 (en) * 2015-12-29 2017-10-31 Globalfoundries Inc. SOI wafers with buried dielectric layers to prevent Cu diffusion
TWI660580B (zh) * 2016-03-25 2019-05-21 日商日本碍子股份有限公司 Joining method
US10957722B2 (en) * 2016-05-26 2021-03-23 Joled Inc. Method of manufacturing flexible device using multidirectional oblique irradiation of an interface between a support substrate and a flexible substrate
KR101936183B1 (ko) * 2016-10-28 2019-01-08 주식회사 다원시스 플랙서블 기판의 제조 방법 및 플랙서블 소자 제조 장치
CN110112192B (zh) * 2019-04-29 2021-07-13 云谷(固安)科技有限公司 一种有机发光显示模组及电子设备
CN110223981A (zh) * 2019-06-05 2019-09-10 中国科学院上海微系统与信息技术研究所 一种柔性soi器件结构及其制备方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3237888B2 (ja) * 1992-01-31 2001-12-10 キヤノン株式会社 半導体基体及びその作製方法
DK70693D0 (da) * 1993-06-14 1993-06-14 Niels Ole Vesterager Fremgangsmaade til fjernelse af uoenskede stoffer i en gasart
JPH08255762A (ja) * 1995-03-17 1996-10-01 Nec Corp 半導体デバイスの製造方法
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
JP3412470B2 (ja) * 1997-09-04 2003-06-03 三菱住友シリコン株式会社 Soi基板の製造方法
JP3809733B2 (ja) 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
JP3849683B2 (ja) * 1998-02-25 2006-11-22 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
JP2000012864A (ja) * 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2000077287A (ja) * 1998-08-26 2000-03-14 Nissin Electric Co Ltd 結晶薄膜基板の製造方法
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってsoiウエーハを製造する方法およびこの方法で製造されたsoiウエーハ
US6468923B1 (en) 1999-03-26 2002-10-22 Canon Kabushiki Kaisha Method of producing semiconductor member
JP3900741B2 (ja) * 1999-05-21 2007-04-04 信越半導体株式会社 Soiウェーハの製造方法
JP2001011667A (ja) 1999-06-28 2001-01-16 Nittetsu Corrosion Prevention Co Ltd 鋼材の防食被覆構造およびその施工方法
FR2797347B1 (fr) * 1999-08-04 2001-11-23 Commissariat Energie Atomique Procede de transfert d'une couche mince comportant une etape de surfragililisation
FR2817395B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
US6583440B2 (en) 2000-11-30 2003-06-24 Seiko Epson Corporation Soi substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the soi substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus
JP4507395B2 (ja) * 2000-11-30 2010-07-21 セイコーエプソン株式会社 電気光学装置用素子基板の製造方法
JP4803884B2 (ja) * 2001-01-31 2011-10-26 キヤノン株式会社 薄膜半導体装置の製造方法
JP2004134675A (ja) * 2002-10-11 2004-04-30 Sharp Corp Soi基板、表示装置およびsoi基板の製造方法
US7508034B2 (en) 2002-09-25 2009-03-24 Sharp Kabushiki Kaisha Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device
JP2004134672A (ja) 2002-10-11 2004-04-30 Sony Corp 超薄型半導体装置の製造方法および製造装置、並びに超薄型の裏面照射型固体撮像装置の製造方法および製造装置
JP2004179649A (ja) 2002-11-12 2004-06-24 Sony Corp 超薄型半導体装置の製造方法および製造装置
JP2006049800A (ja) * 2004-03-10 2006-02-16 Seiko Epson Corp 薄膜デバイスの供給体、薄膜デバイスの供給体の製造方法、転写方法、半導体装置の製造方法及び電子機器
JP5008288B2 (ja) * 2004-09-29 2012-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7439111B2 (en) 2004-09-29 2008-10-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2006093817A2 (en) * 2005-02-28 2006-09-08 Silicon Genesis Corporation Substrate stiffness method and resulting devices
US20060240275A1 (en) * 2005-04-25 2006-10-26 Gadkaree Kishor P Flexible display substrates
FR2886051B1 (fr) * 2005-05-20 2007-08-10 Commissariat Energie Atomique Procede de detachement d'un film mince
CN101663733B (zh) * 2007-04-20 2013-02-27 株式会社半导体能源研究所 制造绝缘体上硅衬底和半导体器件的方法

Similar Documents

Publication Publication Date Title
JP2008288578A5 (ja)
JP2008294417A5 (ja)
JP2009094496A5 (ja)
JP2008277805A5 (ja)
JP2008288579A5 (ja)
JP2008311627A5 (ja)
JP2009099900A5 (ja)
JP2009010353A5 (ja)
JP2008311621A5 (ja)
JP2009004736A5 (ja)
JP2009111362A5 (ja)
JP2013138248A5 (ja)
JP2008288569A5 (ja)
JP2009065134A5 (ja)
JP2009158937A5 (ja)
JP2008311635A5 (ja)
JP2009135465A5 (ja)
JP2008543081A5 (ja)
JP2014146793A5 (ja)
JP2008270771A5 (ja)
TW200943477A (en) Method for manufacturing SOI substrate
JP2009158943A5 (ja)
JP2012216812A5 (ja)
JP2009004741A5 (ja)
JP2011510507A5 (ja)