JP2008514016A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2008514016A5 JP2008514016A5 JP2007532586A JP2007532586A JP2008514016A5 JP 2008514016 A5 JP2008514016 A5 JP 2008514016A5 JP 2007532586 A JP2007532586 A JP 2007532586A JP 2007532586 A JP2007532586 A JP 2007532586A JP 2008514016 A5 JP2008514016 A5 JP 2008514016A5
- Authority
- JP
- Japan
- Prior art keywords
- crystal silicon
- single crystal
- region
- dielectric layer
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims 63
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 36
- 229920005591 polysilicon Polymers 0.000 claims 36
- 230000005669 field effect Effects 0.000 claims 20
- 239000000758 substrate Substances 0.000 claims 7
- YBMRDBCBODYGJE-UHFFFAOYSA-N Germanium dioxide Chemical compound O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 claims 2
- 238000004519 manufacturing process Methods 0.000 claims 2
- 229910021419 crystalline silicon Inorganic materials 0.000 claims 1
- 229910000447 germanium oxide Inorganic materials 0.000 claims 1
- 238000002955 isolation Methods 0.000 claims 1
- 230000001590 oxidative Effects 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
Claims (24)
- 電界効果トランジスタであって、
ゲート誘電体層の上面に形成されたゲート電極を備え、前記ゲート誘電体層は単結晶シリコン・チャネル領域の上面上にあり、前記単結晶シリコン・チャネル領域はGe含有層の上面上にあり、前記Ge含有層は単結晶シリコン基板の上面上にあり、前記Ge含有層は前記単結晶シリコン基板の前記上面上の第1誘電体層と第2誘電体層との間にある、
電界効果トランジスタ。 - 前記第1誘電体層が前記ゲート電極の第1側面の下に延び、前記第2誘電体層が、前記ゲート電極の反対側の第2側面の下に延びる、請求項1に記載の電界効果トランジスタ。
- 前記第1誘電体層が、前記単結晶シリコン・チャネル領域の第1側面の下に延び、前記第2誘電体層が、前記単結晶シリコン・チャネル領域の反対側の第2側面の下に延びる、請求項1に記載の電界効果トランジスタ。
- 前記単結晶シリコン・チャネル領域の両側面において前記単結晶シリコン・チャネル領域に各々が当接する、ポリシリコン・ソース領域及びポリシリコン・ドレイン領域をさらに含む、請求項1に記載の電界効果トランジスタ。
- 前記第1誘電体層が、前記ポリシリコン・ソースの下に延び、前記第2誘電体層が、前記ポリシリコン・ドレインの下に延びる、請求項4に記載の電界効果トランジスタ。
- 前記第1誘電体層が、前記ポリシリコン・ソースの下に延びず、前記第2誘電体層が、前記ポリシリコン・ドレインの下に延びない、請求項4に記載の電界効果トランジスタ。
- 前記単結晶シリコン・チャネル領域の下の前記第1誘電体層の第1領域が、第1の厚さを有し、前記ポリシリコン・ソース領域の下の前記第1誘電体層の第2領域が、第2の厚さを有し、前記第1の厚さが前記第2の厚さより厚く、
前記単結晶シリコン・チャネル領域の下の前記第2誘電体層の第1領域が、第1の厚さを有し、前記ポリシリコン・ドレイン領域の下の前記第2誘電体層の第2領域が、第2の厚さを有し、前記第1の厚さが前記第2の厚さより厚い、
請求項5に記載の電界効果トランジスタ。 - 前記ポリシリコン・ソース領域と前記単結晶シリコン・チャネル領域との間の単結晶シリコン・ソース領域と、
前記ポリシリコン・ドレイン領域と前記単結晶シリコン・チャネル領域との間の単結晶シリコン・ドレイン領域と、
をさらに含む、請求項4に記載の電界効果トランジスタ。 - 前記単結晶シリコン・ソース領域及び前記単結晶シリコン・ドレイン領域の各々が、前記ゲート電極の下に延びる、請求項8に記載の電界効果トランジスタ。
- 前記単結晶シリコン・チャネル領域の下の前記第1誘電体層の第1領域が、第1の厚さを有し、前記ポリシリコン・ソース領域の下の前記第1誘電体層の第2領域が、第2の厚さを有し、前記第1の厚さが前記第2の厚さより厚く、
前記単結晶シリコン・チャネル領域の下の前記第2誘電体層の第1領域が、第1の厚さを有し、前記ポリシリコン・ドレイン領域の下の前記第2誘電体層の第2領域が、第2の厚さを有し、前記第1の厚さが前記第2の厚さより厚く、
前記単結晶シリコン・ソース領域が、前記第1誘電体層の前記第1領域を超えて、前記ポリシリコン・ソース領域の中に延び、
前記単結晶シリコン・ドレイン領域が、前記第2誘電体層の前記第1領域を超えて、前記ポリシリコン・ドレイン領域の中に延びる、
請求項8に記載の電界効果トランジスタ。 - 前記単結晶シリコン・ソース領域が、前記第1誘電体層の前記第1領域を超えて、前記単結晶シリコン・チャネル領域の中に延びず、
前記単結晶シリコン・ドレイン領域が、前記第2誘電体層の前記第1領域を超えて、前記単結晶シリコン・チャネル領域の中に延びない、
請求項10に記載の電界効果トランジスタ。 - 前記第1及び第2誘電体層の下面が、前記Ge含有層の下面を超えて、前記単結晶シリコン基板の中に延びる、請求項1に記載の電界効果トランジスタ。
- 前記Ge含有層が、Xが、0.15から0.5までに等しいSi(1−X)GeX、又は、Xが0.15から0.5までに等しく、Yが0から0.1までに等しいSi(1−X−Y)GeXCYを含む、請求項1に記載の電界効果トランジスタ。
- 前記第1及び第2誘電体層が、前記チャネル領域の結晶格子内に応力を誘起する、請求項1に記載の電界効果トランジスタ。
- 前記第1誘電体層と第2誘電体層の各々が、シリコン酸化物とゲルマニウム酸化物とを含む、請求項1に記載の電界効果トランジスタ。
- 前記単結晶シリコン・チャネル領域の両側面において前記単結晶シリコン・チャネル領域に各々が当接する、Pドープ・ポリシリコン・ソース領域及びPドープ・ポリシリコン・ドレイン領域と、
前記ポリシリコン・ソース及び前記ポリシリコン・ドレインに当接する誘電体分離部と、
をさらに含み、前記第1及び第2誘電体層が、それぞれ前記ポリシリコン・ソース及び前記ポリシリコン・ドレインの下に延び、前記誘電体分離部に当接する、
請求項1に記載の電界効果トランジスタ。 - 前記単結晶シリコン・チャネル領域の両側面において前記単結晶シリコン・チャネル領域に各々が当接する、Nドープ・ポリシリコン・ソース領域及びNドープ・ポリシリコン・ドレイン領域と、
前記ポリシリコン・ソース及び前記ポリシリコン・ドレインに当接する誘電体分離部と、
をさらに含む、請求項1に記載の電界効果トランジスタ。 - 電界効果トランジスタの製造方法であって、
(a)上面に形成された単結晶Ge含有層と、前記単結晶Ge含有層の上面上に形成された単結晶シリコン層とを有する単結晶シリコン基板を準備するステップと、
(b)前記単結晶シリコン層の上面上にゲート誘電体層を形成するステップと、
(c)前記誘電体層の上面上にゲート電極を形成するステップと、
(d)単結晶シリコン・アイランドを形成するように前記単結晶シリコン層を除去し、前記単結晶シリコン層及び前記単結晶Ge含有層が前記ゲート電極によって保護されていない前記ゲート電極の下に単結晶シリコン・アイランドを形成するように前記単結晶Ge含有層の全体より少ない部分を除去するステップと、
(e)前記単結晶シリコン・アイランドの下に単結晶Ge含有アイランドを形成するように、前記ゲート電極によって保護されていない前記単結晶Ge含有層のすべての残存部分と、前記ゲート電極の下の単結晶Ge含有層の全体より少ない部分とを酸化するステップであって、前記単結晶Ge含有アイランドの第1側面上に第1誘電体層を有し、前記単結晶Ge含有アイランドの反対側の第2側面上に第2誘電体層を有し、前記第1誘電体層及び前記第2誘電体層の各々が前記ゲート電極の下に延びるステップと、
(f)前記第1誘電体層の上部にポリシリコン・ソース領域を形成し、前記第2誘電体層の上部にポリシリコン・ドレイン領域を形成し、前記ポリシリコン・ソース領域及び前記ポリシリコン・ドレイン領域が、前記単結晶シリコン・チャネル・アイランドの両側面に当接するステップと、
を含む、電界効果トランジスタの製造方法。 - 前記ステップ(e)と前記ステップ(f)との間で、前記単結晶シリコン・アイランドの露出された側壁に単結晶シリコン層を成長させるステップをさらに含む、請求項18に記載の方法。
- 前記単結晶シリコン・アイランドの中に単結晶シリコン・ソース領域を形成し、前記単結晶シリコン・ソース領域が、前記ポリシリコン・ソース領域に当接し、前記単結晶シリコン・ソース領域が、前記ゲート電極の下に延びるステップと、
前記単結晶シリコン・アイランドの中に単結晶シリコン・ドレイン領域を形成し、前記単結晶シリコン・ドレイン領域が、前記ポリシリコン・ドレイン領域に当接し、前記単結晶シリコン・ドレイン領域が、前記ゲート電極の下に延びるステップと、
をさらに含む、請求項18に記載の方法。 - 前記単結晶シリコン層をN−型にドープするステップと、
前記ポリシリコン・ソース領域及び前記ポリシリコン・ドレイン領域をP−型にドープするステップと、
をさらに含む、請求項18に記載の方法。 - 前記ステップ(e)と(f)との間で、
前記第1及び第2誘電体層が前記ゲート電極の下に、又は、前記ゲート電極の側壁に形成されたスペースの下に延びない前記単結晶シリコン基板の上部から、前記第1及び第2誘電体層を除去するステップと、
残存する第1及び第2誘電体層の下から、前記単結晶シリコン基板の層を除去するステップと、
前記単結晶シリコン・アイランドの露出された側壁に第1の単結晶シリコン層を成長させ、前記単結晶シリコン基板の露出された表面に第2の単結晶シリコン層を成長させるステップと、
をさらに含む、請求項18に記載の方法。 - 前記単結晶シリコン・アイランドの中に単結晶シリコン・ソース領域を形成するステップであって、前記単結晶シリコン・ソース領域が、前記ポリシリコン・ソース領域に当接し、前記単結晶シリコン・ソース領域が、前記ゲート電極の下に延びるステップと、
前記単結晶シリコン・アイランドの中に単結晶シリコン・ドレイン領域を形成するステップであって、前記単結晶シリコン・ドレイン領域が、前記ポリシリコン・ドレイン領域に当接し、前記単結晶シリコン・ドレイン領域が、前記ゲート電極の下に延びるステップと、
をさらに含む、請求項22に記載の方法。 - 前記単結晶シリコン層をP−型にドープするステップと、
前記ポリシリコン・ソース領域及び前記ポリシリコン・ドレイン領域をN−型にドープするステップと、
をさらに含む、請求項22に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/771,453 | 2004-09-20 | ||
US10/711,453 US7078722B2 (en) | 2004-09-20 | 2004-09-20 | NFET and PFET devices and methods of fabricating same |
PCT/US2005/033472 WO2006034189A2 (en) | 2004-09-20 | 2005-09-19 | High-mobility bulk silicon pfet |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008514016A JP2008514016A (ja) | 2008-05-01 |
JP2008514016A5 true JP2008514016A5 (ja) | 2008-10-23 |
JP5063352B2 JP5063352B2 (ja) | 2012-10-31 |
Family
ID=36073000
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007532586A Expired - Fee Related JP5063352B2 (ja) | 2004-09-20 | 2005-09-19 | 高移動性バルク・シリコンpfet |
Country Status (7)
Country | Link |
---|---|
US (2) | US7078722B2 (ja) |
EP (1) | EP1792346B1 (ja) |
JP (1) | JP5063352B2 (ja) |
KR (1) | KR100968182B1 (ja) |
CN (1) | CN100505301C (ja) |
TW (1) | TW200625633A (ja) |
WO (1) | WO2006034189A2 (ja) |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8450806B2 (en) * | 2004-03-31 | 2013-05-28 | International Business Machines Corporation | Method for fabricating strained silicon-on-insulator structures and strained silicon-on insulator structures formed thereby |
KR100669556B1 (ko) * | 2004-12-08 | 2007-01-15 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
KR100607785B1 (ko) * | 2004-12-31 | 2006-08-02 | 동부일렉트로닉스 주식회사 | 스플릿 게이트 플래시 이이피롬의 제조방법 |
US7332443B2 (en) * | 2005-03-18 | 2008-02-19 | Infineon Technologies Ag | Method for fabricating a semiconductor device |
US20060226453A1 (en) * | 2005-04-12 | 2006-10-12 | Wang Everett X | Methods of forming stress enhanced PMOS structures |
US20070045707A1 (en) * | 2005-08-31 | 2007-03-01 | Szu-Yu Wang | Memory device and manufacturing method thereof |
CN100442476C (zh) * | 2005-09-29 | 2008-12-10 | 中芯国际集成电路制造(上海)有限公司 | 用于cmos技术的应变感应迁移率增强纳米器件及工艺 |
JP2007281038A (ja) * | 2006-04-03 | 2007-10-25 | Toshiba Corp | 半導体装置 |
US7482656B2 (en) * | 2006-06-01 | 2009-01-27 | International Business Machines Corporation | Method and structure to form self-aligned selective-SOI |
US7557000B2 (en) * | 2006-11-20 | 2009-07-07 | Semiconductor Manufacturing International (Shanghai) Corporation | Etching method and structure using a hard mask for strained silicon MOS transistors |
US7829407B2 (en) | 2006-11-20 | 2010-11-09 | International Business Machines Corporation | Method of fabricating a stressed MOSFET by bending SOI region |
CN101226899A (zh) * | 2007-01-19 | 2008-07-23 | 中芯国际集成电路制造(上海)有限公司 | 在硅凹陷中后续外延生长应变硅mos晶片管的方法和结构 |
CN101681835A (zh) * | 2007-05-25 | 2010-03-24 | 东京毅力科创株式会社 | 薄膜和使用该薄膜的半导体装置的制造方法 |
CN101364545B (zh) | 2007-08-10 | 2010-12-22 | 中芯国际集成电路制造(上海)有限公司 | 应变硅晶体管的锗硅和多晶硅栅极结构 |
US8101500B2 (en) * | 2007-09-27 | 2012-01-24 | Fairchild Semiconductor Corporation | Semiconductor device with (110)-oriented silicon |
US8329564B2 (en) | 2007-10-26 | 2012-12-11 | International Business Machines Corporation | Method for fabricating super-steep retrograde well MOSFET on SOI or bulk silicon substrate, and device fabricated in accordance with the method |
US7541629B1 (en) * | 2008-04-21 | 2009-06-02 | International Business Machines Corporation | Embedded insulating band for controlling short-channel effect and leakage reduction for DSB process |
US8048723B2 (en) | 2008-12-05 | 2011-11-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Germanium FinFETs having dielectric punch-through stoppers |
US8106459B2 (en) | 2008-05-06 | 2012-01-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFETs having dielectric punch-through stoppers |
KR20090126849A (ko) * | 2008-06-05 | 2009-12-09 | 주식회사 동부하이텍 | 반도체 소자 및 이를 위한 sti 형성 방법 |
US8263462B2 (en) | 2008-12-31 | 2012-09-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dielectric punch-through stoppers for forming FinFETs having dual fin heights |
US8293616B2 (en) * | 2009-02-24 | 2012-10-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of fabrication of semiconductor devices with low capacitance |
CN102024761A (zh) * | 2009-09-18 | 2011-04-20 | 中芯国际集成电路制造(上海)有限公司 | 用于形成半导体集成电路器件的方法 |
US8940589B2 (en) * | 2010-04-05 | 2015-01-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Well implant through dummy gate oxide in gate-last process |
CN102237396B (zh) | 2010-04-27 | 2014-04-09 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
US8828850B2 (en) | 2010-05-20 | 2014-09-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reducing variation by using combination epitaxy growth |
US9263339B2 (en) | 2010-05-20 | 2016-02-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Selective etching in the formation of epitaxy regions in MOS devices |
US8383474B2 (en) * | 2010-05-28 | 2013-02-26 | International Business Machines Corporation | Thin channel device and fabrication method with a reverse embedded stressor |
US8835994B2 (en) * | 2010-06-01 | 2014-09-16 | International Business Machines Corporation | Reduced corner leakage in SOI structure and method |
CN101924138B (zh) * | 2010-06-25 | 2013-02-06 | 中国科学院上海微系统与信息技术研究所 | 防止浮体及自加热效应的mos器件结构及其制备方法 |
CN104282570B (zh) * | 2013-07-08 | 2017-04-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制备方法 |
CN104425280B (zh) * | 2013-09-09 | 2018-08-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件结构及其形成方法 |
US9837538B2 (en) * | 2016-03-25 | 2017-12-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
CN107946367B (zh) | 2017-11-20 | 2021-04-27 | 京东方科技集团股份有限公司 | 一种薄膜晶体管的制作方法及薄膜晶体管 |
CN108037131B (zh) * | 2017-12-21 | 2020-10-16 | 上海华力微电子有限公司 | 一种对插塞缺陷进行检测的方法 |
US11049873B2 (en) * | 2018-09-24 | 2021-06-29 | Sunrise Memory Corporation | Epitaxial monocrystalline channel for storage transistors in 3-dimensional memory structures and methods for formation thereof |
US11094822B1 (en) * | 2020-01-24 | 2021-08-17 | Globalfoundries U.S. Inc. | Source/drain regions for transistor devices and methods of forming same |
US11764225B2 (en) | 2021-06-10 | 2023-09-19 | Globalfoundries U.S. Inc. | Field effect transistor with shallow trench isolation features within source/drain regions |
Family Cites Families (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2817285B2 (ja) * | 1989-11-29 | 1998-10-30 | 日本電気株式会社 | 電界効果型トランジスタ |
US5461243A (en) * | 1993-10-29 | 1995-10-24 | International Business Machines Corporation | Substrate for tensilely strained semiconductor |
JP2778553B2 (ja) * | 1995-09-29 | 1998-07-23 | 日本電気株式会社 | 半導体装置およびその製造方法 |
JPH09283766A (ja) * | 1996-04-18 | 1997-10-31 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
KR100226794B1 (ko) * | 1996-06-10 | 1999-10-15 | 김영환 | 모스펫 제조방법 |
US6399970B2 (en) * | 1996-09-17 | 2002-06-04 | Matsushita Electric Industrial Co., Ltd. | FET having a Si/SiGeC heterojunction channel |
US5906951A (en) * | 1997-04-30 | 1999-05-25 | International Business Machines Corporation | Strained Si/SiGe layers on insulator |
JP3423859B2 (ja) * | 1997-06-20 | 2003-07-07 | 三洋電機株式会社 | 電界効果型半導体装置の製造方法 |
US5963817A (en) * | 1997-10-16 | 1999-10-05 | International Business Machines Corporation | Bulk and strained silicon on insulator using local selective oxidation |
US6143593A (en) * | 1998-09-29 | 2000-11-07 | Conexant Systems, Inc. | Elevated channel MOSFET |
FR2791180B1 (fr) * | 1999-03-19 | 2001-06-15 | France Telecom | Dispositif semi-conducteur a courant de fuite reduit et son procede de fabrication |
EP1272889A2 (en) * | 1999-10-14 | 2003-01-08 | Stratos Product Development LLC | Virtual imaging system |
JP2001203348A (ja) * | 2000-01-18 | 2001-07-27 | Sharp Corp | 半導体装置及びその製造方法 |
JP3851752B2 (ja) | 2000-03-27 | 2006-11-29 | 株式会社東芝 | 半導体装置の製造方法 |
US6509586B2 (en) | 2000-03-31 | 2003-01-21 | Fujitsu Limited | Semiconductor device, method for fabricating the semiconductor device and semiconductor integrated circuit |
JP2001338988A (ja) * | 2000-05-25 | 2001-12-07 | Hitachi Ltd | 半導体装置及びその製造方法 |
US20020179946A1 (en) | 2000-10-19 | 2002-12-05 | Yoshiro Hara | P-channel field-effect transistor |
FR2818012B1 (fr) * | 2000-12-12 | 2003-02-21 | St Microelectronics Sa | Dispositif semi-conducteur integre de memoire |
US6844227B2 (en) | 2000-12-26 | 2005-01-18 | Matsushita Electric Industrial Co., Ltd. | Semiconductor devices and method for manufacturing the same |
US6563152B2 (en) * | 2000-12-29 | 2003-05-13 | Intel Corporation | Technique to obtain high mobility channels in MOS transistors by forming a strain layer on an underside of a channel |
JP2002237590A (ja) | 2001-02-09 | 2002-08-23 | Univ Tohoku | Mos型電界効果トランジスタ |
US6723661B2 (en) * | 2001-03-02 | 2004-04-20 | Amberwave Systems Corporation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
US6646322B2 (en) * | 2001-03-02 | 2003-11-11 | Amberwave Systems Corporation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
US6593641B1 (en) * | 2001-03-02 | 2003-07-15 | Amberwave Systems Corporation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
US6677192B1 (en) * | 2001-03-02 | 2004-01-13 | Amberwave Systems Corporation | Method of fabricating a relaxed silicon germanium platform having planarizing for high speed CMOS electronics and high speed analog circuits |
US6972245B2 (en) | 2002-05-15 | 2005-12-06 | The Regents Of The University Of California | Method for co-fabricating strained and relaxed crystalline and poly-crystalline structures |
US6833556B2 (en) | 2002-08-12 | 2004-12-21 | Acorn Technologies, Inc. | Insulated gate field effect transistor having passivated schottky barriers to the channel |
JP2004118563A (ja) | 2002-09-26 | 2004-04-15 | Fuji Photo Film Co Ltd | 文字画像処理方法および装置並びにプログラム |
US6818952B2 (en) * | 2002-10-01 | 2004-11-16 | International Business Machines Corporation | Damascene gate multi-mesa MOSFET |
DE10246718A1 (de) * | 2002-10-07 | 2004-04-22 | Infineon Technologies Ag | Feldeffekttransistor mit lokaler Source-/Drainisolation sowie zugehöriges Herstellungsverfahren |
US6707106B1 (en) * | 2002-10-18 | 2004-03-16 | Advanced Micro Devices, Inc. | Semiconductor device with tensile strain silicon introduced by compressive material in a buried oxide layer |
US6974981B2 (en) * | 2002-12-12 | 2005-12-13 | International Business Machines Corporation | Isolation structures for imposing stress patterns |
US6717216B1 (en) * | 2002-12-12 | 2004-04-06 | International Business Machines Corporation | SOI based field effect transistor having a compressive film in undercut area under the channel and a method of making the device |
US6825529B2 (en) * | 2002-12-12 | 2004-11-30 | International Business Machines Corporation | Stress inducing spacers |
US6627515B1 (en) * | 2002-12-13 | 2003-09-30 | Taiwan Semiconductor Manufacturing Company | Method of fabricating a non-floating body device with enhanced performance |
US6919258B2 (en) * | 2003-10-02 | 2005-07-19 | Freescale Semiconductor, Inc. | Semiconductor device incorporating a defect controlled strained channel structure and method of making the same |
US7923782B2 (en) * | 2004-02-27 | 2011-04-12 | International Business Machines Corporation | Hybrid SOI/bulk semiconductor transistors |
-
2004
- 2004-09-20 US US10/711,453 patent/US7078722B2/en not_active Expired - Fee Related
-
2005
- 2005-09-13 TW TW094131485A patent/TW200625633A/zh unknown
- 2005-09-19 EP EP05805693A patent/EP1792346B1/en not_active Not-in-force
- 2005-09-19 CN CNB2005800314347A patent/CN100505301C/zh not_active Expired - Fee Related
- 2005-09-19 WO PCT/US2005/033472 patent/WO2006034189A2/en active Application Filing
- 2005-09-19 JP JP2007532586A patent/JP5063352B2/ja not_active Expired - Fee Related
- 2005-09-19 KR KR1020077005933A patent/KR100968182B1/ko not_active IP Right Cessation
-
2006
- 2006-03-17 US US11/378,786 patent/US7374988B2/en not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008514016A5 (ja) | ||
CN101189730B (zh) | 具有增强迁移率的应变沟道的非平面体晶体管及制造方法 | |
US9911829B2 (en) | FinFET with bottom SiGe layer in source/drain | |
TWI429079B (zh) | 積體電路結構 | |
US9368411B2 (en) | Method for the formation of fin structures for FinFET devices | |
KR101716113B1 (ko) | 반도체 소자 및 이의 제조 방법 | |
TWI254355B (en) | Strained transistor with hybrid-strain inducing layer | |
US9224734B2 (en) | CMOS devices with reduced leakage and methods of forming the same | |
US9362310B2 (en) | Method of manufacturing a FinFET device using a sacrificial epitaxy region for improved fin merge and FinFET device formed by same | |
US8828818B1 (en) | Methods of fabricating integrated circuit device with fin transistors having different threshold voltages | |
JP2007501526A5 (ja) | ||
JP2007518272A5 (ja) | ||
US8183640B2 (en) | Method of fabricating transistors and a transistor structure for improving short channel effect and drain induced barrier lowering | |
JP2009239167A (ja) | 半導体装置および半導体装置の製造方法 | |
TW200539381A (en) | Semiconductor manufacturing method and semiconductor device | |
JP2020202391A (ja) | 異なる歪み状態を有するフィン構造を含む半導体構造を作製するための方法及び関連する半導体構造 | |
JP2005033137A (ja) | 半導体装置およびその製造方法 | |
JP2008199029A5 (ja) | ||
JP2007507092A5 (ja) | ||
US9263345B2 (en) | SOI transistors with improved source/drain structures with enhanced strain | |
TWI636574B (zh) | 半導體結構 | |
JP2009177147A5 (ja) | ||
JP2009520364A5 (ja) | ||
JP2011199112A (ja) | 半導体装置およびその製造方法 | |
US20140131768A1 (en) | Bridge structure |