CN111508891B - Soi晶圆片的制作方法 - Google Patents
Soi晶圆片的制作方法 Download PDFInfo
- Publication number
- CN111508891B CN111508891B CN202010349275.1A CN202010349275A CN111508891B CN 111508891 B CN111508891 B CN 111508891B CN 202010349275 A CN202010349275 A CN 202010349275A CN 111508891 B CN111508891 B CN 111508891B
- Authority
- CN
- China
- Prior art keywords
- wafer
- layer
- silicon
- silicon dioxide
- dioxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 title claims description 34
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 116
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 61
- 239000010703 silicon Substances 0.000 claims abstract description 61
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 58
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 52
- 239000012535 impurity Substances 0.000 claims abstract description 18
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 15
- 239000001257 hydrogen Substances 0.000 claims abstract description 15
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 14
- 238000002347 injection Methods 0.000 claims abstract description 3
- 239000007924 injection Substances 0.000 claims abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 59
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 9
- 238000000137 annealing Methods 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 229910052735 hafnium Inorganic materials 0.000 claims description 4
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 4
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 4
- 238000007517 polishing process Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 3
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 3
- 229910001928 zirconium oxide Inorganic materials 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 2
- 230000001808 coupling effect Effects 0.000 abstract description 7
- 230000009286 beneficial effect Effects 0.000 abstract description 3
- 238000002360 preparation method Methods 0.000 description 4
- 239000007943 implant Substances 0.000 description 3
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- -1 hydrogen ions Chemical class 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Element Separation (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种SOI晶圆片的制作方法，包括：步骤一、在第一晶圆片的第一表面依次形成第一二氧化硅层和第二高介电常数层；步骤二、在第一晶圆片的第一表面注入氢杂质；步骤三、在第二晶圆片的第一表面形成第三二氧化硅层；步骤四、对第二高介电常数层和第三二氧化硅层进行键合；步骤五、将第一晶圆片中位于氢杂质注入区域顶部的部分去除，由保留的第一晶圆片作为顶层硅，由第一二氧化硅层、第二高介电常数层和第三二氧化硅层叠加形成高介电常数介质埋层，由第二晶圆片作为体硅。本发明能形成高介电常数介质埋层，能增强器件的背栅对沟道区的电容耦合作用，有利于形成FDSOI器件并显著提升背栅在FBB和RBB模式下的控制力，降低器件的功率损耗。
Description
技术领域
本发明涉及一种半导体集成电路制造方法，特别是涉及一种绝缘衬底上的硅(SOI)晶圆片的制作方法。
背景技术
随着集成电路的持续飞速发展，电路中器件关键尺寸持续缩小，对应组成元器件的尺寸也在持续减薄，全耗尽型(FD)SOI成为器件持续微缩的主要选择之一。全球SOI晶圆片的供应和制备成为当今FDSOI工艺竞争中的重要组成部分。FDSOI工作时，混合(Hybrid)区域引入主体(BULK)区域的Si连接埋氧化层(BOX)能调制出不同的器件阈值电压(VT)，随着器件尺寸的不断缩小，背栅对沟道区的控制能力需要加强。BOX的介电常数越高，通过Hybrid区域连接的背栅对沟道区的电容耦合作用越强。高k介质因为其高的介电常数，通常达到20以上，与SiO2的3.9相比，对沟道区的电容耦合作用增强到了5倍以上，制备介质埋层为高k介质的SOI晶圆片，可以显著提升背栅在正向体偏置(FBB)和反向体偏置(RBB)模式下的控制力，进一步降低功率损耗。
现有商用化的SOI晶圆片制备方法如下所述，如图1A至图1F所示，是现有SOI晶圆片的制作方法各步骤中的器件结构示意图；现有SOI晶圆片的制作方法包括如下步骤：
步骤一、如图1A所示，提供第一晶圆片(wafer)101，所述第一晶圆片101为用于形成顶层硅101a的硅晶圆片，在所述第一晶圆片101的第一表面形成二氧化硅层102。
通常，所述第一晶圆片101为施主(donor)杂质掺杂的硅晶圆片即donor wafer。
步骤二、如图1B所示，进行如标记103对应的氢离子注入将氢杂质从所述第一晶圆片101的第一表面注入到所述第一晶圆片101中，所述氢离子注入深度达到虚线104所示位置，氢杂质位于虚线104对应位置到所述第一晶圆片101之间的区域，掺入氢杂质的区域中具有Si-H-Si键。
通常，所述氢离子注入深度和后续所需的所述顶层硅101a的厚度相对应。
步骤三、如图1C所示，提供第二晶圆片105，所述第二晶圆片105为硅晶圆片。
通常，所述第二晶圆片105的表面不形成氧化层，后续工艺中采用所述第二晶圆片105的硅和所述二氧化硅层102直接进行键合。
如果所述二氧化硅层102的厚度小于后续的二氧化硅埋层所需要的厚度，则也能在所述第二晶圆片105的表面形成二氧化硅层。
步骤四、如图1D所示，在键合(bonding)机台中对所述第一晶圆片101的二氧化硅层102和所述第二晶圆片105的硅面进行键合。
通常，在键合机台中实现所述第一晶圆片101和所述第二晶圆片105的键合。
步骤五、如图1E所示，将所述第一晶圆片101中位于氢杂质注入区域顶部的部分去除。
通常，撕出Si-H-Si键后，也即虚线104对应的位置处暴露后，所述Si-H-Si键会显露出来，这时停止所述第一晶圆片101的去除工艺，剩余的所述第一晶圆片101对应于图1E的标记101a所示顶层硅，之后进行退火处理。
如图1F所示，所述退火处理完成后，还包括进行化学机械研磨工艺对所述顶层硅101a进行抛光并使所述顶层硅101a的厚度调整到所需要的厚度并得到所需要的平整度。
由保留的所述第一晶圆片101作为所述顶层硅101a，由所述二氧化硅层102作为二氧化硅埋层2，由所述第二晶圆片105作为体硅。
发明内容
本发明所要解决的技术问题是提供一种SOI晶圆片的制作方法，能形成具有高介电常数介质埋层的SOI晶圆片，能增强器件的背栅对沟道区的电容耦合作用，有利于形成FDSOI器件并显著提升背栅在正向体偏置(FBB)和反向体偏置(RBB)模式下的控制力，降低器件的功率损耗。
为解决上述技术问题，本发明提供的SOI晶圆片的制作方法包括如下步骤：
步骤一、提供第一晶圆片，所述第一晶圆片为用于形成顶层硅的硅晶圆片，在所述第一晶圆片的第一表面依次形成第一二氧化硅层和第二高介电常数层。
步骤二、进行氢离子注入将氢杂质从所述第一晶圆片的第一表面注入到所述第一晶圆片中。
步骤三、提供第二晶圆片，所述第二晶圆片为硅晶圆片，在所述第二晶圆片的第一表面形成第三二氧化硅层。
步骤四、对所述第二高介电常数层和所述第三二氧化硅层进行键合实现所述第一晶圆片和所述第二晶圆片的键合。
步骤五、将所述第一晶圆片中位于氢杂质注入区域顶部的部分去除，由保留的所述第一晶圆片作为所述顶层硅，由所述第一二氧化硅层、所述第二高介电常数层和所述第三二氧化硅层叠加形成高介电常数介质埋层，由所述第二晶圆片作为体硅。
进一步的改进是，所述第一晶圆片为施主杂质掺杂的硅晶圆片。
进一步的改进是，所述第一二氧化硅层为厚度为的超薄二氧化硅膜。
进一步的改进是，所述第一二氧化硅层采用热氧化工艺生长形成，所述第一二氧化硅层也同时形成于所述第一晶圆片的第二表面和侧面，所述第一晶圆片的第一表面和第二表面为所述第一晶圆片的正反两面。
进一步的改进是，所述第三二氧化硅层为厚度为的超薄二氧化硅膜。
进一步的改进是，所述第三二氧化硅层采用热氧化工艺生长形成，所述第三二氧化硅层也同时形成于所述第二晶圆片的第二表面和侧面，所述第二晶圆片的第一表面和第二表面为所述第二晶圆片的正反两面。
进一步的改进是，所述第二高介电常数层的k值高于二氧化硅的k值。
进一步的改进是，所述第二高介电常数层的k值为二氧化硅的k值的5倍以上。
进一步的改进是，所述第二高介电常数层的材料包括氮氧化铪、氧化锆或氧化钽。通常，氮氧化铪用分子式HfOxNy表示。氧化锆用分子式ZrOx，这里的x和HfOxNy中的x无关。氧化钽用分子式Ta2O5表示。
进一步的改进是，步骤二中，所述氢离子注入深度和所述顶层硅的厚度相对应。
进一步的改进是，步骤五中撕出Si-H-Si键后，停止所述第一晶圆片的去除工艺，之后进行退火处理。
进一步的改进是，步骤五中，所述退火处理完成后，还包括进行化学机械研磨工艺对所述顶层硅进行抛光并使所述顶层硅的厚度调整到所需要的厚度。
进一步的改进是，步骤四中在键合机台中实现所述第一晶圆片和所述第二晶圆片的键合。
进一步的改进是，所述顶层硅用于形成FDSOI器件，所述FDSOI器件包括栅极结构、源区、漏区和沟道区。
所述栅极结构形成于所述顶层硅的表面上，所述源区和所述漏区自对准形成在所述栅极结构两侧的所述顶层硅中，所述沟道区由位于所述源区和所述漏区之间的所述顶层硅组成，所述顶层硅的厚度满足在所述FDSOI器件导通时反型层底部的所述沟道区被全部耗尽。
进一步的改进是，所述体硅和背栅电极连接，所述背栅电极通过所述高介电常数介质埋层对所述沟道区进行控制并调节所述FDSOI器件的阈值电压。
本发明能形成具有高介电常数介质埋层的SOI晶圆片，高介电常数介质埋层中具有第二高介电常数层，故能增加介质埋层的介电常数即k值，故能增强器件的背栅对沟道区的电容耦合作用；本发明的高介电常数介质埋层k值能为二氧化硅埋层的k值的5倍以上，本发明能使背栅对沟道区的电容耦合作用增强到5倍以上，有利于形成FDSOI器件并显著提升FDSOI器件的背栅在FBB和RBB模式下的控制力，降低器件的功率损耗。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1A-图1F是现有SOI晶圆片的制作方法各步骤中的器件结构示意图；
图2是本发明实施例SOI晶圆片的制作方法的流程图；
图3A-图3F是本发明实施例SOI晶圆片的制作方法各步骤中的器件结构示意图。
具体实施方式
如图2所示，是本发明实施例SOI晶圆片的制作方法的流程图；如图3A至图3F所示，是本发明实施例SOI晶圆片的制作方法各步骤中的器件结构示意图；本发明实施例SOI晶圆片的制作方法包括如下步骤：
步骤一、如图3A所示，提供第一晶圆片1，所述第一晶圆片1为用于形成顶层硅1a的硅晶圆片，在所述第一晶圆片1的第一表面形成第一二氧化硅层2a和第二高介电常数层2b。
本发明实施例中，所述第一晶圆片1为施主杂质掺杂的硅晶圆片。
所述第一二氧化硅层2a为厚度为的超薄二氧化硅膜。较佳为，所述第一二氧化硅层2a采用热氧化工艺生长形成，所述第一二氧化硅层2a也同时形成于所述第一晶圆片1的第二表面和侧面，所述第一晶圆片1的第一表面和第二表面为所述第一晶圆片1的正反两面。
所述第二高介电常数层2b的k值高于二氧化硅的k值。较佳为，所述第二高介电常数层2b的k值为二氧化硅的k值的5倍以上。
所述第二高介电常数层2b的材料包括氮氧化铪、氧化锆或氧化钽。
步骤二、如图3B所示，进行如标记3对应的氢离子注入将氢杂质从所述第一晶圆片1的第一表面注入到所述第一晶圆片1中，所述氢离子注入深度达到虚线4所示位置，氢杂质位于虚线4对应位置到所述第一晶圆片1之间的区域，掺入氢杂质的区域中具有Si-H-Si键。
本发明实施例中，所述氢离子注入深度和后续所需的所述顶层硅1a的厚度相对应。
步骤三、如图3C所示，提供第二晶圆片5，所述第二晶圆片5为硅晶圆片，在所述第二晶圆片5的第一表面形成第三二氧化硅层2c。
所述第三二氧化硅层2c为厚度为的超薄二氧化硅膜。较佳为，所述第三二氧化硅层2c采用热氧化工艺生长形成，所述第三二氧化硅层2c也同时形成于所述第二晶圆片5的第二表面和侧面，所述第二晶圆片5的第一表面和第二表面为所述第二晶圆片5的正反两面。
步骤四、如图3D所示，对所述第二高介电常数层2b和所述第三二氧化硅层2c进行键合实现所述第一晶圆片1和所述第二晶圆片5的键合。
本发明实施例中，在键合机台中实现所述第一晶圆片1和所述第二晶圆片5的键合。
步骤五、如图3E所示，将所述第一晶圆片1中位于氢杂质注入区域顶部的部分去除。
本发明实施例中，撕出Si-H-Si键后，也即虚线4对应的位置处暴露后，所述Si-H-Si键会显露出来，这时停止所述第一晶圆片1的去除工艺，剩余的所述第一晶圆片1对应于图3E的标记1a所示顶层硅，之后进行退火处理。
如图3F所示，所述退火处理完成后，还包括进行化学机械研磨工艺对所述顶层硅1a进行抛光并使所述顶层硅1a的厚度调整到所需要的厚度并得到所需要的平整度。
由保留的所述第一晶圆片1作为所述顶层硅1a，由所述第一二氧化硅层2a、所述第二高介电常数层2b和所述第三二氧化硅层2c叠加形成高介电常数介质埋层2，由所述第二晶圆片5作为体硅。
所述顶层硅1a用于形成FDSOI器件，所述FDSOI器件包括栅极结构、源区、漏区和沟道区。
所述栅极结构形成于所述顶层硅1a的表面上，所述源区和所述漏区自对准形成在所述栅极结构两侧的所述顶层硅1a中，所述沟道区由位于所述源区和所述漏区之间的所述顶层硅1a组成，所述顶层硅1a的厚度满足在所述FDSOI器件导通时反型层底部的所述沟道区被全部耗尽。
所述体硅和背栅电极连接，所述背栅电极通过所述高介电常数介质埋层2对所述沟道区进行控制并调节所述FDSOI器件的阈值电压。
本发明实施例能形成具有高介电常数介质埋层2的SOI晶圆片，高介电常数介质埋层2中具有第二高介电常数层2b，故能增加介质埋层的介电常数即k值，故能增强器件的背栅对沟道区的电容耦合作用；本发明实施例的高介电常数介质埋层2k值能为二氧化硅埋层的k值的5倍以上，本发明实施例能使背栅对沟道区的电容耦合作用增强到5倍以上，有利于形成FDSOI器件并显著提升FDSOI器件的背栅在FBB和RBB模式下的控制力，降低器件的功率损耗。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (12)
1.一种SOI晶圆片的制作方法，其特征在于，包括如下步骤：
步骤一、提供第一晶圆片，所述第一晶圆片为用于形成顶层硅的硅晶圆片，在所述第一晶圆片的第一表面依次形成第一二氧化硅层和第二高介电常数层；
所述第一二氧化硅层采用热氧化工艺生长形成；
所述第二高介电常数层的材料包括氮氧化铪、氧化锆或氧化钽；步骤二、进行氢离子注入将氢杂质从所述第一晶圆片的第一表面注入到所述第一晶圆片中；
步骤三、提供第二晶圆片，所述第二晶圆片为硅晶圆片，在所述第二晶圆片的第一表面形成第三二氧化硅层；
所述第三二氧化硅层采用热氧化工艺生长形成；
步骤四、对所述第二高介电常数层和所述第三二氧化硅层进行键合实现所述第一晶圆片和所述第二晶圆片的键合；
步骤五、将所述第一晶圆片中位于氢杂质注入区域顶部的部分去除，由保留的所述第一晶圆片作为所述顶层硅，由所述第一二氧化硅层、所述第二高介电常数层和所述第三二氧化硅层叠加形成高介电常数介质埋层，由所述第二晶圆片作为体硅。
2.如权利要求1所述的SOI晶圆片的制作方法，其特征在于：所述第一晶圆片为施主杂质掺杂的硅晶圆片。
3.如权利要求1所述的SOI晶圆片的制作方法，其特征在于：所述第一二氧化硅层为厚度为的超薄二氧化硅膜。
4.如权利要求3所述的SOI晶圆片的制作方法，其特征在于：所述第一二氧化硅层也同时形成于所述第一晶圆片的第二表面和侧面，所述第一晶圆片的第一表面和第二表面为所述第一晶圆片的正反两面。
5.如权利要求1所述的SOI晶圆片的制作方法，其特征在于：所述第三二氧化硅层为厚度为的超薄二氧化硅膜。
6.如权利要求5所述的SOI晶圆片的制作方法，其特征在于：所述第三二氧化硅层也同时形成于所述第二晶圆片的第二表面和侧面，所述第二晶圆片的第一表面和第二表面为所述第二晶圆片的正反两面。
7.如权利要求1所述的SOI晶圆片的制作方法，其特征在于：步骤二中，氢离子注入深度和所述顶层硅的厚度相对应。
8.如权利要求7所述的SOI晶圆片的制作方法，其特征在于：步骤五中撕出Si-H-Si键后，停止所述第一晶圆片的去除工艺，之后进行退火处理。
9.如权利要求8所述的SOI晶圆片的制作方法，其特征在于：步骤五中，所述退火处理完成后，还包括进行化学机械研磨工艺对所述顶层硅进行抛光并使所述顶层硅的厚度调整到所需要的厚度。
10.如权利要求1所述的SOI晶圆片的制作方法，其特征在于：步骤四中在键合机台中实现所述第一晶圆片和所述第二晶圆片的键合。
11.如权利要求1所述的SOI晶圆片的制作方法，其特征在于：所述顶层硅用于形成FDSOI器件，所述FDSOI器件包括栅极结构、源区、漏区和沟道区；
所述栅极结构形成于所述顶层硅的表面上，所述源区和所述漏区自对准形成在所述栅极结构两侧的所述顶层硅中，所述沟道区由位于所述源区和所述漏区之间的所述顶层硅组成，所述顶层硅的厚度满足在所述FDSOI器件导通时反型层底部的所述沟道区被全部耗尽。
12.如权利要求11所述的SOI晶圆片的制作方法，其特征在于：所述体硅和背栅电极连接，所述背栅电极通过所述高介电常数介质埋层对所述沟道区进行控制并调节所述FDSOI器件的阈值电压。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010349275.1A CN111508891B (zh) | 2020-04-28 | 2020-04-28 | Soi晶圆片的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010349275.1A CN111508891B (zh) | 2020-04-28 | 2020-04-28 | Soi晶圆片的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111508891A CN111508891A (zh) | 2020-08-07 |
| CN111508891B true CN111508891B (zh) | 2024-03-12 |
Family
ID=71864851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010349275.1A Active CN111508891B (zh) | 2020-04-28 | 2020-04-28 | Soi晶圆片的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111508891B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101339899A (zh) * | 2007-07-04 | 2009-01-07 | 株式会社半导体能源研究所 | Soi衬底的制造方法及半导体装置的制造方法 |
| CN101409215A (zh) * | 2007-10-10 | 2009-04-15 | 株式会社半导体能源研究所 | 用于制造soi基板及半导体器件的方法 |
| CN102593153A (zh) * | 2007-05-18 | 2012-07-18 | 株式会社半导体能源研究所 | 半导体衬底、半导体装置、以及其制造方法 |
-
2020
- 2020-04-28 CN CN202010349275.1A patent/CN111508891B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102593153A (zh) * | 2007-05-18 | 2012-07-18 | 株式会社半导体能源研究所 | 半导体衬底、半导体装置、以及其制造方法 |
| CN101339899A (zh) * | 2007-07-04 | 2009-01-07 | 株式会社半导体能源研究所 | Soi衬底的制造方法及半导体装置的制造方法 |
| CN101409215A (zh) * | 2007-10-10 | 2009-04-15 | 株式会社半导体能源研究所 | 用于制造soi基板及半导体器件的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111508891A (zh) | 2020-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7198994B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| KR100232668B1 (ko) | 반도체장치 및 그 제조방법 | |
| US6765227B1 (en) | Semiconductor-on-insulator (SOI) wafer having a Si/SiGe/Si active layer and method of fabrication using wafer bonding | |
| KR100591204B1 (ko) | 반도체장치 | |
| US8877606B2 (en) | Low cost fabrication of double box back gate silicon-on-insulator wafers with subsequent self aligned shallow trench isolation | |
| KR20170013403A (ko) | 격리 트렌치 라이너를 가지는 반도체 장치 및 관련된 제조 방법 | |
| JPH039631B2 (zh) | ||
| US8513743B2 (en) | Field effect transistor with channel region having portions with different band structures for suppressed corner leakage | |
| EP0962988A2 (en) | SOI semiconductor device and method for manufacturing the same | |
| EP2390907A1 (en) | Trench structure in multilayer wafer | |
| JP4940797B2 (ja) | 半導体装置の製造方法 | |
| US20130026573A1 (en) | Body contact soi transistor structure and method of making | |
| US5949108A (en) | Semiconductor device with reduced capacitance | |
| CN111508891B (zh) | Soi晶圆片的制作方法 | |
| TWI357633B (zh) | ||
| CN111508892B (zh) | Soi晶圆片的制作方法 | |
| JP2011216897A (ja) | 半導体装置 | |
| CN111986996A (zh) | 改善自热效应的soi器件及其制备方法 | |
| EP2477216A1 (en) | Hybrid bulk/SOI device with a buried doped layer and manufacturing method thereof | |
| JPH09293873A (ja) | 半導体装置及びその製造方法 | |
| TWI237866B (en) | Self-aligned corner Vt enhancement with isolation channel stop by ion implantation | |
| US7087967B2 (en) | LSI device having core and interface regions with SOI layers of different thickness | |
| KR20090061977A (ko) | 플로팅 바디 캐패시터를 구비한 반도체 메모리 소자 및 그제조방법 | |
| JP4619140B2 (ja) | Ｍｏｓ型電界効果トランジスタ及びその製造方法 | |
| JP2007134366A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |