CN109786306A - 半导体器件制造方法和衬底支撑结构 - Google Patents
半导体器件制造方法和衬底支撑结构 Download PDFInfo
- Publication number
- CN109786306A CN109786306A CN201810241873.XA CN201810241873A CN109786306A CN 109786306 A CN109786306 A CN 109786306A CN 201810241873 A CN201810241873 A CN 201810241873A CN 109786306 A CN109786306 A CN 109786306A
- Authority
- CN
- China
- Prior art keywords
- substrate
- support structure
- layer
- substrate support
- metal electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
本发明提供的半导体器件制造方法和衬底支撑结构,涉及半导体技术领域。其中,所述半导体器件制造方法包括:制作形成包括至少两层材料层的衬底支撑结构;在所述衬底支撑结构上生长形成一预设厚度的衬底;基于所述衬底远离所述衬底支撑结构的一面制作半导体器件结构;剥离所述衬底支撑结构,形成半导体器件。通过上述方法,可以改善现有技术中存在的半导体器件制作不便或使用可靠性较差的问题。
Description
技术领域
本发明涉及半导体技术领域,具体而言,涉及一种半导体器件制造方法和衬底支撑结构。
背景技术
随着半导体器件的应用领域的不断扩展,为保证半导体器件的制造和使用的便利性和可靠性,半导体器件的制造技术得到了广泛的关注。经发明人研究发现,现有的半导体器件制造技术中存在着半导体器件制作不便或使用可靠性较差的问题。
发明内容
有鉴于此,本发明的目的在于提供一种半导体器件制造方法和衬底支撑结构,以改善现有技术中存在的半导体器件制作不便或使用可靠性较差的问题。
为实现上述目的,本发明实施例采用如下技术方案:
一种半导体器件制造方法,包括:
制作形成包括至少两层材料层的衬底支撑结构;
在所述衬底支撑结构上生长形成一预设厚度的衬底;
基于所述衬底远离所述衬底支撑结构的一面制作半导体器件结构;
剥离所述衬底支撑结构,形成半导体器件。
在本发明实施例较佳的选择中,在上述半导体器件制造方法中,制作形成包括至少两层材料层的衬底支撑结构的步骤包括:
提供一硅基底;
在所述硅基底上生长多孔硅,形成所述衬底支撑结构。
在本发明实施例较佳的选择中,在上述半导体器件制造方法中,制作形成包括至少两层材料层的衬底支撑结构的步骤包括:
a,提供一硅基底;
b,在所述硅基底上生长多孔硅;
c,在该多孔硅远离所述硅基底的一面生长单晶硅;
重复交替执行步骤b和步骤c,形成包括至少两层多孔硅和至少一层单晶硅的衬底支撑结构,其中,任意一层单晶硅位于相邻两层多孔硅之间。
在本发明实施例较佳的选择中,在上述半导体器件制造方法中,所述预设厚度根据需要制造的半导体器件的厚度进行设置。
在本发明实施例较佳的选择中,在上述半导体器件制造方法中,所述多孔硅的厚度为5~25μm,在所述硅基底上生长多孔硅的方法包括电化学法、光化学法、刻蚀法或水热腐蚀法。
在本发明实施例较佳的选择中,在上述半导体器件制造方法中,基于所述衬底远离所述衬底支撑结构的一面制作半导体器件结构的步骤包括:
基于所述衬底远离所述衬底支撑结构的一面制作器件层;
基于所述器件层远离所述衬底的一面制作钝化层;
基于所述钝化层远离所述器件层的一面制作金属电极,其中,所述金属电极包括栅极金属电极、源极金属电极和漏极金属电极;
基于所述金属电极远离所述钝化层的一面制作覆盖所述金属电极的介质层,以形成包括器件层、钝化层、金属电极和介质层的半导体器件结构。
在本发明实施例较佳的选择中,在上述半导体器件制造方法中,基于所述钝化层远离所述器件层的一面制作金属电极的步骤包括:
基于所述钝化层远离所述器件层的一面的中间区域开设栅槽并制作覆盖该栅槽的栅极介质,然后基于所述栅极介质远离所述钝化层的一面制作栅极金属电极;
基于所述钝化层远离所述器件层的一面的位于所述栅极金属电极的相对两侧分别制作源极金属电极和漏极金属电极。
在本发明实施例较佳的选择中,在上述半导体器件制造方法中,在执行剥离所述衬底支撑结构的步骤之后,所述方法还包括:
基于所述衬底远离所述半导体器件结构的一面沿靠近所述半导体器件结构的方向制作至少贯穿所述衬底的通孔。
在本发明实施例较佳的选择中,在上述半导体器件制造方法中,在执行剥离所述衬底支撑结构的步骤之前,所述方法还包括:基于所述半导体器件结构远离所述衬底的一面制作保护层;
在剥离所述衬底支撑结构的步骤之后,所述方法还包括:去除所述保护层,以形成包括所述衬底和所述半导体器件结构的半导体器件。
在上述基础上,本发明实施例还提供了一种用于制作上述半导体器件的衬底支撑结构,所述衬底支撑结构包括:
硅基底;
制作于所述硅基底上的至少两层多孔硅以及至少一层单晶硅,其中,任意一层单晶硅位于相邻两层多孔硅之间。
本发明提供的半导体器件制造方法和衬底支撑结构,通过将衬底支撑结构和衬底作为一个整体以支撑半导体器件结构的制作,并在半导体器件结构制作完成后剥离衬底支撑结构,在保证半导体器件结构的制作过程中有足够厚度的结构进行支撑的同时,还能保证制作的半导体器件具有较薄的衬底,进而实现半导体器件制作和使用的便利性和可靠性,以改善现有技术中利用制作完成的单独衬底进行半导体器件结构的制作而存在的制作不便或使用效果较差的问题。
进一步地,通过在半导体器件结构上制作保护层,并在剥离衬底支撑结构之后去除该保护层,可以避免在剥离衬底支撑结构的过程中对半导体器件结构造成损坏的问题。
为使本发明的上述目的、特征和优点能更明显易懂,下文特举较佳实施例,并配合所附附图,作详细说明如下。
附图说明
图1为本发明实施例提供的半导体器件制造方法的流程示意图。
图2为本发明实施例中图1所示的方法中在衬底支撑结构上制作半导体器件的示意图。
图3为本发明实施例提供的半导体器件的结构示意图。
图4为图1中步骤S110的流程示意图。
图5为本发明实施例提供的衬底支撑结构的结构示意图。
图6为图1中步骤S110的另一流程示意图。
图7为本发明实施例提供的衬底支撑结构的另一结构示意图。
图8为图1中步骤S150的流程示意图。
图9为本发明实施例提供的半导体器件结构的结构示意图。
图10为图8中步骤S151的流程示意图。
图11为图8中步骤S155的流程示意图。
图12为本发明实施例提供的半导体器件制造方法的另一流程示意图。
图13为本发明实施例中图12所示的方法中在衬底上制作通孔的示意图。
图14为本发明实施例中图12所示的方法中在衬底支撑结构上制作半导体器件的示意图。
图标:10-半导体器件;100-衬底支撑结构;110-硅基底;130-多孔硅;150-单晶硅;200-衬底;210-通孔;300-半导体器件结构;310-器件层;311-GaN层;313-A l GaN层;330-钝化层;351-栅极金属电极;353-源极金属电极;355-漏极金属电极;357-栅极介质;370-介质层;400-保护层。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例只是本发明的一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此,以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围,而是仅仅表示本发明的选定实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。
如图1所示,本发明实施例提供了一种半导体器件制造方法。其中,所述半导体制造方法包括步骤S110、步骤S130、步骤S150和步骤S170。下面将结合图2和图3,对图1所示的各步骤的具体流程进行详细阐述。
步骤S110,制作形成包括至少两层材料层的衬底支撑结构100。
步骤S130,在所述衬底支撑结构100上生长形成一预设厚度的衬底200。
步骤S150,基于所述衬底200远离所述衬底支撑结构100的一面制作半导体器件结构300。
步骤S170,剥离所述衬底支撑结构100。
在本实施例中,通过步骤S110、步骤S130和步骤S150可以形成包括衬底支撑结构100、衬底200以及半导体器件结构300的半导体结构,并通过步骤S170以形成包括衬底200和半导体器件结构300的半导体器件10。其中,将所述衬底支撑结构100和所述衬底200作为一个整体,以支撑所述半导体器件结构300的整个制作过程,使得半导体器件结构300的制作过程具有足够的厚度支撑,同时在制作完成时,也可以方便剥离衬底支撑结构100,使得整个半导体器件10具有一个较薄的衬底200。
在本实施例中,通过步骤S170可以形成包括衬底200和半导体器件结构300的半导体器件10。其中,为保证所述半导体器件10具有足够薄的衬底200,可以在执行步骤S130时,生成较薄的衬底200。并且,由于所述衬底支撑结构100的剥离位于制作半导体器件结构300之后,可以通过生成较厚的衬底支撑结构100以与衬底200共同支撑半导体器件结构300的制作。
在传统的半导体器件制作过程中,以氮化镓器件为例,首先在硅片上外延生长GaN,由于其依托于成熟的硅基产业,硅片价格低,总成本大为降低,在电力电子应用领域中的GaN主要是以硅片作为衬底进行外延生长。Si基GaN芯片的外延层只有几个微米厚度,在Si基GaN芯片制备过程中,需要足够厚度的衬底支撑完成制备过程,而在Si基GaN芯片制备完成后,为了获得更好的热学、电学等性能,需要对硅基衬底进行减薄,这涉及到衬底厚度的控制过程。现有的工艺通常是在芯片制备完成后,通过研磨减薄技术,通过机械研磨减薄衬底,研磨减薄技术需要持续研磨几百微米的衬底,所需时间较长,且对正面芯片的应力较大,容易造成芯片损伤。而采用本案的方法在制造完成器件结构之后,再剥离衬底支撑结构,无需进行长时间的研磨即可制备完成,极大的改善了现有的制造工艺。
可选地,所述衬底支撑结构100的制作方式不受限制,可以根据实际需求进行制作,例如,可以根据制作成本、是否便于剥离等因素进行制作。在本实施例中,结合图4和图5,步骤S110可以包括步骤S111和步骤S113以制作衬底支撑结构100。
步骤S111,提供一硅基底110。
步骤S113,在所述硅基底110上生长多孔硅130,形成所述衬底支撑结构100。
在本实施例中,考虑到硅片的制造技术比较成熟,并且具有较低的价格,因此,将硅片作为衬底支撑结构100的基底,可以保证半导体器件10的制作具有较高的经济特性。其中,硅片既可以掺杂,也可以不掺杂。
进一步地,考虑到若直接在硅基底110上生长形成衬底200,会导致衬底支撑结构100与衬底200的剥离存在较大难度的问题,进而降低半导体器件10制造的效率。在本实施例中,通过在硅基底110上生长多孔硅130以形成衬底支撑结构100,以使在该多孔硅130上生长形成衬底200,进而后续可通过将多孔硅130分解以方便快速的剥离衬底支撑结构100,并保留衬底200。
其中,衬底200的厚度在半导体器件10制作过程中可调节变化,突破现有技术中衬底厚度固定很难同时满足不同器件实际需求的难题,可实现衬底200的厚度根据半导体器件10的厚度预先设置的目的,本发明中衬底200的厚度不同于硅基底110(传统的衬底),且不会因衬底200的厚度变化对芯片产生损伤,从而解决现有技术中在器件制造完成后存在耗时、耗力且质量又不能保证的减薄衬底问题,且无需减薄即可实现衬底200的厚度小于硅基底110的厚度的目的。并且,去除多孔硅130后的硅基底110还可以用于制作其它的衬底支撑结构100,进一步地提高了半导体器件制造方法的经济特性。
可选地,所述多孔硅130的生长方式不受限制,可以根据实际需求进行选择,例如,可以包括,但不限于电化学法、光化学法、刻蚀法、水热腐蚀法等。
可选地,所述多孔硅130的厚度不受限制,可以根据实际需求进行选择,例如,在本实施例中,因为基底110的厚度是固定的,为了能够有效支撑半导体器件结构300的制作,所述多孔硅130的厚度可以为5~25μm。
进一步地,考虑到需要增加衬底支撑结构100的厚度以提高对半导体器件结构300的支撑力度,在本实施例中,结合图6和图7,在上述步骤S111的基础上,步骤S110还可以包括步骤S115、步骤S117和步骤S119,以形成具有较高厚度的衬底支撑结构100。
步骤S115,在所述硅基底110上生长多孔硅130。
步骤S117,在该多孔硅130远离所述硅基底110的一面生长单晶硅150。
步骤S119,重复交替执行步骤S115和步骤S117,以形成包括至少两层多孔硅130和至少一层单晶硅150的衬底支撑结构100。
其中,制作形成的衬底支撑结构100中,任意一层单晶硅150位于相邻两层多孔硅130之间。并且,为保证所述多孔硅130和单晶硅150具有较高的界面质量,在本实施例中,所述多孔硅130的厚度可以进一步地优选为9~19μm。
可选地,执行步骤S130以生长衬底200的方式不受限制,在本实施例中,考虑到需要在多孔硅130上生长形成衬底200,步骤S130可以通过电化学法、光化学法、刻蚀法或水热腐蚀法在所述衬底支撑结构100的多孔硅130上生长形成衬底200。
其中,所述衬底200的材料不受限制,可以根据实际需求进行设置。在本实施例中,所述衬底200的材料优选为单晶硅150。并且,执行步骤S130生长单晶硅150的方式与执行步骤S117生长单晶硅150的方式可以是相同的,也可以是不同的。
可选地,执行步骤S150以制作半导体器件结构300的方式不受限制,可以根据实际需求进行选择,例如,可以根据是否需要对金属电极进行耐腐蚀保护进行选择。在本实施例中,结合图8和图9,步骤S150可以包括步骤S151、步骤S153、步骤S155和步骤S157。
步骤S151,基于所述衬底200远离所述衬底支撑结构100的一面制作器件层310。
在本实施例中,所述器件层310为ⅢV族化合物,例如,可以包括,但不限于AlGaN、GaN、AlN等。
步骤S153,基于所述器件层310远离所述衬底200的一面制作钝化层330。
在本实施例中,所述钝化层330的材料不受限制,只要具有较高的耐腐蚀能力或抗氧化能力即可。在本实施例中,所述钝化层330的材料优选为SiN。
步骤S155,基于所述钝化层330远离所述器件层310的一面制作金属电极。
在本实施实例中,所述金属电极可以包括栅极金属电极351、源极金属电极353和漏极金属电极355。并且,可以根据制作的半导体器件10的类型进行制作,例如,是N沟道还是P沟道,是耗尽型还是增强型。
在本实施例中,所述栅极金属电极351的一端位于所述钝化层330内,所述源极金属电极353和漏极金属电极355的一端可以贯穿所述钝化层330至所述器件层310。
步骤S157,基于所述金属电极远离所述钝化层330的一面制作覆盖所述金属电极(包括栅极金属电极351、源极金属电极353和漏极金属电极355)的介质层370,以形成包括器件层310、钝化层330、金属电极和介质层370的半导体器件结构300。
在本实施例中,通过在金属电极远离所述钝化层330的一面制作介质层370,可以避免金属电极中的金属离子扩散的问题。并且,所述介质层370覆盖所述栅极金属电极351、源极金属电极353和漏极金属电极355。其中,所述介质层370在未制作金属电极的区域延伸至所述钝化层330。
可选地,执行步骤S151以制作器件层310的制作方式不受限制,例如,在所述器件层310包括多种材料时,可以对按照一定的顺序依次制作。在本实施例中,所述器件层310可以包括GaN层311和AlGaN层313,相应的,结合图10,步骤S151可以包括步骤S151a和步骤S151b。
步骤S151a,基于所述衬底200远离所述衬底支撑结构100的一面制作GaN层311。
步骤S151b,基于所述GaN层311远离所述衬底200的一面制作A l GaN层313,以得到包括GaN层311和AlGaN层313的器件层310。
其中,通过步骤S155制作的源极金属电极353的一端和漏极金属电极355的一端可以贯穿至所述AlGaN层313。
可选地,执行步骤S155以制作各金属电极的制作方式不受限制,例如,根据不同的位置需求,可以将各金属电极分别制作于所述钝化层330的不同区域。在本实施例中,结合图11,步骤S155可以包括步骤S155a和步骤S155b。
步骤S155a,基于所述钝化层330远离所述器件层310的一面的中间区域开设栅槽并制作覆盖该栅槽的栅极介质357,然后基于所述栅极介质357远离所述钝化层330的一面制作栅极金属电极351。
步骤S155b,基于所述钝化层330远离所述器件层310的一面的位于栅极金属电极351的相对两侧分别制作源极金属电极353和漏极金属电极355。
在本实施例中,通过制作栅极介质357,可以降低栅极金属电极351的泄露电流。
可选地,所述栅极介质357的材料不受限制,例如,可以包括,但不限于SIN、Hf02、Al2O3等能够降低栅极金属电极351的泄露电流的材料。
进一步地,在本实施例中,结合图12和图13,在执行步骤S170之后,所述半导体器件制造方法还可以包括步骤S180,以基于所述衬底200制作通孔210。
步骤S180:基于所述衬底200远离所述半导体器件结构300的一面沿靠近所述半导体器件结构300的方向制作至少贯穿所述衬底200的通孔210。
可选地,所述通孔210的长度不受限制,只要能够贯穿所述衬底200即可,例如,既可以是从所述衬底200远离所述半导体器件结构300的一面延伸至所述半导体器件结构300靠近所述衬底200的一面,也可以是延伸至所述半导体器件结构300的内部。通孔210的作用,一方面可以通过此通孔210与源极金属电极353短接,保证衬底200与源极金属电极353同电位,有利于减少器件动态电阻;另一方面,该通孔210至少贯穿衬底200有利于加强器件散热。
可选地,执行步骤S170以剥离所述衬底支撑结构100的方式不受限制,可以根据衬底支撑结构100的材料、衬底200的材料进行选择。在本实施例中,考虑到衬底支撑结构100和衬底200中包括硅基底110、多孔硅130和单晶硅150,步骤S170可以通过水注入技术或热处理技术剥离所述衬底支撑结构100。
其中,水注入技术或热处理技术可以使多孔硅130脱离所述单晶硅150,以实现衬底支撑结构100和衬底200的分离。
进一步地,考虑到在通过水注入技术、热处理技术或其它剥离技术以剥离衬底支撑结构100时,可能会对半导体器件结构300远离衬底200的一面造成损坏。在本实施例中,结合图14,在执行步骤S170之前,所述半导体器件制造方法还可以包括步骤S160,以及在执行步骤S170之后,所述半导体器件制造方法还可以包括步骤S190。
步骤S160,基于所述半导体器件结构300远离所述衬底200的一面制作保护层400。
步骤S190,去除所述保护层400,以形成包括所述衬底200和所述半导体器件结构300的半导体器件10。
在本实施例中,在执行步骤S170之前,通过执行步骤S160以制作保护层400,由于该保护层400位于所述半导体器件结构300远离所述衬底200的一面,可以避免执行步骤S170对所述半导体器件结构300远离所述衬底200的一面造成损坏的问题。
并且,步骤S190既可以是位于步骤S180之前,也可以是位于步骤S180之后,可以根据实际应用需求进行设置。在本实施例中,优选地,步骤S190可以位于步骤S180之后,也就是可以在制作通孔210的工艺完成之后,再去除保护层400。
其中,为全面地对半导体器件10进行保护,所述保护层400可以覆盖所述半导体器件结构300远离所述衬底200的一面。
综上所述,本发明提供的半导体器件制造方法和衬底支撑结构100,通过将衬底支撑结构100和衬底200作为一个整体以支撑半导体器件结构300的制作,并在半导体器件结构300制作完成后剥离衬底支撑结构100,在保证半导体器件结构300的制作过程中有足够厚度的结构进行支撑的同时,还能保证制作的半导体器件10具有较薄的衬底200,进而实现半导体器件10制作和使用的便利性和可靠性,以改善现有技术中利用制作完成的单独衬底200进行半导体器件结构300的制作而存在的制作不便或使用效果较差的问题。其次,通过形成包括至少两层多孔硅130和至少一层单晶硅150的衬底支撑结构100,可以进一步保证半导体器件结构300的制作过程中有足够厚度的结构进行支撑,进而实现半导体器件10制作的便利性和可靠性。然后,通过在半导体器件结构300上制作保护层400,并在剥离衬底支撑结构100之后去除该保护层400,可以避免在剥离衬底支撑结构100的过程中对半导体器件结构300造成损坏的问题。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种半导体器件制造方法,其特征在于,包括:
制作形成包括至少两层材料层的衬底支撑结构;
在所述衬底支撑结构上生长形成一预设厚度的衬底;
基于所述衬底远离所述衬底支撑结构的一面制作半导体器件结构;
剥离所述衬底支撑结构,形成半导体器件。
2.根据权利要求1所述的半导体器件制造方法,其特征在于,制作形成包括至少两层材料层的衬底支撑结构的步骤包括:
提供一硅基底;
在所述硅基底上生长多孔硅,形成所述衬底支撑结构。
3.根据权利要求1所述的半导体器件制造方法,其特征在于,制作形成包括至少两层材料层的衬底支撑结构的步骤包括:
a,提供一硅基底;
b,在所述硅基底上生长多孔硅;
c,在该多孔硅远离所述硅基底的一面生长单晶硅;
重复交替执行步骤b和步骤c,形成包括至少两层多孔硅和至少一层单晶硅的衬底支撑结构,其中,任意一层单晶硅位于相邻两层多孔硅之间。
4.根据权利要求1所述的半导体器件制造方法,其特征在于,所述预设厚度根据需要制造的半导体器件的厚度进行设置。
5.根据权利要求2-3任意一项所述的半导体器件制造方法,所述多孔硅的厚度为5~25μm,在所述硅基底上生长多孔硅的方法包括电化学法、光化学法、刻蚀法或水热腐蚀法。
6.根据权利要求1-4任意一项所述的半导体器件制造方法,其特征在于,基于所述衬底远离所述衬底支撑结构的一面制作半导体器件结构的步骤包括:
基于所述衬底远离所述衬底支撑结构的一面制作器件层;
基于所述器件层远离所述衬底的一面制作钝化层;
基于所述钝化层远离所述器件层的一面制作金属电极,其中,所述金属电极包括栅极金属电极、源极金属电极和漏极金属电极;
基于所述金属电极远离所述钝化层的一面制作覆盖所述金属电极的介质层,以形成包括器件层、钝化层、金属电极和介质层的半导体器件结构。
7.根据权利要求6所述的半导体器件制造方法,其特征在于,基于所述钝化层远离所述器件层的一面制作金属电极的步骤包括:
基于所述钝化层远离所述器件层的一面的中间区域开设栅槽并制作覆盖该栅槽的栅极介质,然后基于所述栅极介质远离所述钝化层的一面制作栅极金属电极;
基于所述钝化层远离所述器件层的一面的位于所述栅极金属电极的相对两侧分别制作源极金属电极和漏极金属电极。
8.根据权利要求1-4任意一项所述的半导体器件制造方法,其特征在于,在剥离所述衬底支撑结构的步骤之后,所述方法还包括:
基于所述衬底远离所述半导体器件结构的一面沿靠近所述半导体器件结构的方向制作至少贯穿所述衬底的通孔。
9.根据权利要求1-4任意一项所述的半导体器件制造方法,其特征在于,在执行剥离所述衬底支撑结构的步骤之前,所述方法还包括:基于所述半导体器件结构远离所述衬底的一面制作保护层;
在执行剥离所述衬底支撑结构的步骤之后,所述方法还包括:去除所述保护层,以形成包括所述衬底和所述半导体器件结构的半导体器件。
10.一种用于制作权利要求1-9任意一项所述的半导体器件的衬底支撑结构,其特征在于,所述衬底支撑结构包括:
硅基底;
制作于所述硅基底上的至少两层多孔硅以及至少一层单晶硅,其中,任意一层单晶硅位于相邻两层多孔硅之间。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810241873.XA CN109786306A (zh) | 2018-03-22 | 2018-03-22 | 半导体器件制造方法和衬底支撑结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810241873.XA CN109786306A (zh) | 2018-03-22 | 2018-03-22 | 半导体器件制造方法和衬底支撑结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109786306A true CN109786306A (zh) | 2019-05-21 |
Family
ID=66495706
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810241873.XA Pending CN109786306A (zh) | 2018-03-22 | 2018-03-22 | 半导体器件制造方法和衬底支撑结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109786306A (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1159071A (zh) * | 1995-10-06 | 1997-09-10 | 佳能株式会社 | 半导体衬底及其制造方法 |
CN100483666C (zh) * | 2003-01-07 | 2009-04-29 | S.O.I.Tec绝缘体上硅技术公司 | 施主晶片以及重复利用晶片的方法和剥离有用层的方法 |
CN101471347A (zh) * | 2007-12-26 | 2009-07-01 | 上海新傲科技有限公司 | 半导体衬底、半导体衬底的制备方法及三维封装方法 |
CN104409499A (zh) * | 2014-12-15 | 2015-03-11 | 苏州捷芯威半导体有限公司 | 半导体外延结构、半导体器件及其制造方法 |
CN107316800A (zh) * | 2017-06-26 | 2017-11-03 | 镓特半导体科技(上海)有限公司 | 自支撑氮化镓层及其制备方法 |
-
2018
- 2018-03-22 CN CN201810241873.XA patent/CN109786306A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1159071A (zh) * | 1995-10-06 | 1997-09-10 | 佳能株式会社 | 半导体衬底及其制造方法 |
CN100483666C (zh) * | 2003-01-07 | 2009-04-29 | S.O.I.Tec绝缘体上硅技术公司 | 施主晶片以及重复利用晶片的方法和剥离有用层的方法 |
CN101471347A (zh) * | 2007-12-26 | 2009-07-01 | 上海新傲科技有限公司 | 半导体衬底、半导体衬底的制备方法及三维封装方法 |
CN104409499A (zh) * | 2014-12-15 | 2015-03-11 | 苏州捷芯威半导体有限公司 | 半导体外延结构、半导体器件及其制造方法 |
CN107316800A (zh) * | 2017-06-26 | 2017-11-03 | 镓特半导体科技(上海)有限公司 | 自支撑氮化镓层及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110223918A (zh) | 一种孔径式复合衬底氮化镓器件及其制备方法 | |
TWI717428B (zh) | 經設計之基材上之寬帶隙元件積體電路結構 | |
CN104018214B (zh) | 一种用于GaN半导体材料外延的矩形图形化Si衬底AlN模板及其制备方法 | |
JP2006210660A (ja) | 半導体基板の製造方法 | |
CN106711291B (zh) | 一种led垂直芯片结构及其制作方法 | |
CN109065449B (zh) | 外延结构的减薄方法 | |
CN104934318B (zh) | 一种n型低缺陷碳化硅外延片的制备方法 | |
CN107240605A (zh) | 一种GaN MIS沟道HEMT器件及制备方法 | |
WO2017016527A3 (zh) | 一种生长在Si衬底上的GaAs薄膜及其制备方法 | |
CN105448648B (zh) | 一种晶片流片方法 | |
CN103996755B (zh) | 一种氮化物发光二极管组件的制备方法 | |
CN104992907A (zh) | 一种基于硅衬底的磷化铟异质结双极型晶体管的制备方法 | |
CN111048407A (zh) | SiC同质外延层的剥离方法 | |
CN102383192A (zh) | 锗衬底的生长方法以及锗衬底 | |
CN104009140B (zh) | 一种发光二极管外延片及其制作方法 | |
CN105448974B (zh) | 一种GaN基薄膜晶体管结构及其制备方法 | |
WO2015035736A1 (zh) | 一种半导体发光器件的制备方法 | |
CN103187250B (zh) | 多次外延生长方法 | |
CN109786306A (zh) | 半导体器件制造方法和衬底支撑结构 | |
CN106486355B (zh) | 一种InGaP的湿法刻蚀方法 | |
CN104051514B (zh) | 半导体装置与其制造方法 | |
CN102409406A (zh) | 低位错氮化镓的生长方法 | |
CN104979161A (zh) | 半导体器件的制作方法及ti-igbt的制作方法 | |
CN104362080A (zh) | Si衬底上选择性生长GaN基薄膜材料的方法 | |
CN207068860U (zh) | 一种GaN MIS沟道HEMT器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190521 |