JP2008021950A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2008021950A
JP2008021950A JP2006194852A JP2006194852A JP2008021950A JP 2008021950 A JP2008021950 A JP 2008021950A JP 2006194852 A JP2006194852 A JP 2006194852A JP 2006194852 A JP2006194852 A JP 2006194852A JP 2008021950 A JP2008021950 A JP 2008021950A
Authority
JP
Japan
Prior art keywords
layer
electrode pad
copper
bump
nickel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006194852A
Other languages
English (en)
Other versions
JP5162851B2 (ja
Inventor
Yutaka Makino
豊 牧野
Hisahiro Okamoto
九弘 岡本
Giyoujiyu Kurita
行樹 栗田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006194852A priority Critical patent/JP5162851B2/ja
Priority to KR1020060114886A priority patent/KR100778041B1/ko
Priority to US11/703,153 priority patent/US7723847B2/en
Priority to TW096104834A priority patent/TWI337765B/zh
Priority to CNB2007100844838A priority patent/CN100524715C/zh
Publication of JP2008021950A publication Critical patent/JP2008021950A/ja
Application granted granted Critical
Publication of JP5162851B2 publication Critical patent/JP5162851B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemically Coating (AREA)

Abstract

【課題】シリコン（Ｓｉ）を含むアルミニウム（Ａｌ）合金からなる電極パッドを用いる場合においても、ニッケル（Ｎｉ）層をパッド電極表面の所望部位に確実に形成するとともに、バンプ電極の十分な密着性を確保し、電極パッドに安定に接続されたバンプ電極構造を得る。
【解決手段】アルミニウム（Ａｌ）−シリコン（Ｓｉ）からなる電極パッド１３上に、ニッケル（Ｎｉ）層１７を無電解メッキ法により形成する際、触媒となる亜鉛（Ｚｎ）の析出に先行して、当該電極パッド１３の表面に銅（Ｃｕ）を断続的な斑状或いは島状に形成し、Ｃｕ薄層１５を配設する。
【選択図】図１

Description

本発明は、電極パッド上にバンプ電極が配設されてなる半導体装置及びその製造方法に関する。
電子機器に対する小型化・高機能化の要求に伴い、当該電子機器に搭載される半導体装置に対しても、更なる高機能化・高集積化・高密度実装化が求められている。
このため、かかる高密度実装化という要求を満たす一つの手段として、半導体素子（半導体チップ）の実装形態としては、所謂ベアチップ実装が注目されている。
当該ベアチップ実装に於いては、半導体素子の電極と当該半導体素子が実装される基板に於ける電極配線とを接続する手段として、半導体チップの主面にバンプ電極を配設し、当該バンプ電極を基板の電極に接続することにより半導体素子を基板に搭載する、所謂フェイスダウン実装（フリップチップ実装）が適用される傾向にある。
上記のバンプ電極を有する半導体装置を製造する際には、例えばアルミニウム（Ａｌ）−シリコン（Ｓｉ）からなる電極パッド上に、無電解メッキ法により亜鉛（Ｚｎ）を析出させ、次いで、当該亜鉛（Ｚｎ）を触媒とする無電解メッキ法によってニッケル（Ｎｉ）層を形成し、バンプ下地層を形成する。
そして、当該ニッケル層を覆うように金（Ａｕ）層を形成した後、当該ニッケル層上に、ハンダ等を材料としてバンプ電極を形成する（たとえば、特許文献１参照。）。
特許第３,６１５,２０６号公報
しかしながら、このような先行技術によりバンプ電極を形成しようとする際、電極パッドとして、従来から使用されてきているところのアルミニウム（Ａｌ）−シリコン（Ｓｉ）からなる電極パッド（Ｓｉ：１ｗｔ％）を適用すると、当該電極パッドに対するバンプ電極の密着性が十分ではなく、当該バンプ電極の剥離を生じる恐れが大きかった。
通常、バンプ電極の密着強度を試験する所謂シェアテストにあっては、図１０（ａ）に示すように、半導体基板１０１上に絶縁層１０２を介して配設された電極パッド１０３に於いて、その表面にニッケル （Ｎｉ）からなる下地層１０４を介して形成されたバンプ電極１０５に対し、シェアツール１１１を接触させて行う。
即ち、鋭利なシェアツール１１１を用い、このシェアツール１１１を、バンプ電極１０５に対して当該半導体基板１０１の表面と並行な方向に移動させ、当該バンプ電極１０５に接触させて、バンプ電極１０５に横方向の圧力を印加する。
なお、同図に於いて、１０６は窒化シリコン或いはポリイミド等からなるパッシベーション層であり、１０６ａは当該パッシベーション層１０６に形成された開口（窓）である。
ここで、バンプ電極１０５が電極パッド１０３に対し強固に接続されていれば、図１０（ｂ）に示すように、シェアツール１１１が接触しても、当該バンプ電極１０５は電極パッド１０３から剥離せず、当該バンプ電極１０５はシェアツール１１１との接触部位が分離・除去されるに留まる。
ところが、当該電極パッド１０３とバンプ電極１０５との密着が十分でない場合には、図１０（ｃ）に示すように、シェアツール１１１のバンプ電極１０５への押圧により、電極パッド１０３と下地層１０４との間に於いて剥離が生じ、バンプ電極１０５は下地層１０４と共に電極パッド１０３から剥離してしまう。
このように、アルミニウム（Ａｌ）−シリコン（Ｓｉ）からなる電極パッド１０３と下地層１０４との間における密着性は低く、バンプ電極１０５を当該電極パッド１０３に対し高い密着性をもって配設することが困難であった。
発明者は、かかる電極パッド１０３と下地層１０４とが十分な密着性をもって接しない原因の一つとして、前記ニッケルメッキ処理の際に触媒として作用する亜鉛（Ｚｎ）が、当該電極パッド１０３上に形成される際の形態にあることを見出した。
即ち、下地層１０４を形成する際に触媒として機能する亜鉛（Ｚｎ）は、前記アルミニウム（Ａｌ）−シリコン（Ｓｉ）からなる電極パッド１０３に対する密着性が低く、図１１（ａ）に示すように、当該電極パッド１０３の表面に亜鉛（Ｚｎ）１０７が存しない領域を生じてしまう。
亜鉛（Ｚｎ）１０７は、当該亜鉛を含有する浴を用いたダブルジンケート法などの無電解メッキ法により被着されるが、当該亜鉛を含有する浴が電極パッド１０３の表面に対して均等に接することが難しく、当該亜鉛（Ｚｎ）の析出・被着に密度の不均一化或いは分布の偏りを生じてしまう。
かかる亜鉛（Ｚｎ）１０７の析出の偏りに起因して、ニッケル（Ｎｉ）からなる下地層１０４も偏って形成されてしまい、図１１（ｂ）に示すように、電極パッド１０３の表面において当該下地層１０４が存在しない領域Ｓが生じてしまう。
このように、下地層１０４が存在しない領域を生ずることにより、図１１（ｃ）に示すように、バンプ電極１０５は、電極パッド１０３上に於いて偏って形成された下地層１０４上と電極パッド１０３の表出部上とに跨がって形成され、バンプ電極１０５が電極パッド１０３と直接接触してしまう部位を生ずる。
かかる接続構造にあっては、電極パッド１０３と下地層１０４との密着性が更に劣化するのみならず、バンプ電極１０５に含まれるハンダ成分が電極パッド１０３中へ拡散して、当該半導体装置の信頼性が大幅に損なわれてしまう。
本発明は、このような課題に鑑みてなされたものであり、アルミニウム（Ａｌ）−シリコン（Ｓｉ）などアルミニウム（Ａｌ）を主体として形成された電極パッド上に、ニッケル（Ｎｉ）下地層を介してバンプ電極を配設してなる半導体装置において、当該電極パッドに対して十分な密着性をもってバンプ電極を配設することが可能な半導体装置、並びに当該構造を高い信頼性をもって形成することができる製造方法を提供することを目的とする。
本発明の半導体装置は、半導体基板と、 前記半導体基板の一方の主面に配設され、アルミニウムを主体材料としその表層部に銅層を有する電極パッドと、 前記電極パッド上に配設されたバンプ下地層と、 前記バンプ下地層を介して前記電極パッド上に配設されたバンプとを具備する。
本発明の半導体装置は、半導体基板と、 前記半導体基板の一方の主面に配設され、アルミニウムを主体材料としその表層部に前記表層部から厚さ方向に濃度が低下して含有された銅を含む電極パッドと、 前記電極パッド上に配設されたバンプ下地層と、前記バンプ下地層を介して前記電極パッド上に配設されたバンプとを具備する。
本発明の半導体装置の製造方法は、半導体基板の一方の主面に、アルミニウムを主体材料とする電極パッドを形成する工程と、前記電極パッド表面に銅層を形成する工程と、前記銅層が形成された電極パッド上に亜鉛を被着する工程と、前記亜鉛を触媒として、前記電極パッド上にバンプ下地層を形成する工程と、 前記バンプ下地層上にバンプを形成する工程とを具備する。
本発明によれば、アルミニウム（Ａｌ）−シリコン（Ｓｉ）など銅（Ｃｕ）を含まない電極パッド上に、ニッケル（Ｎｉ）からなる下地層を介してバンプ電極を配設する際、電極パッドに対して当該下地層を介し、且つ高い密着性を有してバンプ電極が配設される構造、並びに当該バンプ電極の形成工程をもって、信頼性の高い半導体装置を実現することができる。
−本発明の基本骨子−
本発明者は、前述の如きアルミニウム（Ａｌ）を主体とする材料からなる電極パッド表面に対するニッケル（Ｎｉ）からなる下地層の形成の際、触媒として機能する亜鉛（Ｚｎ）のメッキ被着性が低く、更には当該電極パッドと下地層との間に於いて密着性が低いという問題について検討した。
その結果、このような現象はアルミニウム（Ａｌ）−シリコン（Ｓｉ）のようにシリコン（Ｓｉ）を含むアルミニウム（Ａｌ）合金からなる電極パッドに於いて顕著であるのに対し、銅（Ｃｕ）を含むアルミニウム（Ａｌ）合金（例：アルミニウム（Ａｌ）−銅（Ｃｕ）−チタン（Ｔｉ）或いはアルミニウム（Ａｌ）−シリコン（Ｓｉ）−銅（Ｃｕ）等）からなる電極パッドにあっては生じないことを見出した。
しかしながら、前記アルミニウム（Ａｌ）−シリコン（Ｓｉ）からなる材料は、使い勝手も優れていることから、電極パッドの材料として汎用性に富み、電極パッド材料として多用されている。
そこで本発明者は、アルミニウム（Ａｌ）−シリコン（Ｓｉ）からなる電極パッドであっても、その表面に、ニッケル（Ｎｉ）層形成用触媒である亜鉛（Ｚｎ）を均一に析出させるべく検討し、本発明に想到した。
本発明にあっては、アルミニウム（Ａｌ）−シリコン（Ｓｉ）など銅（Ｃｕ）を含まない金属材料からなる電極パッドの表面に亜鉛（Ｚｎ）を析出させる際に、当該電極パッドの表面に予め銅（Ｃｕ）層を配設するか、或いは当該電極パッドの表面に銅（Ｃｕ）を含有させ、かかる状態に於いて亜鉛（Ｚｎ）を被着・析出せしめる。
そして、当該亜鉛（Ｚｎ）を触媒としてニッケル（Ｎｉ）層を形成し、当該ニッケル層上に電極バンプを配設する。
ここで、銅（Ｃｕ）層を、その厚さが１ｎｍ〜２０ｎｍ程度となる条件で被着することにより、当該銅（Ｃｕ）は斑状或いは島状に被着されて断続的な被覆層が形成される。
このように、電極パッドの表面に、銅（Ｃｕ）を斑状或いは島状の断続的な被覆層として配設することにより、当該銅（Ｃｕ）の断続的な被覆層と周囲の電極パッド表出部との境界部分表面に、亜鉛（Ｚｎ）が高密度に析出し、更に当該銅（Ｃｕ）被覆層相互間に於ける電極パッドの露出表面には亜鉛（Ｚｎ）が低密度ながら析出される。
これにより、当該電極パッドの表面には、高密度部分を含んで分散配置された亜鉛（Ｚｎ）からなる触媒層が形成される。
一方、前記電極パッドの表面に前述の如く薄い銅（Ｃｕ）層を形成した後、加熱処理を行って当該電極パッド表面に銅（Ｃｕ）を拡散させても良い。
この場合、銅（Ｃｕ）は、電極パッドの表面に斑状或いは島状の断続的な拡散領域として拡散され、且つ当該電極パッドの表面からその厚さ方向に濃度が低下する。
かかる銅拡散層の配設により、電極パッド表面に於いては、かかる銅の拡散領域の存在・形状に対応して亜鉛（Ｚｎ）が高密度に析出される。
これにより、電極パッドの表面には、高密度部分を含んで分散配置された亜鉛（Ｚｎ）からなる触媒層が形成される。
更に、前記電極パッド表面に、銅（Ｃｕ）層を厚さ５０ｎｍ程に形成した後に加熱処理を行い、当該電極パッド表面に銅（Ｃｕ）を拡散させても良い。
この場合、銅（Ｃｕ）は、当該電極パッドの表面を連続的に被覆する皮膜として形成される。
この結果、銅（Ｃｕ）は、電極パッドの表面に連続した領域を形成して拡散され、且つ当該電極パッドの表面からその厚さ方向に濃度が低下する。
かかる銅拡散層の配設により、電極パッドの表面の全域に於いて亜鉛（Ｚｎ）の均一な析出が可能となり、当該電極パッドとニッケル（Ｎｉ）からなる下地層との間に於いて高い密着性が確保される。
なお、かかる手法によれば、当該熱処理の後に、電極パッドの表面に残存する銅（Ｃｕ）を除去する必要がある。
−本発明を適用した好適な諸実施形態−
以下、本発明の諸実施形態について、図面を参照しながら詳細に説明する。 以下の実施形態にあっては、半導体装置の構成を、その製造方法と共に説明する。
（第１の実施形態）
本発明の第１の実施形態における半導体装置の製造方法を、図１、図２及び図３に示す。
一方の主面に半導体素子が複数個形成された半導体基板を準備する。当該半導体基板は半導体ウェーハとも称され、例えばシリコン（Ｓｉ）からなる。
当該半導体基板に対しては、所謂ウェーハプロセスが適用されて、その一方の主面にＭＯＳトランジスタなどの能動素子、容量素子などの受動素子、並びに配線層をもって論理回路素子或いは半導体メモリ素子などの半導体素子が複数個形成されている。
当該半導体基板の各半導体素子領域においては、その表面に絶縁層或いは多層配線層を介して外部接続用の電極パッドが配設されている。
当該半導体基板は、以下に記すバンプ電極の形成の後、個片化処理によって個々の半導体素子に分離される。
なお、本実施形態では、前記半導体素子における能動素子、受動素子及び配線層の構成に関する説明及び図示を省略する。
半導体基板上に電極パッドが配設された状態を、図１（ａ）に示す。
即ち、半導体基板１１の主表面を覆う絶縁層（或いは多層配線層上の絶縁層）１２上に、電極パッド１３が選択的に配設され、当該絶縁層１２及び電極パッド１３上を選択的に被覆して、窒化シリコン（ＳｉＮ）層或いはポリイミド層等からなるパッシベーション層１４が配設されている。
なお、１４ａは、電極パッド１３上にあって、パッシベーション層１４に形成された開口（窓）である。
かかる構造は、一方の主面にＭＯＳトランジスタなどの能動素子、容量素子などの受動素子並びに配線層が形成された半導体基板１１の、当該一方の主面上に、気相成長法などにより酸化シリコン（ＳｉＯ）などからなる絶縁層（或いは多層配線層上の絶縁層）１２を形成した後、当該絶縁層層１２上に、スパッタリング法等により、シリコン（Ｓｉ）を含むアルミニウム（Ａｌ）合金層を厚さ１μｍ程に形成する。
そして、このシリコン（Ｓｉ）を含むアルミニウム（Ａｌ）合金層をパターニングして、配線（図示せず）と共に、複数個の電極パッド１３を形成する。
次いで、前記電極パッド１３を被覆するように、窒化シリコン（ＳｉＮ）からなるパッシベーション層１４を、膜厚１μｍ程に堆積する。
当該パッシベーション層１４の成長方法としては、通常の気相成長法を適用することができる。
また、当該パッシベーション層１４の材料としては、ポリイミド等を適用することもできる。
そして、フォトエッチングプロセスを適用して、当該パッシベーション層１４をパターニングし、前記電極パッド１３の表面が露出される開口１４ａを形成する。
次いで、電極パッド１３の露出表面及びパッシベーション層１４上に、銅（Ｃｕ）層１５を被着・形成する（図１（ｂ）参照）。
即ち、スパッタリング法或いは蒸着法等を適用して、前記パッシベーション層１４、及びその開口１４ａ内に露出する電極パッド１３上に、銅（Ｃｕ）を膜厚１ｎｍ〜２０ｎｍ程に被着し、銅（Ｃｕ）層１５を形成する。
この時、当該銅（Ｃｕ）層１５は、図３（ａ）に示されるように、断続的な斑状或いは島状に被着される（図３（ａ）は、図１（ｂ）に示す電極パッド１３部を拡大して示す。）。
なお、図１（ｂ）の他、図１（ｃ）乃至図１（ｆ）、及び図２（ａ）乃至図２（ｆ）にあっては、銅（Ｃｕ）層１５が、一様な分布を有して示されているが、当該銅（Ｃｕ）層１５は、図３に示される様に、断続的な斑状或いは島状に形成される。
また、本実施形態において、図１（ｂ）以降は、半導体基板１１部分を図示することを省略する。
次いで、前記電極パッド１４の表面に、亜鉛（Ｚｎ）を被着し、亜鉛（Ｚｎ）層１６を形成する（図１（ｃ）参照）。
当該亜鉛（Ｚｎ）層１６の形成は、亜鉛（Ｚｎ）を含有するメッキ浴を用いたダブルジンケート法を適用し、半導体基板１１を当該無電解メッキ浴中に浸漬することによりなされる。
この時、前記パッシベーション層１４の開口１４ａ内に露出し、その表面に銅（Ｃｕ）層１５を有する電極パッド１３の表面には、当該亜鉛（Ｚｎ）層１６が被着・形成される。
当該亜鉛（Ｚｎ）層１６は、後述するニッケル（Ｎｉ）の無電解メッキの際、触媒として機能する。
かかる亜鉛（Ｚｎ）の無電解メッキ処理の際、前記銅（Ｃｕ）層１５を構成する銅（Ｃｕ）は、アルミニウム（Ａｌ）、亜鉛（Ｚｎ）よりもイオン化傾向が小さなため、イオン化することなく電極パッド１３の表面に残存する。
当該銅（Ｃｕ）層１５は、前述の如く、電極パッド１３の表面に断続的な斑状、或いは島状に存在する。
このため、図３（ｂ）に示すように、被着される亜鉛（Ｚｎ）は、当該銅（Ｃｕ）層１５が存在しない領域に於いて、電極パッド１３の表面に析出される（図３（ｂ）は、図１（ｃ）に示す電極パッド１３部を拡大して示す。）。
このように、本実施形態にあっては、電極パッド１３の表面において、銅（Ｃｕ）層１５が断続的な斑状或いは島状に存在するため、亜鉛（Ｚｎ）層１６は、当該電極パッド１３の表面に於いて分散した状態をもって形成される。
即ち、電極パッド１３の表面に於いて、銅（Ｃｕ）が斑状或いは島状の断続的な被覆層１５として配設され、当該銅（Ｃｕ）層１５と周囲の電極パッド１３の表面との境界部には高密度に亜鉛（Ｚｎ）が析出され、更に当該銅（Ｃｕ）層１５間の電極パッド１３露出表面にも、亜鉛（Ｚｎ）が低密度ながら析出される。
これにより当該電極パッド１３の表面には、分散配置された亜鉛（Ｚｎ）層１６からなる触媒層が配設される。
続いて、前記亜鉛（Ｚｎ）層１６を触媒として用いた無電解メッキ法により、電極パッド１３にニッケル（Ｎｉ）層１７を形成する（図１（ｄ）参照）。
当該ニッケル（Ｎｉ）のメッキ処理は、当該ニッケル（Ｎｉ）と共にリン（Ｐ）、ホウ素（Ｂ）が含有された無電解メッキ浴を用い、当該メッキ浴に半導体基板１１を浸漬して行われる。
かかる無電解メッキ処理に於いては、前記亜鉛（Ｚｎ）層１６が触媒として作用し、パッシベーション層１４の開口１４ａに表出する電極パッド１３の表面にニッケル（Ｎｉ）が析出されて、ニッケル（Ｎｉ）層１７が形成される。
即ち、触媒である亜鉛（Ｚｎ）がニッケル（Ｎｉ）に置換されて、ニッケル（Ｎｉ）が析出し、ニッケル（Ｎｉ）層１７が形成される。
この時、当該ニッケル（Ｎｉ）は、電極パッド１３の表面において、斑状或いは島状に被着された銅（Ｃｕ）層１５の隙間に露出している電極パッド部に被着されている亜鉛（Ｚｎ）と置換されて析出され、一方、亜鉛（Ｚｎ）１６が存在しない銅（Ｃｕ）層１５上には析出されない。
そして、かかるニッケル（Ｎｉ）層１７の成長に伴い、電極パッド１３表面の銅（Ｃｕ）層１５は、当該ニッケル（Ｎｉ）層１７により被覆される。
この結果、前記パッシベーション層１４の開口１４ａに表出される電極パッド１３の表面には、断続的な斑状或いは島状に被着された銅（Ｃｕ）層１５を介して、ニッケル（Ｎｉ）層１７が配設される。
かかる構成によれば、銅（Ｃｕ）層１５の存在により、ニッケル（Ｎｉ）層１７は電極パッド１３表面に対し高い密着性をもって配設される。
当該ニッケル（Ｎｉ）層１７は、バンプ電極のハンダ成分に対するバリアメタルとして機能する下地層を構成し、その厚さはハンダ成分の電極パッド１３への拡散が防止できる厚さ以上の厚さ、例えば３μｍ〜１０μｍの厚さが選択される。
なお尚、ここでは、ニッケル（Ｎｉ）層１７の形成に伴い、亜鉛（Ｚｎ）層１６が電極パッド１３上から消失する場合を示すが、亜鉛（Ｚｎ）層１６が消失することなく、有意に薄膜化した状態で電極パッド１３上に残存しても良い。
続いて、前記銅（Ｃｕ）層１５の不要部分を除去する。
即ち、前記パッシベーション層１４上にあって、ニッケル（Ｎｉ）層１７の周囲に残存する銅（Ｃｕ）層１５を、ウェットエッチング法により除去する（図１（ｅ）参照）。
当該ウェットエッチング処理は、例えば過酸化水素水を主成分としたエッチング液に半導体基板１１を浸漬することにより行われる。
この結果、図３（ｃ）に示すように、開口１４ａ内に表出された電極パッド１３の表面に形成された銅（Ｃｕ）被覆層１５を介して、ニッケル（Ｎｉ）層１７が配設された構成がえられる（図３（ｃ）は、図１（ｅ）の電極パッド１３部を拡大して示す。）。
次いで、前記ニッケル（Ｎｉ）層１７を覆って、金（Ａｕ）層１８を形成する（図１（ｆ）参照）。
当該金（Ａｕ）層１８は，ニッケル（Ｎｉ）層１７の表面酸化を防止すると共に、後の工程において形成されるバンプ電極のハンダ濡れ性を向上させることを目的として配設され、ハンダ濡れ性が満足できる膜厚、例えば３０ｎｍ〜７０ｎｍ程度の厚さとされる。
当該金（Ａｕ）層１８は、金（Ａｕ）を含有するメッキ浴を適用した置換型の無電解メッキ法により、当該メッキ浴中に半導体基板１１を浸漬させることにより形成される。
これにより、ニッケル（Ｎｉ）層１７の表面に金（Ａｕ）が析出され、当該ニッケル（Ｎｉ）１７の表面を覆って金（Ａｕ）層１８が形成される。
次いで、前記金層１８により被覆されたニッケル（Ｎｉ）層１７等を覆って、半導体基板上に、３０μｍ程の厚さにフォト・レジスト層１９を形成する（図２（ａ）参照）。
次いで、フォトプロセスを適用して前記フォト・レジスト層１９を加工し、レジストマスク層２０を形成する（図２（ｂ）参照）。
即ち、表面に金（Ａｕ）層１８により被覆されたニッケル（Ｎｉ）層１７及びその周辺を露出する開口２０ａを有するレジストマスク層２０を形成する。
次いで、前記レジストマスク層２０の開口部２０ａに、ハンダ（半田）ペースト２１を充填する（図２（ｃ）参照）。
当該ハンダペースト２１の充填に際しては、レジストマスク２０の上面にハンダペーストが残存しないようにすることが望ましい。
このため、スキージ（図示せず）を用いて、開口部２０ａ内へのハンダペーストの充填と共に、更に当該レジストマスク２０上に塗着しているハンダペーストを掻き取る。
開口部２０ａに対して所定量のハンダペースト２１を確実に充填するために、要すればかかるスキージング処理を複数回行う。
ハンダペースト２１としては、ロジン、溶剤、活性剤などからなるフラックス成分に対して、ハンダ粉末を添加・混合したものを用いることができる。
ハンダ粉末を構成する材料としては、錫（Ｓｎ），鉛（Ｐｂ），銅（Ｃｕ），銀（Ａｇ），インジウム（Ｉｎ），亜鉛（Ｚｎ），ビスマス（Ｂｉ），アンチモン（Ｓｂ）或いは金（Ａｕ）などから選択される複数種の金属の合金が用いられる。
続いて、ハンダペースト２１に対して、リフロー処理を施す。
ここでは、当該ハンダペースト２１の、ニッケル（Ｎｉ）層１７との密着・一体化を目的としたリフロー処理を行う。 かかるリフロー処理は、窒素雰囲気中にて、ハンダの融点以上の所定温度に設定して行われる。
なお、後工程において再度のリフローを行う場合には、必ずしも所定のバンプ電極形状及び表面状態とする加熱は必要ない。
このリフロー処理の結果、ハンダペースト２１は略球状体２１ａとなり、また前記金（Ａｕ）層１８を構成していた金は当該ハンダペースト２１ａ中に拡散する（図２（ｄ）参照）。
続いて、前記レジストマスク層２０を除去する（図２（ｅ）参照）。
レジストマスク層２０の除去に必要な溶剤及び除去条件は、レジストマスク層２０を構成するレジスト材料種により適宣選択される。
続いて、前記ハンダペースト２１に対し、再度のリフロー処理を施す（図２（ｆ）参照）。
かかるリフロー処理も、窒素雰囲気中にて、ハンダの融点以上の温度に設定して行われる。
このように再度溶融されることにより、略球状体のハンダペースト２１ａは、所望のバンプ形状及び滑らかな表面状態に調整され、且つ前記ニッケル（Ｎｉ）層１７と密着・一体化して、バンプ電極２２が形成される。
以上の工程により、開口１３ａから表出される電極パッド１３上に、銅（Ｃｕ）層１５を介してニッケル（Ｎｉ）層１７が配設され、当該ニッケル（Ｎｉ）層１７上にバンプ電極２２が配設されてなる半導体装置が形成される。
本実施形態にあっては、パッシベーション層１４の開口１４ａに表出された電極パッド１３の表面において、断続的な斑状或いは島状に被着された銅（Ｃｕ）層１５を介して亜鉛（Ｚｎ）層１６が被着され、更に当該亜鉛（Ｚｎ）層１６を触媒としてニッケル（Ｎｉ）層１７が配設される。
かかる構成により、電極パッド１３の表面には、選択的に前記銅（Ｃｕ）層１５が配設された状態において、亜鉛（Ｚｎ）層１６が析出・形成され、当該亜鉛（Ｚｎ）層１６を置換すると共に、ほぼ一様な厚さを有してニッケル（Ｎｉ）層１７が配設され、更に当該ニッケル（Ｎｉ）層１７上にバンプ電極２２が形成される。
このように、電極パッド１３上には、ほぼ一様な厚さをもって形成されたニッケル（Ｎｉ）層１７を介してバンプ電極２２が配設されるため、当該バンプ電極２２を構成するハンダ成分が電極パッド１３中へ拡散することが確実に防止される。
更に、断続的な斑状或いは島状に被着された銅（Ｃｕ）層１５の存在により、ニッケル（Ｎｉ）層１７の電極パッド１３に対する密着性が大幅に向上し、これによりバンプ電極２２が電極パッド１３に対して強固な密着性をもって形成され、高い信頼性が確保される。
このように、本実施形態によれば、アルミニウム（Ａｌ）−シリコン（Ｓｉ）からなる電極パッド等を用いその上にバンプ電極を配設する際に、当該電極パッド上に、断続的な斑状或いは島状に被着された銅（Ｃｕ）層を配設することにより、バンプ電極２２の十分な密着性を確保し、電極パッドに安定に接続されたバンプ電極を得ることを可能として、信頼性の高い半導体装置を実現することができる。
（第２の実施形態）
以下、本発明の第２の実施形態について説明する。
本実施形態にあっては、前記第１の実施形態と同様に、電極パッドとバンプ電極とがニッケル（Ｎｉ）層を介して接続されてなる半導体装置及びその製造方法を開示するが、銅（Ｃｕ）の熱拡散工程が付加される点に於いて前記第１の実施形態と相違する。
当該第２の実施形態における半導体装置の製造方法を、図４、図５及び図６に示す。
尚、前記第１の実施形態に対応する構成部位については同一の符号を付し、同一の工程については詳しい説明を省略する。
先ず、図４（ａ），（ｂ）に示す工程において、前記第１の実施形態に関して図１（ａ）（ｂ）に示した工程と同様の工程を行う。
なお、本実施形態において、図４（ｂ）以降は、半導体基板１１の図示を省略する。
前記工程において、パッシベーション層１４の開口１４ａに表出された電極パッド１３の表面に、断続的な斑状又は島状に銅（Ｃｕ）薄層１５が形成された状態に於いて、半導体基板１１を加熱処理する。（図４（ｃ）参照）
この加熱処理条件は、真空雰囲気中において、例えば３００℃で、３分間とされる。
かかる加熱処理により、図６（ａ）に示すように、銅（Ｃｕ）層１５を構成する銅（Ｃｕ）が、電極パッド１３の表層部に熱拡散し、電極パッド１３には、その表面から深くなるほど低濃度となる濃度勾配を有する銅（Ｃｕ）拡散領域１５ａが形成される（図６（ａ）は、図４（ｃ）の電極パッド１３部を拡大して示す。）。
当該銅（Ｃｕ）拡散領域１５ａは、電極パッド１３の表面部に於いては、前述の如き記断続的な斑状或いは島状に分散されて形成される。
また、当該銅（Ｃｕ）拡散領域１５ａは、当該電極パッド１３の表面から、当該電極パッド１３の厚さ方向に漸減する濃度分布を有する。
なお、かかる図４（ｃ）の他、図４（ｄ）乃至図４（ｇ）、及び図５（ａ）乃至図５（ｇ）にあっては、銅（Ｃｕ）拡散領域１５ａが、一様の深さを有する一つの領域として示されているが、当該銅（Ｃｕ）拡散領域１５ａは、前記銅（Ｃｕ）薄層１５の被着状態に対応し、図６に示されるように、島状に孤立するか或いは連続し、且つ深さ方向に異なる濃度を有して形成される。
次いで、前記電極パッド１３の表面に亜鉛（Ｚｎ）を析出させ、亜鉛（Ｚｎ）層１６を形成する（図４（ｄ）参照）。
前述の如く、当該亜鉛（Ｚｎ）層１６は、亜鉛（Ｚｎ）を含有するメッキ浴を用いたダブルジンケート法を適用して、当該無電解メッキ浴中に半導体基板１１を浸漬させることにより、前記パッシベーション層１４の開口１４ａ内に露出し、その表面に銅（Ｃｕ）拡散層１５ａを有する電極パッド１３の表面に被着・形成される。
当該亜鉛（Ｚｎ）層１６は、後述するニッケル（Ｎｉ）の無電解メッキの際、触媒として機能する。
本実施形態にあっては、電極パッド１３の表層に於いて、銅（Ｃｕ）拡散領域１５ａが形成されており、銅（Ｃｕ）単体の層が存在しない。
従って、開口１３ａ内に表出された電極パッド１３の表面において、当該銅（Ｃｕ）拡散領域１５ａ上に亜鉛（Ｚｎ）が高密度に析出され、また当該銅（Ｃｕ）拡散領域１５ａ相互の間にあっては低密度に析出された状態をもって亜鉛（Ｚｎ）層１６が形成される（図６（ｂ）は、図４（ｄ）の電極パッド１３部を拡大して示す。）。
次いで、前記亜鉛（Ｚｎ）層１６を触媒とする無電解メッキ法により、電極パッド１３上にニッケル（Ｎｉ）層１７を形成する（図４（ｅ）参照）。
当該ニッケル（Ｎｉ）のメッキ処理は、当該ニッケル（Ｎｉ）と共にリン（Ｐ）、ホウ素（Ｂ）が含有された無電解メッキ浴を用い、当該メッキ浴に半導体基板１１を浸漬させて行われる。
かかる無電解メッキ処理においては、前記亜鉛（Ｚｎ）層１６が触媒となり、パッシベーション層１４の開口１４ａに表出する電極パッド１３の表面にニッケル（Ｎｉ）が析出し、ニッケル（Ｎｉ）層１７が形成される。
即ち、触媒である亜鉛（Ｚｎ）がニッケル（Ｎｉ）に置換されて、ニッケル（Ｎｉ）が析出し、ニッケル（Ｎｉ）層１７が形成される。
その結果、図６（ｃ）に示すように、開口１４ａに表出される電極パッド１３の表面に、ニッケル（Ｎｉ）層１７が形成される（図６（ｃ）は、図４（ｅ）の電極パッド１３部を拡大して示す。）。
本実施形態にあっては、電極パッド１３の表面には、単体の銅（Ｃｕ）が存在せず、当該電極パッド１３表面には亜鉛（Ｚｎ）が十分な量をもって被着されていることから、当該亜鉛（Ｚｎ）を置換して被着されるニッケル（Ｎｉ）層１７の電極パッド１３に対する密着性は十分に高い。
当該ニッケル（Ｎｉ）層１７は、後述のバンプ電極２２のハンダ成分に対するバリアメタルとして機能する下地層を構成し、その厚さはハンダ成分の電極パッド１３への拡散が防止できる厚さ以上の膜厚、例えば３μｍ〜１０μｍの厚さとされる。
なお、ここにおいても、ニッケル（Ｎｉ）層１７の形成に伴い亜鉛（Ｚｎ）層１６が電極パッド１３上から消失する場合を示すが、亜鉛（Ｚｎ）層１６が消失することなく有意に薄膜化した状態で電極パッド１３上に残存しても良い。
そして、図４（ｆ），（ｇ），図５（ａ）〜（ｆ）に示すように、前記第１実施態様に関する図１（ｅ），（ｆ），図２（ａ）〜（ｆ）を用いて示した工程と同様の工程を順次実行し、前記開口１４ａから露出する電極パッド１３の表層に銅（Ｃｕ）の拡散領域１５ａが形成された状態に於いて、当該電極パッド１３の表面にニッケル（Ｎｉ）層１７が形成され、当該ニッケル（Ｎｉ）層１７上にバンプ電極２２が配設されて半導体装置が形成される。
本実施形態にあっては、開口１４ａから露出する電極パッド１３の表層部に、断続的な斑状又は島状に銅（Ｃｕ）拡散領域１５ａが形成された状態として後、当該電極パッド１３に亜鉛（Ｚｎ）層を析出し、更に当該亜鉛（Ｚｎ）層を触媒としてニッケル（Ｎｉ）層１７を形成する。
かかる構成によれば、電極パッド１３の表層部には、銅（Ｃｕ）薄層１５の拡散状態に対応して亜鉛（Ｚｎ）が析出され、亜鉛（Ｚｎ）層１６が形成される。そして、当該電極パッド１３の表面には、当該亜鉛（Ｚｎ）層１６を触媒としてニッケル（Ｎｉ）層１７が形成される。
この結果、電極パッド１３の表面上には、一様の厚さを有するニッケル（Ｎｉ）層１７を介してバンプ電極２２が配設され、当該バンプ電極２２を構成するハンダ成分が電極パッド１３へ拡散されることが確実に防止される。
更に、断続的な斑状或いは島状に被着された銅（Ｃｕ）拡散層１５ａの存在により、ニッケル（Ｎｉ）層１７の電極パッド１３に対する密着性が大幅に向上し、これによりバンプ電極２２が電極パッド１３に対して強固な密着性をもって形成され、高い信頼性が確保される。
このように、本実施形態によれば、アルミニウム（Ａｌ）−シリコン（Ｓｉ）からなる電極パッド等を用い、その上にバンプ電極を配設する場合にも、当該電極パッド表層部に断続的な斑状或いは島状に形成された銅（Ｃｕ）拡散層を配設することにより、バンプ電極の十分な密着性を確保し、電極パッドに安定に接続されたバンプ電極を得ることを可能として、信頼性の高い半導体装置を実現することができる。
（第３の実施形態）
以下、本発明の第３の実施形態について説明する。
本実施形態では、前述の実施形態と同様に、電極パッドとバンプ電極とがニッケル（Ｎｉ）層を介して接続されてなる半導体装置及びその製造方法を開示するが、銅（Ｃｕ）皮膜の形成状態、並びに銅の拡散形態に於いて前記実施形態と相違する。
第３の実施形態における半導体装置の製造方法を、図７、図８及び図９に示す。
尚、前記第１並びに第２の実施形態に対応する構成要件については同一の符号を付し、同一の工程については詳しい説明を省略する。
先ず、図７（ａ）に示すように、前記前記第１の実施形態に関して図１（ａ）に示した工程と同様の工程を実施する。
次いで、電極パッド１３の表面に銅（Ｃｕ）層２５を形成する（図７（ｂ）参照）。
即ち、パッシベーション層１４の開口１４ａから露出する電極パッド１３の表面上を含む全面に、スパッタリング法或いは蒸着法により、銅（Ｃｕ）を被着し、銅（Ｃｕ）層２５を形成する。
この時、当該銅（Ｃｕ）層２５の厚さは５０ｎｍ程度と、第２の実施形態における銅（Ｃｕ）層１５の厚さよりも厚くされる。
なお、本実施形態に於いて、図７（ｂ）以降では、半導体基板１１の図示を省略する。
続いて、パッシベーション層１４の開口１４ａから露出する電極パッド１３の表面に、当該銅（Ｃｕ）層２５が形成された状態で、半導体基板１１に対して加熱処理を施す（図７（ｃ）参照）。
この加熱処理条件は、真空雰囲気中に於いて、例えば３００℃、３分間とされる。
かかる加熱処理により、図９（ａ）に示すように、銅（Ｃｕ）層２５の銅（Ｃｕ）が電極パッド１３の表層内に熱拡散し、当該電極パッド１３には、その表面から深くなるほど低濃度となる濃度勾配を有する銅（Ｃｕ）拡散領域２５ａが形成される（図９（ａ）は、図７（ｃ）の電極パッド１２部を拡大して示す。）。
ここで、当該銅（Ｃｕ）拡散領域２５ａは、一様な厚さをもって連続的に形成されているため、前記第２の実施形態に於ける銅（Ｃｕ）拡散領域１５ａに比して、電極パッド１３の表層部平面に於ける濃度分布は均一であり、且つ当該電極パッド１３の厚さ方向には表面から深くなるほど低濃度となる濃度勾配をもって形成されている。
次いで、前記銅（Ｃｕ）層２２を除去する（図７（ｄ）参照）。
即ち、開口１４ａに表出される電極パッド１３の表面上に残存する部分、即ち上記の加熱処理で電極パッド１３内に拡散しなかった未反応の銅（Ｃｕ）及び、開口１４ａの周囲に於けるパッシベーション層１４上に存する銅（Ｃｕ）を、ウェットエッチング法により除去する。
当該ウェットエッチングは、例えば過酸化水素水を主成分としたエッチング液に半導体基板１１を浸漬することにより行う。
この結果、電極パッド１３の表面には銅（Ｃｕ）層２５は残存せず、当該電極パッド１３の表層部分は、拡散された銅（Ｃｕ）を含有するアルミニウム（Ａｌ）−シリコン（Ｓｉ）合金状態とされている。
次いで、当該電極パッド１３の表面に亜鉛（Ｚｎ）を析出させ、亜鉛（Ｚｎ）層１６を形成する（図７（ｅ）参照）。
前述の如く、当該亜鉛（Ｚｎ）層１６は、亜鉛（Ｚｎ）を含有するメッキ浴を用いたダブルジンケート法を適用して、当該無電解メッキ浴中に半導体基板１１を浸漬させることにより、前記パッシベーション層１４の開口１４ａ内に露出し、その表層部に銅（Ｃｕ）拡散層２５ａを有する電極パッド１３の表面に被着・形成される。
当該亜鉛（Ｚｎ）層１６は、後述するニッケル（Ｎｉ）の無電解メッキの際、触媒として機能する。
ここで、電極パッド１３の表面は、前述の如く銅（Ｃｕ）を含有するアルミニウム（Ａｌ）−シリコン（Ｓｉ）合金状態とされている。
従って、亜鉛（Ｚｎ）は、図９（ｂ）に示すように、当該電極パッド１３の露出表面の全域にわたってほぼ一様の分布状態をもって被着・形成される（図９（ｂ）は、図７（ｅ）の電極パッド電極１３部を拡大して示す。）。
次いで、前記亜鉛（Ｚｎ）層１６を触媒とする無電解メッキ法を適用し、前記電極パッド１３上に、ニッケル（Ｎｉ）層１７を形成する（図７（ｆ）参照）。
当該ニッケル（Ｎｉ）のメッキ処理は、ニッケル（Ｎｉ）と共にリン（Ｐ）、ホウ素（Ｂ）が含有された無電解メッキ液を用い、当該メッキ液に半導体基板１１を浸漬させて行われる。
かかる無電解メッキ処理においては、前記亜鉛（Ｚｎ）層１６が触媒となり、パッシベーション層１４の開口１４ａに表出する電極パッド１３の表面にニッケル（Ｎｉ）が析出し、ニッケル（Ｎｉ）層１７が形成される。
即ち、触媒である亜鉛（Ｚｎ）がニッケル（Ｎｉ）に置換されて、ニッケル（Ｎｉ）が析出し、ニッケル（Ｎｉ）層１７が形成される。
この結果、図９（ｃ）に示されるように、開口１４ａにて表出される電極パッド１３の表面に、ニッケル（Ｎｉ）層１７が形成される（図９（ｃ）は、図７（ｆ）の電極パッド１３部を拡大して示す。）。
このような、本実施形態にあっては、電極パッド１３の露出表面全域に形成された銅（Ｃｕ）拡散領域２５ａの有する当該表面における平面的な均一性によって、当該電極パッド１３に対するニッケル（Ｎｉ）層１７の密着性が大幅に向上する。
当該ニッケル（Ｎｉ）層１７は、後述のバンプ電極のハンダ成分に対するバリアメタルとして機能するものであり、その厚さはハンダ成分の電極パッド１３への拡散が防止できる厚さ以上の膜厚、例えば３μｍ〜１０μｍとされる。
なお、ここでも、ニッケル（Ｎｉ）層１７の形成に伴い亜鉛（Ｚｎ）層１６が電極パッド１３上から消失する場合を示すが、亜鉛（Ｚｎ）層１６が消失することなく有意に薄膜化した状態で電極パッド１３上に残存しても良い。
そして、図７（ｇ），図８（ａ）〜（ｆ）に示すように、第１の実施形態における図１（ｆ），図２（ａ）〜（ｆ）と同様の工程を順次実行し、開口１４ａに表出される電極パッド１３の表層に銅（Ｃｕ）拡散領域２５ａが形成された状態で、当該電極パッド１３の表面にニッケル（Ｎｉ）層１７が形成され。更にこのニッケル（Ｎｉ）層１７上にバンプ電極２２が配設されて、半導体装置が形成される。
本実施形態にあっては、開口１４ａから露出する電極パッド１３の表層ほぼ全面に銅（Ｃｕ）拡散領域２５ａが形成された状態で、当該電極パッド１３の表面にニッケル（Ｎｉ）層１７を形成する。
かかる構成により、電極パッド１３の表面には、ほぼ均一な分布をもって析出した亜鉛（Ｚｎ）層１６が形成される。そして、当該亜鉛（Ｚｎ）層１６を触媒として、当該電極パッド１３の表面には、一様な厚さをもってニッケル（Ｎｉ）層１７が形成される。
この結果、電極パッド１３の表面に於いて、当該ニッケル（Ｎｉ）層１７を介して配設されたバンプ電極２２を構成するハンダ成分の、電極パッド１３への拡散が確実に防止される。
更に、電極パッド１３に於ける銅（Ｃｕ）拡散領域２５ａの存在により、ニッケル（Ｎｉ）層１７の電極パッド電極１３に対する密着性が大幅に向上し、バンプ電極２２が電極パッド１３に対して高い密着性をもってより安定した状態で配設され、高い信頼性が確保される。
このように、本実施形態によれば、アルミニウム（Ａｌ）−シリコン（Ｓｉ）からなる電極パッド等を用いその上にバンプ電極を配設する場合にも、当該電極パッドの表層部ほぼ全域に銅（Ｃｕ）の拡散層を配設することにより、バンプ電極の十分な密着性を確保し、電極パッドに安定に接続されたバンプ電極を得ることを可能として、信頼性の高い半導体装置を実現することができる。
以下、本発明の諸態様を付記としてまとめて記載する。
(付記１) 半導体基板と、
前記半導体基板の一方の主面に配設され、アルミニウムを主体材料としその表層部に銅層を有する電極パッドと、
前記電極パッド上に配設されたバンプ下地層と、
前記バンプ下地層を介して前記電極パッド上に配設されたバンプと
を具備することを特徴とする半導体装置。
(付記２)前記銅層は、斑状或いは島状の断続的な層であることを特徴とする請求項１に記載の半導体装置。
(付記３)半導体基板と、
前記半導体基板の一方の主面に配設され、アルミニウムを主体材料としその表層部に前記表層部から厚さ方向に濃度が低下して含有された銅を含む電極パッドと、
前記電極パッド上に配設されたバンプ下地層と、
前記バンプ下地層を介して前記電極パッド上に配設されたバンプと
を具備することを特徴とする半導体装置。
(付記４)前記電極パッド表層部に、前記表層部から前記電極パッドの厚さ方向に濃度が低下して含有される銅は、前記電極パッドの表層部に斑状或いは島状に断続的に配設されてなることを特徴とする請求項３に記載の半導体装置。
(付記５)前記バンプ下地層は、ニッケル層からなることを特徴とする請求項１〜４のいずれか１項に記載の半導体装置。
（付記６）前記銅（Ｃｕ）層は、１ｎｍ以上２０ｎｍ以下の厚みに形成されていることを特徴とする付記付記１〜５のいずれか１項に記載の半導体装置。
（付記７）
前記電極パッドは、前記半導体基板の一方の主面に配設された絶縁層上に配設されてなることを特徴とする付記１〜６のいずれか１項に記載の半導体装置。
(付記８)
半導体基板の一方の主面に、アルミニウムを主体材料とする電極パッドを形成する工程と、
前記電極パッド表面に銅層を形成する工程と、
前記銅層が形成された電極パッド上に亜鉛を被着する工程と、
前記亜鉛を触媒として、前記電極パッド上にバンプ下地層を形成する工程と、
前記バンプ下地層上にバンプを形成する工程と
を具備することを特徴とする半導体装置の製造方法。
(付記９)前記電極パッド表面に銅層を形成する工程の後に、
前記電極パッド表層部に前記表層部から厚さ方向に濃度が低下するよう銅を含有せしめる工程を更に具備することを特徴とする請求項８に記載の半導体装置の製造方法。
(付記１０)前記電極パッド表層部に前記表層部から厚さ方向に濃度が低下するよう銅を含有せしめる工程は、加熱処理により前記電極パッド表面に銅を拡散させることを特徴とする請求項９に記載の半導体装置の製造方法。
(付記１１)前記銅層は、スパッタリング法或いは蒸着法により形成することを特徴とする請求項８〜１０のいずれか１項に記載の半導体装置の製造方法。
(付記１２)前記銅層が形成された前記パッド電極上に、無電解メッキ法によりニッケルからなる下地層を形成することを特徴とする請求項８〜１１のいずれか１項に記載の半導体装置の製造方法。
（付記１３）前記銅（Ｃｕ）層を、１ｎｍ以上２０ｎｍ以下の厚みに形成することを特徴とする付記８〜１２のいずれか１項に記載の半導体装置の製造方法。
（付記１４）前記下地層を形成した後、前記下地層の周囲に存する前記銅（Ｃｕ）を除去する工程を更に含むことを特徴とする付記８〜１３のいずれか１項に記載の半導体装置の製造方法。
本発明の第１の実施形態による半導体装置の製造方法を示す概略断面図である。 本発明の第１の実施形態による半導体装置の製造方法を示す概略断面図である。 第１の実施形態による半導体装置の製造方法の特定工程を拡大して示す概略断面図である。 本発明の第２の実施形態の変形例による半導体装置の製造方法を示す概略断面図である。 本発明の第２の実施形態の変形例による半導体装置の製造方法を示す概略断面図である。 第２の実施形態による半導体装置の製造方法の特定工程を拡大して示す概略断面図である。 本発明の第３の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。 本発明の第３の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。 第３の実施形態による半導体装置の製造方法の特定工程を拡大して示す概略断面図である。 従来の半導体装置における問題点を説明するための概略断面図である。 従来の半導体装置の製造方法の工程を示す概略断面図である。
符号の説明
１１ 半導体基板
１２ 絶縁層
１３ 電極パッド
１４ パッシベーション層
１４ａ 開口
１５，２５ 銅（Ｃｕ）層
１５ａ，２５ａ 銅拡散領域
１６ 亜鉛（Ｚｎ）層
１７ ニッケル（Ｎｉ）層
１８ 金（Ａｕ）層
１９ レジスト
２０ レジストマスク
２１ ハンダペースト
２２ バンプ電極

Claims (10)

  1. 半導体基板と、
    前記半導体基板の一方の主面に配設され、アルミニウムを主体材料としその表層部に銅層を有する電極パッドと、
    前記電極パッド上に配設されたバンプ下地層と、
    前記バンプ下地層を介して前記電極パッド上に配設されたバンプと
    を具備することを特徴とする半導体装置。
  2. 前記銅層は、斑状或いは島状の断続的な層であることを特徴とする請求項１に記載の半導体装置。
  3. 半導体基板と、
    前記半導体基板の一方の主面に配設され、アルミニウムを主体材料としその表層部に前記表層部から厚さ方向に濃度が低下して含有された銅を含む電極パッドと、
    前記電極パッド上に配設されたバンプ下地層と、
    前記バンプ下地層を介して前記電極パッド上に配設されたバンプと
    を具備することを特徴とする半導体装置。
  4. 前記電極パッド表層部に、前記表層部から前記電極パッドの厚さ方向に濃度が低下して含有される銅は、前記電極パッドの表層部に斑状或いは島状に断続的に配設されてなることを特徴とする請求項３に記載の半導体装置。
  5. 前記バンプ下地層は、ニッケル層からなることを特徴とする請求項１〜４のいずれか１項に記載の半導体装置。
  6. 半導体基板の一方の主面に、アルミニウムを主体材料とする電極パッドを形成する工程と、
    前記電極パッド表面に銅層を形成する工程と、
    前記銅層が形成された電極パッド上に亜鉛を被着する工程と、
    前記亜鉛を触媒として、前記電極パッド上にバンプ下地層を形成する工程と、
    前記バンプ下地層上にバンプを形成する工程と
    を具備することを特徴とする半導体装置の製造方法。
  7. 前記電極パッド表面に銅層を形成する工程の後に、
    前記電極パッド表層部に前記表層部から厚さ方向に濃度が低下するよう銅を含有せしめる工程を更に具備することを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 前記電極パッド表層部に前記表層部から厚さ方向に濃度が低下するよう銅を含有せしめる工程は、加熱処理により前記電極パッド表面に銅を拡散させることを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 前記銅層は、スパッタリング法或いは蒸着法により形成することを特徴とする請求項６〜８のいずれか１項に記載の半導体装置の製造方法。
  10. 前記銅層が形成された前記パッド電極上に、無電解メッキ法によりニッケルからなる下地層を形成することを特徴とする請求項６〜９のいずれか１項に記載の半導体装置の製造方法。
JP2006194852A 2006-07-14 2006-07-14 半導体装置及びその製造方法 Expired - Fee Related JP5162851B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006194852A JP5162851B2 (ja) 2006-07-14 2006-07-14 半導体装置及びその製造方法
KR1020060114886A KR100778041B1 (ko) 2006-07-14 2006-11-21 반도체 장치 및 그 제조 방법
US11/703,153 US7723847B2 (en) 2006-07-14 2007-02-07 Semiconductor device having an electrode pad, a bump provided above the electrode pad and a bump foundation layer therebetween
TW096104834A TWI337765B (en) 2006-07-14 2007-02-09 Semiconductor device and manufacturing method of the same
CNB2007100844838A CN100524715C (zh) 2006-07-14 2007-03-02 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006194852A JP5162851B2 (ja) 2006-07-14 2006-07-14 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008021950A true JP2008021950A (ja) 2008-01-31
JP5162851B2 JP5162851B2 (ja) 2013-03-13

Family

ID=38948418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006194852A Expired - Fee Related JP5162851B2 (ja) 2006-07-14 2006-07-14 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US7723847B2 (ja)
JP (1) JP5162851B2 (ja)
KR (1) KR100778041B1 (ja)
CN (1) CN100524715C (ja)
TW (1) TWI337765B (ja)

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010199103A (ja) * 2009-02-21 2010-09-09 New Japan Radio Co Ltd 半導体装置の製造方法
US8395287B2 (en) 2010-10-04 2013-03-12 Remy Technologies, Llc Coolant channels for electric machine stator
US8446056B2 (en) 2010-09-29 2013-05-21 Remy Technologies, Llc Electric machine cooling system and method
US8482169B2 (en) 2010-06-14 2013-07-09 Remy Technologies, Llc Electric machine cooling system and method
US8492952B2 (en) 2010-10-04 2013-07-23 Remy Technologies, Llc Coolant channels for electric machine stator
US8497608B2 (en) 2011-01-28 2013-07-30 Remy Technologies, Llc Electric machine cooling system and method
US8508085B2 (en) 2010-10-04 2013-08-13 Remy Technologies, Llc Internal cooling of stator assembly in an electric machine
US8513840B2 (en) 2010-05-04 2013-08-20 Remy Technologies, Llc Electric machine cooling system and method
US8546982B2 (en) 2011-07-12 2013-10-01 Remy Technologies, Llc Electric machine module cooling system and method
JP2013229491A (ja) * 2012-04-26 2013-11-07 Kyocera Corp 電極構造、半導体素子、半導体装置、サーマルヘッドおよびサーマルプリンタ
US8593021B2 (en) 2010-10-04 2013-11-26 Remy Technologies, Llc Coolant drainage system and method for electric machines
US8614538B2 (en) 2010-06-14 2013-12-24 Remy Technologies, Llc Electric machine cooling system and method
US8624452B2 (en) 2011-04-18 2014-01-07 Remy Technologies, Llc Electric machine module cooling system and method
US8648506B2 (en) 2010-11-09 2014-02-11 Remy Technologies, Llc Rotor lamination cooling system and method
US8659190B2 (en) 2010-06-08 2014-02-25 Remy Technologies, Llc Electric machine cooling system and method
US8692425B2 (en) 2011-05-10 2014-04-08 Remy Technologies, Llc Cooling combinations for electric machines
US8803381B2 (en) 2011-07-11 2014-08-12 Remy Technologies, Llc Electric machine with cooling pipe coiled around stator assembly
US8803380B2 (en) 2011-06-03 2014-08-12 Remy Technologies, Llc Electric machine module cooling system and method
US8975792B2 (en) 2011-09-13 2015-03-10 Remy Technologies, Llc Electric machine module cooling system and method
US9041260B2 (en) 2011-07-08 2015-05-26 Remy Technologies, Llc Cooling system and method for an electronic machine
US9048710B2 (en) 2011-08-29 2015-06-02 Remy Technologies, Llc Electric machine module cooling system and method
US9054565B2 (en) 2010-06-04 2015-06-09 Remy Technologies, Llc Electric machine cooling system and method
US9099900B2 (en) 2011-12-06 2015-08-04 Remy Technologies, Llc Electric machine module cooling system and method
US9331543B2 (en) 2012-04-05 2016-05-03 Remy Technologies, Llc Electric machine module cooling system and method
US10069375B2 (en) 2012-05-02 2018-09-04 Borgwarner Inc. Electric machine module cooling system and method

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7952207B2 (en) * 2007-12-05 2011-05-31 International Business Machines Corporation Flip-chip assembly with organic chip carrier having mushroom-plated solder resist opening
US20090206480A1 (en) * 2008-02-20 2009-08-20 Atmel Corporation Fabricating low cost solder bumps on integrated circuit wafers
US8211583B2 (en) 2008-05-08 2012-07-03 Bloom Energy Corporation Derivation of control parameters of fuel cell systems for flexible fuel operation
JP4896261B2 (ja) * 2008-06-23 2012-03-14 三菱電機株式会社 モータ用端子の絶縁ハウジング
WO2013067659A1 (zh) * 2011-11-11 2013-05-16 Chu Tse-Ming 晶圆焊垫的凸块结构及其制造方法
KR101936232B1 (ko) * 2012-05-24 2019-01-08 삼성전자주식회사 전기적 연결 구조 및 그 제조방법
KR102513360B1 (ko) * 2016-02-22 2023-03-24 삼성디스플레이 주식회사 범프 구조물, 범프 구조물을 포함하는 구동 칩 및 범프 구조물의 제조 방법
KR101924261B1 (ko) * 2016-08-30 2018-11-30 아주대학교산학협력단 서지 흡수 장치 및 이의 제조방법
KR102342552B1 (ko) * 2017-03-09 2021-12-23 삼성전자주식회사 3차원 반도체 소자 및 그 형성방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214421A (ja) * 1997-10-13 1999-08-06 Matsushita Electric Ind Co Ltd 半導体素子の電極形成方法
JP2001107254A (ja) * 1999-10-05 2001-04-17 Fujitsu Ltd Ｎｉ電極層の形成方法
JP2002064098A (ja) * 1999-08-27 2002-02-28 Fujitsu Ltd 金属配線構造、半導体装置及び半導体装置の製造方法
JP2004056020A (ja) * 2002-07-23 2004-02-19 Fujitsu Ltd 電極構造および電極構造を形成する方法
JP2004332068A (ja) * 2003-05-09 2004-11-25 Kobe Steel Ltd 磁気ディスク用クラッドアルミニウム合金基板及びその製造方法
WO2006011601A1 (ja) * 2004-07-29 2006-02-02 Kyocera Corporation 機能素子及びその製造方法、並びに機能素子実装構造体

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0734449B2 (ja) * 1987-11-30 1995-04-12 三菱電機株式会社 半導体装置の電極接合部構造
JP3015436B2 (ja) * 1990-09-25 2000-03-06 株式会社東芝 半導体装置およびその接続方法
JPH0684919A (ja) * 1992-09-03 1994-03-25 Sharp Corp フリップチップ形半導体装置のフェイスダウンボンディング用バンプ電極及びその作製方法
US6638847B1 (en) 2000-04-19 2003-10-28 Advanced Interconnect Technology Ltd. Method of forming lead-free bump interconnections
JP4051893B2 (ja) * 2001-04-18 2008-02-27 株式会社日立製作所 電子機器
JP3615206B2 (ja) 2001-11-15 2005-02-02 富士通株式会社 半導体装置の製造方法
JP3829325B2 (ja) * 2002-02-07 2006-10-04 日本電気株式会社 半導体素子およびその製造方法並びに半導体装置の製造方法
JP4260405B2 (ja) * 2002-02-08 2009-04-30 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US6767411B2 (en) * 2002-03-15 2004-07-27 Delphi Technologies, Inc. Lead-free solder alloy and solder reflow process
JP2004273956A (ja) 2003-03-11 2004-09-30 Seiko Epson Corp バンプ構造、半導体チップ、半導体装置、電子デバイスおよび電子機器
JP4571781B2 (ja) * 2003-03-26 2010-10-27 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR20050036464A (ko) * 2003-10-16 2005-04-20 삼성테크윈 주식회사 웨이퍼 상에 범프를 형성하는 방법 및, 그에 의한 범프를구비한 반도체 팩키지
KR100585104B1 (ko) * 2003-10-24 2006-05-30 삼성전자주식회사 초박형 플립칩 패키지의 제조방법
JP3981089B2 (ja) * 2004-02-18 2007-09-26 株式会社東芝 半導体装置とその製造方法
US6995084B2 (en) * 2004-03-17 2006-02-07 International Business Machines Corporation Method for forming robust solder interconnect structures by reducing effects of seed layer underetching
KR100605315B1 (ko) 2004-07-30 2006-07-28 삼성전자주식회사 집적회로 칩의 입출력 패드 구조
JP4322189B2 (ja) * 2004-09-02 2009-08-26 株式会社ルネサステクノロジ 半導体装置
TWI288447B (en) * 2005-04-12 2007-10-11 Siliconware Precision Industries Co Ltd Conductive bump structure for semiconductor device and fabrication method thereof
JP4428337B2 (ja) * 2005-12-02 2010-03-10 ソニー株式会社 半導体装置の製造方法
KR100809706B1 (ko) * 2006-10-10 2008-03-06 삼성전자주식회사 반도체 장치의 범프 형성방법 및 그에 의해 형성된 범프
DE102006051491A1 (de) * 2006-10-31 2008-05-15 Advanced Micro Devices, Inc., Sunnyvale Metallisierungsschichtstapel mit einer Aluminiumabschlussmetallschicht
US7727876B2 (en) * 2006-12-21 2010-06-01 Stats Chippac, Ltd. Semiconductor device and method of protecting passivation layer in a solder bump process
US7456090B2 (en) * 2006-12-29 2008-11-25 Taiwan Semiconductor Manufacturing Co., Ltd. Method to reduce UBM undercut

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214421A (ja) * 1997-10-13 1999-08-06 Matsushita Electric Ind Co Ltd 半導体素子の電極形成方法
JP2002064098A (ja) * 1999-08-27 2002-02-28 Fujitsu Ltd 金属配線構造、半導体装置及び半導体装置の製造方法
JP2001107254A (ja) * 1999-10-05 2001-04-17 Fujitsu Ltd Ｎｉ電極層の形成方法
JP2004056020A (ja) * 2002-07-23 2004-02-19 Fujitsu Ltd 電極構造および電極構造を形成する方法
JP2004332068A (ja) * 2003-05-09 2004-11-25 Kobe Steel Ltd 磁気ディスク用クラッドアルミニウム合金基板及びその製造方法
WO2006011601A1 (ja) * 2004-07-29 2006-02-02 Kyocera Corporation 機能素子及びその製造方法、並びに機能素子実装構造体

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010199103A (ja) * 2009-02-21 2010-09-09 New Japan Radio Co Ltd 半導体装置の製造方法
US8513840B2 (en) 2010-05-04 2013-08-20 Remy Technologies, Llc Electric machine cooling system and method
US9054565B2 (en) 2010-06-04 2015-06-09 Remy Technologies, Llc Electric machine cooling system and method
US8659190B2 (en) 2010-06-08 2014-02-25 Remy Technologies, Llc Electric machine cooling system and method
US8482169B2 (en) 2010-06-14 2013-07-09 Remy Technologies, Llc Electric machine cooling system and method
US8614538B2 (en) 2010-06-14 2013-12-24 Remy Technologies, Llc Electric machine cooling system and method
US8446056B2 (en) 2010-09-29 2013-05-21 Remy Technologies, Llc Electric machine cooling system and method
US8508085B2 (en) 2010-10-04 2013-08-13 Remy Technologies, Llc Internal cooling of stator assembly in an electric machine
US8492952B2 (en) 2010-10-04 2013-07-23 Remy Technologies, Llc Coolant channels for electric machine stator
US8593021B2 (en) 2010-10-04 2013-11-26 Remy Technologies, Llc Coolant drainage system and method for electric machines
US8395287B2 (en) 2010-10-04 2013-03-12 Remy Technologies, Llc Coolant channels for electric machine stator
US8648506B2 (en) 2010-11-09 2014-02-11 Remy Technologies, Llc Rotor lamination cooling system and method
US8497608B2 (en) 2011-01-28 2013-07-30 Remy Technologies, Llc Electric machine cooling system and method
US8624452B2 (en) 2011-04-18 2014-01-07 Remy Technologies, Llc Electric machine module cooling system and method
US8692425B2 (en) 2011-05-10 2014-04-08 Remy Technologies, Llc Cooling combinations for electric machines
US8803380B2 (en) 2011-06-03 2014-08-12 Remy Technologies, Llc Electric machine module cooling system and method
US9041260B2 (en) 2011-07-08 2015-05-26 Remy Technologies, Llc Cooling system and method for an electronic machine
US8803381B2 (en) 2011-07-11 2014-08-12 Remy Technologies, Llc Electric machine with cooling pipe coiled around stator assembly
US8546982B2 (en) 2011-07-12 2013-10-01 Remy Technologies, Llc Electric machine module cooling system and method
US9048710B2 (en) 2011-08-29 2015-06-02 Remy Technologies, Llc Electric machine module cooling system and method
US8975792B2 (en) 2011-09-13 2015-03-10 Remy Technologies, Llc Electric machine module cooling system and method
US9099900B2 (en) 2011-12-06 2015-08-04 Remy Technologies, Llc Electric machine module cooling system and method
US9331543B2 (en) 2012-04-05 2016-05-03 Remy Technologies, Llc Electric machine module cooling system and method
JP2013229491A (ja) * 2012-04-26 2013-11-07 Kyocera Corp 電極構造、半導体素子、半導体装置、サーマルヘッドおよびサーマルプリンタ
US10069375B2 (en) 2012-05-02 2018-09-04 Borgwarner Inc. Electric machine module cooling system and method

Also Published As

Publication number Publication date
KR100778041B1 (ko) 2007-11-21
US7723847B2 (en) 2010-05-25
US20080012128A1 (en) 2008-01-17
TWI337765B (en) 2011-02-21
TW200805531A (en) 2008-01-16
CN100524715C (zh) 2009-08-05
JP5162851B2 (ja) 2013-03-13
CN101106115A (zh) 2008-01-16

Similar Documents

Publication Publication Date Title
JP5162851B2 (ja) 半導体装置及びその製造方法
TWI582937B (zh) 封裝結構
US9013037B2 (en) Semiconductor package with improved pillar bump process and structure
JP2005513759A (ja) 半導体素子及びその形成方法
TW200926323A (en) Semiconductor device and method of forming interconnect structure for encapsulated die having pre-applied protective layer
JP2002203925A (ja) 外部接続端子及び半導体装置
TW200945462A (en) Fabricating low cost solder bumps on integrated circuit wafers
KR102210802B1 (ko) 반도체 장치 및 그 제조 방법
TW201220371A (en) Semiconductor device and manufacturing method of semiconductor device
US7176117B2 (en) Method for mounting passive components on wafer
JP2002280407A (ja) 半導体チップ及び半導体装置、回路基板並びに電子機器
JP2012190939A (ja) 半導体装置およびその製造方法
JP2002217226A (ja) はんだバンプ形成方法
JPH09205096A (ja) 半導体素子およびその製造方法および半導体装置およびその製造方法
KR101758999B1 (ko) 반도체 디바이스 및 그 제조 방법
JP2007258629A (ja) チップサイズパッケージの製造方法
US11056451B2 (en) Semiconductor device manufacturing method and semiconductor device
US20120126397A1 (en) Semiconductor substrate and method thereof
JP2730492B2 (ja) 半導体装置
JP2006120803A (ja) 半導体装置及び半導体装置の製造方法
JP5273920B2 (ja) 半導体装置
JP3506686B2 (ja) 半導体装置の製造方法
JPH11233542A (ja) 半導体装置及びその製造方法
JP7083648B2 (ja) 半導体装置の製造方法
JP2009194357A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080731

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090402

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120717

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121203

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees