CN100524715C - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN100524715C
CN100524715C CNB2007100844838A CN200710084483A CN100524715C CN 100524715 C CN100524715 C CN 100524715C CN B2007100844838 A CNB2007100844838 A CN B2007100844838A CN 200710084483 A CN200710084483 A CN 200710084483A CN 100524715 C CN100524715 C CN 100524715C
Authority
CN
China
Prior art keywords
electrode pad
layer
copper
semiconductor device
salient point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2007100844838A
Other languages
English (en)
Other versions
CN101106115A (zh
Inventor
牧野豊
冈本九弘
栗田行树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of CN101106115A publication Critical patent/CN101106115A/zh
Application granted granted Critical
Publication of CN100524715C publication Critical patent/CN100524715C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemically Coating (AREA)

Abstract

本发明提供一种半导体器件及其制造方法，其中当通过化学镀方法在由铝-硅(Al-Si)制成的电极焊盘上形成镍(Ni)层时，在沉淀作为催化剂的锌(Zn)之前，以不连续点或岛的形式在电极焊盘的表面上形成铜(Cu)，从而设置薄铜(Cu)层。

Description

半导体器件及其制造方法
相关申请的交叉引用
本申请基于2006年7月14日申请的在先日本专利申请No.2006-194852并要求享有该专利申请的优先权，在此结合引用该专利申请的全部内容。
技术领域
本发明涉及一种通过在电极焊盘上方设置凸点电极而构造的半导体器件及其制造方法。
背景技术
随着对电子装置小型化和具有更高性能的要求，同样要求安装在电子装置上的半导体器件具有更高性能、更高集成度以及更高的安装密度。
因此，作为一种满足更高密度安装要求的方式，所谓裸芯片安装作为半导体元件(半导体芯片)的安装形式引人注目。
在这种裸芯片安装中，作为将半导体元件的电极与上面安装该半导体元件的衬底内的电极布线进行连接的方式，往往使用所谓面向下安装(芯片倒装)，其中通过在半导体芯片的主表面上设置凸点电极，并将凸点电极连接到衬底的电极，而将半导体元件安装在衬底上。
当制造包括上述凸点电极的半导体器件时，通过化学镀方法将锌(Zn)沉淀在例如由铝-硅(Al-Si)制成的电极焊盘上，然后通过化学镀方法以锌(Zn)作为催化剂形成镍(Ni)层，从而形成凸点基层。
随后，在形成金(Au)层以覆盖镍层之后，利用焊料等作为材料在镍层上形成凸点电极(例如参阅专利文献1)。
[专利文献1]：日本专利No.3615206
然而，当通过上述传统技术形成凸点电极时，如果利用传统上使用的由铝-硅(Al-Si)制成的电极焊盘(Si：1wt％)作为电极焊盘，则凸点电极对电极焊盘的附着力很有可能是不足的，这会导致凸点电极分离。
通常，在测试凸点电极附着强度的所谓剪切试验中，如图10A所示，通过将剪切工具111与形成于电极焊盘103表面上方的凸点电极105接触来进行试验，在上述电极焊盘103与凸点电极105之间设置有由镍(Ni)制成的基层104，电极垫103设置在半导体衬底101上方，在电极焊盘103与半导体衬底101之间设置有绝缘层102。
即，使用边缘锋利的剪切工具111，并通过在平行于半导体衬底101表面的方向上相对于凸点电极105移动该剪切工具111且将该剪切工具111与凸点电极105接触，而将侧向压力施加到凸点电极105上。
顺带说明，在上述图中，数字106表示由氮化硅、聚酰亚胺等制成的钝化层，而数字106a表示在钝化层106中形成的开口(窗口)。
如果凸点电极105牢固地连接到电极焊盘103，如图10B所示，无论在任何位置与剪切工具111接触，凸点电极105都不会从电极焊盘103上分离，并且凸点电极105在其与剪切工具111接触的部分不被分开和除去的情况下留在原位。
然而，当电极焊盘103与凸点电极105之间的附着力不足时，则如图10C所示，由于剪切工具111对凸点电极105的压力，电极焊盘103与基层104之间产生分离，从而凸点电极105连同基层104从电极焊盘103上分离。
正如上述，由铝-硅(Al-Si)制成的电极焊盘103与基层104之间的附着力低，因此难以设置对电极焊盘103具有高附着力的凸点电极105。
本发明人已发现，电极焊盘103与基层104之间接触没有足够附着力的原因之一是，当在电极焊盘103上形成基层104时，在上述镀镍处理中作为催化剂的锌(Zn)的形态。
即，当形成基层104时作为催化剂的锌(Zn)对上述由铝-硅(Al-Si)制成的电极焊盘103具有低附着力，因此如图11A所示，在电极焊盘103的表面上产生不存在锌(Zn)107的区域。
锌(Zn)107是通过化学镀方法例如利用含锌镀液的二次浸锌法(doublezincate method)沉积的，但是难以使含锌镀液与电极焊盘103的表面均匀接触，因此在锌(Zn)的沉淀/沉积中出现密度不均匀或单侧分布。
锌(Zn)107的这种单侧沉淀还导致由镍(Ni)制成的基层104的单侧形成，并且如图11B所示，在电极焊盘103的表面上产生不存在基层104的区域S。
由于上述不存在基层104的区域的产生，如图11C所示，横跨单侧形成在电极焊盘103上的基层104和电极焊盘103的表面暴露部分形成凸点电极105，由此产生凸点电极105与电极焊盘103直接接触的部分。
在这种连接结构中，不仅电极焊盘103与基层104之间的附着力进一步恶化，而且凸点电极105中包含的焊料成分还会扩散到电极焊盘103内，从而显著削弱半导体器件的可靠性。
发明内容
鉴于上述问题提出本发明。本发明的目的是提供一种半导体器件，该半导体器件是通过在主要由铝(Al)例如铝-硅(Al-Si)形成的电极焊盘上方设置凸点电极且在凸点电极与电极焊盘之间设置镍(Ni)基层而构造的，在此半导体器件中，设置有对电极焊盘具有足够附着力的凸点电极；并且还提供一种能够以高可靠性形成上述结构的制造方法。
本发明的半导体器件包括：半导体衬底；电极焊盘，设置在所述半导体衬底的一个主表面上方，利用铝作为其主要材料，且在其表面层部分上具有铜层；凸点基层，设置在所述电极焊盘上；以及凸点，设置在所述电极焊盘上方，并且所述凸点基层位于所述凸点与所述电极焊盘之间，其中所述铜层是具有不连续点或岛的形式的层。
本发明的半导体器件包括：半导体衬底；电极焊盘，设置在所述半导体衬底的一个主表面上，利用铝作为其主要材料，且在其表面层部分中包含铜，铜的浓度从所述表面层部分起在厚度方向上变低；凸点基层，设置在所述电极焊盘上；以及凸点，设置在所述电极焊盘上方，并且所述凸点基层位于所述凸点与所述电极焊盘之间。
本发明的半导体器件的制造方法包括以下步骤：在半导体衬底的一个主表面上方，形成以铝作为主要材料的电极焊盘；在所述电极焊盘的表面上形成铜层，其中所述铜层是具有不连续点或岛的形式的层；在上面形成有所述铜层的所述电极焊盘上沉积锌；以所述锌作为催化剂，在所述电极焊盘上形成凸点基层；以及在所述凸点基层上形成凸点。
附图说明
图1A至图1F是示意性剖面图，示出根据本发明第一实施例的半导体器件的制造方法；
图2A至图2F是示意性剖面图，示出根据本发明第一实施例的半导体器件的制造方法；
图3A至图3C是示意性剖面图，以放大形式示出根据第一实施例的半导体器件制造方法的特定步骤；
图4A至图4G是示意性剖面图，示出根据本发明第二实施例的半导体器件的制造方法；
图5A和图5F是示意性剖面图，示出根据本发明第二实施例的半导体器件的制造方法；
图6A至图6C是示意性剖面图，以放大形式示出根据第二实施例的半导体器件制造方法的特定步骤；
图7A至图7G是示意性剖面图，逐步示出根据本发明的第三实施例的半导体器件的制造方法；
图8A至图8F是示意性剖面图，逐步示出根据本发明第三实施例的半导体器件的制造方法；
图9A至图9C是示意性剖面图，以放大形式示出根据第三实施例的半导体器件制造方法的特定步骤；
图10A至图10C是示意性剖面图，用于说明传统半导体器件的问题；而
图11A至图11C是示意性剖面图，示出传统半导体器件制造方法的步骤。
具体实施方式
-本发明的基本原理-
本发明人研究了以下问题：在由主要成分为铝(Al)的材料制成的电极焊盘表面上，形成由镍(Ni)制成的基层时，如上所述电极焊盘与基层之间的附着力低，此外作为催化剂的锌(Zn)的镀敷沉积特性也低。
从而，本发明人发现，这种现象在由含硅(Si)的铝(Al)基合金例如铝-硅(Al-Si)制成的电极焊盘中特别明显，但却不发生在由含铜(Cu)的铝(Al)基合金(例如铝-铜-钛(Al-Cu-Ti)、铝-硅-铜(Al-Si-Cu)，等等)制成的电极焊盘中。
然而，由于上述由铝-硅(Al-Si)制成的材料具有极好的可用性，其作为电极焊盘的材料富于多功能性，因此经常用作电极焊盘的材料。
因此，本发明人进行了研究，以便即使在由铝-硅(Al-Si)制成电极焊盘的情况下，作为用于形成镍(Ni)层的催化剂的锌(Zn)也可以均匀地沉淀在电极焊盘的表面上，并得到了本发明。
在本发明中，当在由不含铜的金属材料例如铝-硅(Al-Si)制成的电极焊盘表面上沉淀锌(Zn)时，在电极焊盘的表面上预先设置铜(Cu)层，或使该电极焊盘的表面中包含铜(Cu)，在此状态下，沉积/沉淀锌(Zn)。
利用上述锌(Zn)作为催化剂形成镍(Ni)层，并在该镍层上形成凸点电极。
此处，通过在使铜(Cu)层的厚度为大约1nm至大约20nm的条件下沉积铜(Cu)层，以点或岛的形式沉积铜(Cu)，从而形成不连续的覆盖层。
通过在电极焊盘的表面上将铜(Cu)设置为具有不连续点或岛形式的覆盖层，而在介于不连续的铜(Cu)覆盖层与其周围的电极焊盘的表面暴露部分之间的边界部分的表面上以高密度沉淀锌(Zn)，并且还在电极焊盘的介于铜(Cu)覆盖层的各点或岛状部分之间的暴露表面上进一步沉淀锌(Zn)，不过是以低密度进行沉淀。
因此，在电极焊盘的表面上，形成由分散布置的锌(Zn)制成且包含高密度部分的催化剂层。
同时，也能在如上所述在电极焊盘的表面上形成薄铜(Cu)层之后，通过执行热处理将铜(Cu)扩散到电极焊盘的表面中。
在此情况下，在电极焊盘的表面中铜(Cu)扩散为具有不连续点或岛形式的扩散区，并且铜(Cu)的浓度从电极焊盘的表面起在其厚度方向上变低。
通过在电极焊盘的表面上设置铜扩散区，对应于铜扩散区的存在/形成，以高密度沉淀锌(Zn)。
因此，在电极焊盘的表面上，形成由分散布置的锌(Zn)制成且包含高密度部分的催化剂层。
此外，也能在电极焊盘的表面上形成具有大约50nm厚度的铜(Cu)层之后，通过执行热处理将铜(Cu)扩散到电极焊盘的表面中。
在此情况下，铜(Cu)形成为连续地覆盖电极焊盘表面的膜。
从而，铜(Cu)扩散，同时在电极焊盘的表面处形成连续区域，并且铜(Cu)的浓度从电极焊盘的表面起在其厚度方向上变低。
通过设置上述铜扩散区，能够在电极焊盘的表面的整个区域上均匀地沉淀锌(Zn)，这确保了电极焊盘与由镍(Ni)制成的基层之间具有高附着力。
顺带说明，根据这种方法，必须在热处理之后除去在电极焊盘的表面上余留的铜(Cu)。
-本发明应用的各个优选实施例-
以下将参照附图详细描述本发明的各个实施例。在以下实施例中，半导体器件的构造将通过其制造方法进行描述。
(第一实施例)
本发明第一实施例中的半导体器件的制造方法在图1A至图1F、图2A至图2F以及图3A至图3C中示出。
制备半导体衬底，在该半导体衬底的一个主表面上形成多个半导体元件。该半导体衬底也称为半导体晶片，例如由硅(Si)制成。
对上述半导体衬底应用所谓的晶片工艺，并且在它的一个主表面上形成均具有有源元件(例如MOS晶体管)、无源元件(例如电容器元件)以及布线层的多个半导体元件，例如逻辑电路元件或半导体存储器元件。
在半导体衬底的每个半导体元件区中，在半导体衬底的表面上方设置用于外部连接的电极焊盘，并且在半导体衬底与电极焊盘之间设置绝缘层或多层布线层。
在后面将要描述的凸点电极形成之后，通过切割将半导体衬底分成独立的半导体元件。
顺带说明，在本实施例中，略去了对半导体元件中有源元件、无源元件以及布线层的构造的文字描述和图形表示。
图1A示出电极焊盘被设置于半导体衬底上的状态。
即，在覆盖半导体衬底11的主表面的绝缘层(或多层布线层上的绝缘层)12上选择性地设置电极焊盘13，并设置由氮化硅(SiN)层、聚酰亚胺层等制成的钝化层14以选择性地覆盖绝缘层12和电极焊盘13。
顺带说明，数字14a表示在电极焊盘13上和钝化层14中形成的开口(窗口)。
上述结构是通过以下步骤获得的：通过气相生长法或类似方法，在半导体衬底11的一个主表面上形成由氧化硅(SiO)等制成的绝缘层(或多层布线层上的绝缘层)12，其中在半导体衬底的这个主表面上形成有源元件(例如MOS晶体管)、无源元件(例如电容器元件)以及布线层；然后，通过溅射法或类似方法，在绝缘层12上形成含硅(Si)的铝(Al)合金层，其厚度大约为1μm。
然后，将上述含硅(Si)的铝(Al)合金层图案化，从而与布线(图中未示)一起形成多个电极焊盘13。
随后，沉积由氮化硅(SiN)制成的钝化层14，其厚度大约为1μm，以覆盖电极焊盘13。
作为钝化层14的一种生长方法，可利用常规的气相生长法。
作为钝化层14的材料，也可利用聚酰亚胺等。
然后，利用光学-蚀刻工艺，将钝化层14图案化，从而形成暴露出电极焊盘13的表面的开口14a。
随后，在电极焊盘13的暴露表面和钝化层14(见图1B)上沉积/形成铜(Cu)层15。
即，利用溅射法、气相沉积法、或类似方法，在钝化层14上以及在其开口14a中暴露出的电极焊盘13上，沉积厚度为大约1nm至大约20nm的铜(Cu)，从而形成铜(Cu)层15。
此时，如图3A所示，以不连续点或岛的形式沉积铜(Cu)层15(图3A以放大形式示出图1B中所示的电极焊盘13部分)。
顺带说明，除了图1B之外，在图1C至图1F以及图2A至图2F中，铜(Cu)层15也被示为具有均匀分布，但是铜(Cu)层15是以不连续点或岛的形式形成的，如图3A至图3C所示。
在本实施例中，在图1B中和图1B之后，未示出半导体衬底11部分。
然后，在电极焊盘13的表面上沉积锌(Zn)，从而形成锌(Zn)层16(见图1C)。
锌(Zn)层16是通过利用含锌(Zn)镀液的二次浸锌法，将半导体衬底11浸入化学镀液来形成的。
此时，锌(Zn)层16沉积/形成于电极焊盘13的暴露于钝化层14的开口14a中的表面(其上具有铜(Cu)层15)上。
锌(Zn)层16在后面描述的镍(Ni)的化学镀中用作催化剂。
在上述锌(Zn)的化学镀处理中，构成铜(Cu)层15的铜(Cu)与铝(Al)和锌(Zn)相比，具有较小的离子化趋势，因此保留在电极焊盘13的表面上，而不被离子化。
铜(Cu)层15以不连续点或岛的形式存在于电极焊盘13的表面上，如上所述。
因此，如图3B所示，沉积的锌(Zn)沉淀在电极焊盘13的位于不存在铜(Cu)层15的区域中的表面上(图3B以放大形式示出图1C所示的电极焊盘13部分)。
正如上述，在本实施例中，铜(Cu)层15以不连续点或岛的形式存在于电极焊盘13的表面上，因此锌(Zn)层16以分散状态形成于电极焊盘13的表面上。
即，在电极焊盘13的表面上，将铜(Cu)设置为具有不连续点或岛形式的覆盖层15，在介于铜(Cu)层15与其周围的电极焊盘13表面之间的边界部分上以高密度沉淀锌(Zn)，并且还在电极焊盘13的介于铜(Cu)层15的各点或岛状部分之间的暴露表面上进一步沉淀锌(Zn)，不过是以低密度进行沉淀的。
因此，由分散布置的锌(Zn)层16制成的催化剂层被设置在电极焊盘13的表面上。
然后，利用锌(Zn)层16作为催化剂，通过化学镀方法在电极焊盘13上形成镍(Ni)层17(见图1D)。
利用含上述镍(Ni)且含磷(P)和硼(B)的化学镀液，将半导体衬底11浸入镀液中，来执行镀镍(Ni)处理。
在此化学镀处理中，锌(Zn)层16用作催化剂，而镍(Ni)沉淀在电极焊盘13的暴露于钝化层14的开口14a中的表面上，从而形成镍(Ni)层17。
即，镍(Ni)置换了作为催化剂的锌(Zn)并沉淀，从而形成镍(Ni)层17。
此时，镍(Ni)是在置换了沉积在暴露于铜(Cu)层15(其以点或岛的形式沉积)的间隙中的电极焊盘部分上的锌(Zn)之后沉淀的，但是镍(Ni)不沉淀在不存在锌(Zn)层16的铜(Cu)层15上。
然后，随着镍(Ni)层17的生长，电极焊盘13表面上的铜(Cu)层15被镍(Ni)层17覆盖。
从而，将镍(Ni)层17设置在电极焊盘13的暴露于钝化层14的开口14a中的表面上，并且在镍(Ni)层17与电极焊盘13之间设置以不连续点或岛的形式沉积的铜(Cu)层15。
根据上述构造，由于铜(Cu)层15的存在，镍(Ni)层17设置为对电极焊盘13的表面具有高附着力。
镍(Ni)层17构成基层，其作为针对凸点电极的焊料成分的阻挡金属，并且作为其厚度，可选择与能够防止焊料成分扩散到电极焊盘13中的厚度相比相等或更大的厚度，例如3μm至10μm的厚度。
顺带说明，在此示出了在形成镍(Ni)层17的情况下，锌(Zn)层16从电极焊盘13的顶部消失，但是锌(Zn)层16可保留在电极焊盘13上，其虽然显著变薄但不消失。
然后，除去铜(Cu)层15的多余部分。
即，通过湿式蚀刻法除去钝化层14上在镍(Ni)层17周围余留的铜(Cu)层15(见图1E)。
上述湿式蚀刻通过将半导体衬底11浸入蚀刻溶液中来执行，该蚀刻溶液例如含有过氧化氢溶液作为主要成分。
从而，如图3C所示，得到这样一种构造：其中经由铜(Cu)覆盖层15设置镍(Ni)层17，铜(Cu)覆盖层15形成于电极焊盘13的暴露于开口14a中的表面上(图3C以放大形式示出了图1E中所示的电极焊盘13部分)。
然后，形成金(Au)层18以覆盖镍(Ni)层17(见图1F)。
为了防止镍(Ni)层17的表面氧化和提高在后续步骤中形成的凸点电极的焊料润湿性(solder wettability)，设置金(Au)层18，且金(Au)层18的厚度为能够满足焊料润湿性的厚度，例如大约30nm至70nm的厚度。
通过利用含金(Au)镀液的置换化学镀方法，将半导体衬底11浸入镀液中形成金(Au)层18。
从而，金(Au)沉淀在镍(Ni)层17的表面上，以覆盖镍(Ni)层17的表面，从而形成金(Au)层18。
然后，在半导体衬底上方形成厚度大约为30μm的光致抗蚀剂层19，以覆盖为金层18等覆盖的镍(Ni)层17(见图2A)。
随后，利用光学工艺来制作光致抗蚀剂层19，从而形成抗蚀掩模层20(见图2B)。
即，在表面上形成具有开口20a的抗蚀掩模层20，从开口20a中暴露出为金(Au)层18覆盖的镍(Ni)层17及其周围部分。
然后，将焊膏21填入抗蚀掩模层20的开口20a中(见图2C)。
当填充焊膏21时，希望焊膏不留在抗蚀掩模层20的上表面上。
因此，利用刮板(squeegee)(图中未示)，不仅将焊膏填入开口20a中，而且将施加到抗蚀掩模层20上的焊膏刮去。
为了可靠地将预定量的焊膏21填入开口20a中，简言之，这样的挤压(squeezing)要执行多次。
作为焊膏21，可使用通过将焊料粉添加到由松香、溶剂、活化剂等制成的焊剂成分中，或将焊料粉与焊剂成分混合而得到的焊膏。
作为构成焊料粉的材料，可使用多种金属的合金，上述金属选自锡(Sn)、铅(Pb)、铜(Cu)、银(Ag)、铟(In)、锌(Zn)、铋(Bi)、锑(Sb)、金(Au)、等等。
然后，对焊膏21进行回流。
此处，执行回流是为了使焊膏21附着到镍(Ni)层17上或与镍(Ni)层17结合。这次回流是在氮气气氛中，在等于或高于焊料熔点的预定温度下执行的。
顺带说明，如果在后处理中再次执行回流，不一定需要进行加热来获得预定的凸点电极形状和表面状态。
作为上述回流的结果，焊膏21变成近似球形体21a，并且构成金(Au)层18的金扩散到焊膏21a内(见图2D)。
然后，除去抗蚀掩模层20(见图2E)。
根据构成抗蚀掩模层20的抗蚀材料的种类，适当地选择为除去抗蚀掩模层20所需的溶剂和去除条件。
随后，对焊膏21再次进行回流(见图2F)。
这次回流也是在氮气气氛中，在等于或高于焊料熔点的温度下执行的。如上所述，近似球形的焊膏21a通过再次融化而被调整为具有所需的凸点形状和平滑的表面状态，并牢固地附着到镍(Ni)层17上且与之结合，从而形成凸点电极22。
作为以上步骤的结果，形成了半导体器件，其中通过在暴露于开口14a中的电极焊盘13上设置镍(Ni)层17，并且在电极焊盘13与镍层17之间设置铜(Cu)层15)，然后在镍(Ni)层17上设置凸点电极22来构造该半导体器件。
在本实施例中，在电极焊盘13的暴露于钝化层14的开口14a中的表面上沉积锌(Zn)层16，在锌(Zn)层16与电极焊盘13之间设置以不连续点或岛的形式沉积的铜(Cu)层，并且利用锌(Zn)层16作为催化剂进一步设置镍(Ni)层17。
根据上述构造，在处于选择性地设置有铜(Cu)层15状态下的电极焊盘13表面上，沉淀/形成锌(Zn)层16，设置置换锌(Zn)层16并具有近似均匀厚度的镍(Ni)层17，并在此镍(Ni)层17上形成凸点电极22。
正如上述，凸点电极22设置在电极焊盘13上方，并且在凸点电极22与电极焊盘13之间形成具有近似均匀厚度的镍(Ni)层17，镍(Ni)层17可靠地防止构成凸点电极22的焊料成分扩散到电极焊盘13内。
而且，由于存在以不连续点或岛的形式沉积的铜(Cu)层15，因此镍(Ni)层17对电极焊盘13的附着力显著提高。从而，凸点电极22形成为对电极焊盘13具有强附着力，并确保了高可靠性。
如上所述，根据本实施例，当利用由铝-硅(Al-Si)等制成的电极焊盘在其上设置凸点电极时，在电极焊盘上设置以不连续点或岛的形式沉积的铜(Cu)层，这样就能确保凸点电极的足够附着力并获得与电极焊盘稳定连接的凸点电极，从而能够实现高度可靠的半导体器件。
(第二实施例)
以下将描述本发明的第二实施例。
类似于上述第一实施例，本实施例揭示一种半导体器件及其制造方法，该半导体器件是通过经镍(Ni)层连接电极焊盘和凸点电极而构造的，但与上述第一实施例的不同之处在于增加了铜(Cu)热扩散步骤。
第二实施例中的半导体器件的制造方法在图4A至图4G、图5A至图5F以及图6A至图6C中示出。
顺带说明，将用相同的数字和符号来表示与上述第一实施例中的部件对应的部件，而且省略对相同步骤的详细描述。
首先，在图4A和图4B所示的步骤中，执行与上述第一实施例中图1A和图1B所示相同的步骤。
顺带说明，在本实施例中，图4B中及在图4B之后，省略半导体衬底11的图形表示。
在以上步骤中，在电极焊盘13的暴露于钝化层14的开口14a中的表面上，以不连续点或岛的形式形成有薄铜(Cu)层15的状态下，对半导体衬底11进行热处理(见图4C)。
上述热处理是在以下条件下执行：例如，在真空环境中，温度为300℃，时间为3分钟。
作为上述热处理的结果，如图6A所示，构成铜(Cu)层15的铜(Cu)热扩散到电极焊盘13的表面层部分内，并且在电极焊盘13中形成铜(Cu)扩散区15a，其具有这样的浓度成分：从电极焊盘13的表面起，随着深度变深，浓度变低(图6A以放大形式示出图4C中所示的电极焊盘13部分)。
铜(Cu)扩散区15a是在分散状态下，以如上所述不连续点或岛的形式形成在电极焊盘13的表面部分中。
而且，铜(Cu)扩散区15a具有这样的浓度分布：从电极焊盘13的表面起，在电极焊盘13的厚度方向上浓度逐渐降低。
顺带说明，除了图4C之外，在图4D至图4G和图5A至图5G中，铜(Cu)扩散区15a也被示为一个具有均匀深度的区域，但是铜(Cu)扩散区15a对应于薄铜(Cu)层15的沉积状态，并且如图6A至图6C所示，铜(Cu)扩散区15a以岛的形式形成为孤立的或连续的，并具有在深度方向上变化的浓度。
然后，在电极焊盘13的表面上沉淀锌(Zn)，从而形成锌(Zn)层16(见图4D)。
如上所述，通过使用含锌(Zn)镀液的二次浸锌法，将半导体衬底11浸入化学镀液中，在电极焊盘13的暴露于钝化层14的开口14a中的表面上沉积/形成锌(Zn)层16，在电极焊盘13的表面处具有铜(Cu)扩散区15a。
锌(Zn)层16在下文描述的镍(Ni)化学镀中用作催化剂。
在本实施例中，铜(Cu)扩散区15a形成于电极焊盘13的表面层中，而不存在单独的铜(Cu)层。
因此，在电极焊盘13的暴露于开14a中的表面上，锌(Zn)以高密度沉淀在铜(Cu)扩散区15a上；并且在铜扩散区15a的各点或岛状部分之间，形成锌(Zn)层16，不过是以低密度进行沉淀(图6B以放大形式示出图4D中所示的电极焊盘13部分)。
然后，利用锌(Zn)层16作为催化剂，通过化学镀方法，在电极焊盘13上形成镍(Ni)层17(见图4E)。
利用含上述镍(Ni)且含磷(P)和硼(B)的化学镀液，将半导体衬底11浸入镀液中，来执行镀镍(Ni)处理。
在此化学镀处理中，锌(Zn)层16用作催化剂，而镍(Ni)沉淀在电极焊盘13的暴露于钝化层14的开14a中的表面上，从而形成镍(Ni)层17。
即，镍(Ni)置换了作为催化剂的锌(Zn)并沉淀，从而形成镍(Ni)层17。
从而，如图6C所示，在电极焊盘13的暴露于开14a中的表面上，形成镍(Ni)层17(图6C以放大形式示出图4E中所示的电极焊盘13部分)。
在本实施例中，在没有铜(Cu)单独存在于电极焊盘13表面上的情况下，在电极焊盘13上沉积足够量的锌(Zn)，因此置换了锌(Zn)并沉积到电极焊盘13上的镍(Ni)层17的附着力足够高。
镍(Ni)层17构成基层，其作为针对下文描述的凸点电极22的焊料成分的阻挡金属，并且其厚度为与能够防止焊料成分扩散到电极焊盘13中的厚度相比相等或更大的厚度，例如3μm至10μm的厚度。
顺带说明，同样在此示出了在形成镍(Ni)层17的情况下，锌(Zn)层16从电极焊盘13的顶部消失，但是锌(Zn)层16可保留在电极焊盘13上，其虽然显著变薄但不消失。
然后，如图4F和图4G以及图5A至图5F所示，按顺序执行在上述第一实施例中图1E和图1F以及图2A至图2F所示相同的步骤，并且通过在电极焊盘13的暴露于开口14a中的表面层内形成铜(Cu)扩散区15a的状态下在电极焊盘13上设置镍(Ni)层17，然后在镍(Ni)层17上设置凸点电极22，形成半导体器件。
在本实施例中，在电极焊盘13的暴露于开口14a中的表面层部分内，以不连续点或岛的形式形成铜(Cu)扩散15a之后，在电极焊盘13上沉积锌(Zn)层，并以该锌(Zn)层作为催化剂来形成镍(Ni)层17。
根据上述构造，在电极焊盘13的表面部分上，对应薄铜(Cu)层15的扩散状态沉淀锌(Zn)，从而形成锌(Zn)层16。然后，以该锌(Zn)层16作为催化剂在电极焊盘13的表面上形成镍(Ni)层17。
从而，在电极焊盘13的表面上方设置凸点电极22，并且在凸点电极22与电极焊盘13之间设置具有均匀厚度的镍(Ni)层17，这将可靠地防止构成凸点电极22的焊料成分扩散到电极焊盘13中。
此外，由于存在以不连续点或岛的形式沉积的铜(Cu)扩散区15a，因此镍(Ni)层17对电极焊盘13的附着力显著提高。从而，凸点电极22形成为对电极焊盘13具有强附着力，并确保了高可靠性。
如上所述，根据本实施例，当利用由铝-硅(Al-Si)等制成的电极焊盘在其上设置凸点电极时，在电极焊盘的表面层部分中设置以不连续点或岛的形式形成的铜(Cu)扩散区，这样就能确保凸点电极的足够附着力并获得与电极焊盘稳定连接的凸点电极，从而能够实现高度可靠的半导体器件。
(第三实施例)
以下将描述本发明的第三实施例。
类似于上述实施例，本实施例揭示一种半导体器件及其制造方法，该半导体器件是通过经镍(Ni)层连接电极焊盘和凸点电极而构造的，但与上述实施例的不同之处在于，铜(Cu)膜的形成状态和铜的扩散方式。
第三实施例中的半导体器件的制造方法在图7A至图7G、图8A至图8F以及图9A至图9C中示出。
顺带说明，将用相同的数字和符号来表示与上述第一实施例和第二实施例中的部件对应的部件，而且省略对相同步骤的详细描述。
首先，如图7A所示，执行与上述第一实施例中图1A所示相同的步骤。
然后，在电极焊盘13的表面上形成铜(Cu)层25(见图7B)。
即，通过溅射法或气相沉积法，在整个表面上，包括电极焊盘13的暴露于钝化层14的开口14a中的表面上沉积铜(Cu)，从而形成铜(Cu)层25。
此时，铜(Cu)层25的厚度大约为50nm，厚于第二实施例中铜(Cu)层15的厚度。
顺带说明，在本实施例中，在图7B中和在图7B之后，将省略对半导体衬底11的图形表示。
然后，在电极焊盘13的暴露于钝化层14的开口14a中的表面上形成有铜(Cu)层25的状态下，对半导体衬底11进行热处理(见图7C)。
上述热处理是在以下条件下执行的：在真空环境中，温度为300℃，时间为3分钟。
作为上述热处理的结果，如图9A所示，铜(Cu)层25的铜(Cu)热扩散到电极焊盘13的表面层内，从而形成铜(Cu)扩散区25a，铜(Cu)扩散区25a具有这样的浓度成分：在电极焊盘13中从其表面起，随着深度变深，浓度变低(图9A以放大形式示出图7C中所示的电极焊盘13部分)。
此处，铜(Cu)扩散区25a是以均匀厚度连续形成的，因此与上述第二实施例中的铜(Cu)扩散区15a相比，铜(Cu)扩散区25a形成为在电极焊盘13的表面层部分的平面处具有更均匀的浓度分布，并具有这样的浓度梯度：在电极焊盘13的厚度方向上，从表面起随着深度变深，浓度变低。
然后，除去铜(Cu)层25(见图7D)。
即，通过湿式蚀刻法，除去余留在电极焊盘13的暴露于开口14a中的表面上的部分，亦即经上述热处理未扩散到电极焊盘13中的未反应铜(Cu)，以及位于开口14a周围的钝化层14上的铜(Cu)。
上述湿式蚀刻通过将半导体衬底11浸入蚀刻溶液来执行，该蚀刻溶液例如含有过氧化氢溶液作为主要成分。
从而，铜(Cu)层25未余留在电极焊盘13的表面上，而且电极焊盘13的表面层部分转变成含有扩散铜(Cu)的铝-硅(Al-Si)合金状态。
然后，在电极焊盘13的表面上沉淀锌(Zn)，从而形成锌(Zn)层16(见图7E)。
如上所述，通过使用含锌(Zn)镀液的二次浸锌法，将半导体衬底11浸入化学镀液中，在电极焊盘13的暴露于钝化层14的开口14a中的表面上沉积/形成锌(Zn)层16，在电极焊盘13的表面层部分处具有铜(Cu)扩散区25a。
锌(Zn)层16在下文描述的镍(Ni)化学镀中用作催化剂。
此处，电极焊盘13的表面转变成如上所述含铜(Cu)的铝-硅(Al-Si)合金状态。
因此，如图9B所示，锌(Zn)以近似均匀分布的状态，沉积/形成于电极焊盘13的暴露表面的整个区域上方(图9B以放大形式示出图7E中所示的电极焊盘13部分)。
然后，通过化学镀方法，利用锌(Zn)层16作为催化剂，在电极焊盘13上形成镍(Ni)层17(见图7F)。
利用含镍(Ni)且含磷(P)和硼(B)的化学镀液，将半导体衬底11浸入镀液中，来执行镀镍(Ni)处理。
在此化学镀处理中，锌(Zn)层16用作催化剂，而镍(Ni)沉淀在电极焊盘13的暴露于钝化层14的开口14a中的表面上，从而形成镍(Ni)层17。
即，镍(Ni)置换了作为催化剂的锌(Zn)并且沉淀，从而形成镍(Ni)层17。
从而，如图9C所示，在电极焊盘13的暴露于开口14a中的表面上，形成镍(Ni)层17(图9C以放大形式示出图7F中所示的电极焊盘13部分)。
在上文描述的本实施例中，由于铜(Cu)扩散区25a(其形成在电极焊盘13的暴露表面的整个区域中)的表面处的平面均匀性，镍(Ni)层17对电极焊盘13的附着力显著提高。
镍(Ni)层17作为针对凸点电极(在下文中描述)的焊料成分的阻挡金属，并且其厚度为与能够防止焊料成分扩散到电极焊盘13中的厚度相比相等或更大的厚度，例如3μm至10μm的厚度。
顺带说明，同样在此示出了在形成镍(Ni)层17的情况下，锌(Zn)层16从电极焊盘13的顶部消失，但是锌(Zn)层16可保留在电极焊盘13上，其虽然显著变薄但不消失。
然后，如图7G和图8A至图8F所示，按顺序执行与上述第一实施例中图1F和图2A至图2F所示相同的步骤，并且通过在电极焊盘13的暴露于开口14a中的表面层内形成铜(Cu)扩散区25a的状态下在电极焊盘13的表面上形成镍(Ni)层17，然后在镍(Ni)层17上设置凸点电极22，形成半导体器件。
在本实施例中，在电极焊盘13的暴露于开口14a中的表面层的几乎整个区域中形成铜(Cu)扩散区25a的状态下，在电极焊盘13的表面上形成镍(Ni)层17。
通过上述构造，在电极焊盘13的表面上形成以近似均匀分布沉淀的锌(Zn)层16。然后，以上述锌(Zn)层16作为催化剂，在电极焊盘13的表面上以均匀厚度形成镍(Ni)层17。
从而，可靠地防止了构成凸点电极22的焊料成分扩散到电极焊盘13内，其中凸点电极22设置在电极焊盘13的表面上方，并且在凸点电极22与电极焊盘13之间设置镍(Ni)层17。
此外，由于在电极焊盘13中存在铜(Cu)扩散区25a，因此镍(Ni)层17对电极焊盘13的附着力显著提高。从而，在更稳定的状态下将凸点电极22设置为对电极焊盘13具有高附着力，并确保了高可靠性。
如上所述，根据本实施例，当利用由铝-硅(Al-Si)等制成的电极焊盘在其上设置凸点电极时，在电极焊盘的表面层部分的几乎整个区域中设置铜(Cu)扩散区，这样就能确保凸点电极的足够附着力并获得与电极焊盘稳定连接的凸点电极，从而能够实现高度可靠的半导体器件。
根据本发明，通过一种结构并通过上述凸点电极的形成步骤，能够实现高度可靠的半导体器件，所述结构为：当在不含铜(Cu)的电极焊盘，例如由铝-硅(Al-Si)制成的电极焊盘上方设置凸点电极并且在电极焊盘与凸点电极之间设置由镍(Ni)制成的基层时，在电极焊盘与凸点电极之间设置有基层的情况下将凸点电极设置为对电极焊盘具有高附着力。
在任何方面所述实施例均应被视为说明性而非限定性的，因此落在权利要求等效方案的含义和范围内的所有改动均涵盖在本发明内。在不偏离本发明的精神或本质特征的情况下，本发明可以其它特定形式来实施。

Claims (16)

1.一种半导体器件，包括：
半导体衬底；
电极焊盘，设置在所述半导体衬底的一个主表面上方，利用铝作为其主要材料，且在其表面层部分上具有铜层；
凸点基层，设置在所述电极焊盘上；以及
凸点，设置在所述电极焊盘上方，并且所述凸点基层位于所述凸点与所述电极焊盘之间，
其中所述铜层是具有不连续点或岛的形式的层。
2.根据权利要求1所述的半导体器件，其中所述凸点基层由镍层形成。
3.根据权利要求1所述的半导体器件，其中所述铜层形成为具有大于等于1nm且小于等于20nm范围内的厚度。
4.根据权利要求1所述的半导体器件，其中所述电极焊盘设置在绝缘层上，所述绝缘层设置在所述半导体衬底的所述一个主表面上。
5.一种半导体器件，包括：
半导体衬底；
电极焊盘，设置在所述半导体衬底的一个主表面上，利用铝作为其主要材料，且在其表面层部分中包含铜，铜的浓度从所述电极焊盘的表面起在厚度方向上变低；
凸点基层，设置在所述电极焊盘上；以及
凸点，设置在所述电极焊盘上方，并且所述凸点基层位于所述凸点与所述电极焊盘之间。
6.根据权利要求5所述的半导体器件，其中包含在所述电极焊盘的表面层部分中且其浓度从所述电极焊盘的表面起在所述电极焊盘的厚度方向上变低的铜，是以点或岛的形式不连续地设置在所述电极焊盘的表面层部分中。
7.根据权利要求5所述的半导体器件，其中所述凸点基层由镍层形成。
8.根据权利要求5所述的半导体器件，其中还包括位于所述电极焊盘表面层部分上的铜层，所述铜层形成为具有大于等于1nm且小于等于20nm范围内的厚度。
9.根据权利要求5所述的半导体器件，其中所述电极焊盘设置在绝缘层上，所述绝缘层设置在所述半导体衬底的所述一个主表面上。
10.一种半导体器件的制造方法，包括以下步骤：
在半导体衬底的一个主表面上方，形成以铝作为主要材料的电极焊盘；
在所述电极焊盘的表面上形成铜层，其中所述铜层是具有不连续点或岛的形式的层；
在上面形成有所述铜层的所述电极焊盘上沉积锌；
以所述锌作为催化剂，在所述电极焊盘上形成凸点基层；以及
在所述凸点基层上形成凸点。
11.根据权利要求10所述的半导体器件的制造方法，在所述电极焊盘的表面上形成铜层的所述步骤之后，还包括以下步骤：将铜包含于所述电极焊盘的表面层部分中并使得铜的浓度从所述电极焊盘的表面起在厚度方向上变低。
12.根据权利要求11所述的半导体器件的制造方法，其中在将铜包含于所述电极焊盘的表面层部分中并使得铜的浓度从所述电极焊盘的表面起在厚度方向上变低的所述步骤中，通过热处理将铜扩散到所述电极焊盘的表面中。
13.根据权利要求10所述的半导体器件的制造方法，其中所述铜层是通过溅射法或气相沉积法形成的。
14.根据权利要求10所述的半导体器件的制造方法，其中通过化学镀方法，在上面形成有所述铜层的所述电极焊盘上，形成由镍制成的所述凸点基层。
15.根据权利要求10所述的半导体器件的制造方法，其中所述铜层形成为具有大于等于1nm且小于等于20nm范围内的厚度。
16.根据权利要求10所述的半导体器件的制造方法，还包括以下步骤：在形成所述凸点基层之后，除去所述凸点基层周围的铜。
CNB2007100844838A 2006-07-14 2007-03-02 半导体器件及其制造方法 Expired - Fee Related CN100524715C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006194852 2006-07-14
JP2006194852A JP5162851B2 (ja) 2006-07-14 2006-07-14 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN101106115A CN101106115A (zh) 2008-01-16
CN100524715C true CN100524715C (zh) 2009-08-05

Family

ID=38948418

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007100844838A Expired - Fee Related CN100524715C (zh) 2006-07-14 2007-03-02 半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US7723847B2 (zh)
JP (1) JP5162851B2 (zh)
KR (1) KR100778041B1 (zh)
CN (1) CN100524715C (zh)
TW (1) TWI337765B (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7952207B2 (en) * 2007-12-05 2011-05-31 International Business Machines Corporation Flip-chip assembly with organic chip carrier having mushroom-plated solder resist opening
US20090206480A1 (en) * 2008-02-20 2009-08-20 Atmel Corporation Fabricating low cost solder bumps on integrated circuit wafers
US8211583B2 (en) 2008-05-08 2012-07-03 Bloom Energy Corporation Derivation of control parameters of fuel cell systems for flexible fuel operation
JP4896261B2 (ja) * 2008-06-23 2012-03-14 三菱電機株式会社 モータ用端子の絶縁ハウジング
JP5432543B2 (ja) * 2009-02-21 2014-03-05 新日本無線株式会社 半導体装置の製造方法
EP2567450A4 (en) 2010-05-04 2018-01-17 Remy Technologies, LLC Electric machine cooling system and method
US9054565B2 (en) 2010-06-04 2015-06-09 Remy Technologies, Llc Electric machine cooling system and method
WO2011156513A2 (en) 2010-06-08 2011-12-15 Remy Technologies, Llc Electric machine cooling system and method
US8614538B2 (en) 2010-06-14 2013-12-24 Remy Technologies, Llc Electric machine cooling system and method
US8482169B2 (en) 2010-06-14 2013-07-09 Remy Technologies, Llc Electric machine cooling system and method
US8446056B2 (en) 2010-09-29 2013-05-21 Remy Technologies, Llc Electric machine cooling system and method
US8492952B2 (en) 2010-10-04 2013-07-23 Remy Technologies, Llc Coolant channels for electric machine stator
US8508085B2 (en) 2010-10-04 2013-08-13 Remy Technologies, Llc Internal cooling of stator assembly in an electric machine
US8395287B2 (en) 2010-10-04 2013-03-12 Remy Technologies, Llc Coolant channels for electric machine stator
US8593021B2 (en) 2010-10-04 2013-11-26 Remy Technologies, Llc Coolant drainage system and method for electric machines
US8648506B2 (en) 2010-11-09 2014-02-11 Remy Technologies, Llc Rotor lamination cooling system and method
US8497608B2 (en) 2011-01-28 2013-07-30 Remy Technologies, Llc Electric machine cooling system and method
WO2012145302A2 (en) 2011-04-18 2012-10-26 Remy Technologies, Llc Electric machine module cooling system and method
US8692425B2 (en) 2011-05-10 2014-04-08 Remy Technologies, Llc Cooling combinations for electric machines
WO2012167274A1 (en) 2011-06-03 2012-12-06 Remy Technologies, Llc Electric machine module cooling system and method
US9041260B2 (en) 2011-07-08 2015-05-26 Remy Technologies, Llc Cooling system and method for an electronic machine
US8803381B2 (en) 2011-07-11 2014-08-12 Remy Technologies, Llc Electric machine with cooling pipe coiled around stator assembly
US8546982B2 (en) 2011-07-12 2013-10-01 Remy Technologies, Llc Electric machine module cooling system and method
US9048710B2 (en) 2011-08-29 2015-06-02 Remy Technologies, Llc Electric machine module cooling system and method
US8975792B2 (en) 2011-09-13 2015-03-10 Remy Technologies, Llc Electric machine module cooling system and method
WO2013067659A1 (zh) * 2011-11-11 2013-05-16 Chu Tse-Ming 晶圆焊垫的凸块结构及其制造方法
US9099900B2 (en) 2011-12-06 2015-08-04 Remy Technologies, Llc Electric machine module cooling system and method
US9331543B2 (en) 2012-04-05 2016-05-03 Remy Technologies, Llc Electric machine module cooling system and method
JP2013229491A (ja) * 2012-04-26 2013-11-07 Kyocera Corp 電極構造、半導体素子、半導体装置、サーマルヘッドおよびサーマルプリンタ
US10069375B2 (en) 2012-05-02 2018-09-04 Borgwarner Inc. Electric machine module cooling system and method
KR101936232B1 (ko) * 2012-05-24 2019-01-08 삼성전자주식회사 전기적 연결 구조 및 그 제조방법
KR102513360B1 (ko) * 2016-02-22 2023-03-24 삼성디스플레이 주식회사 범프 구조물, 범프 구조물을 포함하는 구동 칩 및 범프 구조물의 제조 방법
KR101924261B1 (ko) * 2016-08-30 2018-11-30 아주대학교산학협력단 서지 흡수 장치 및 이의 제조방법
KR102342552B1 (ko) * 2017-03-09 2021-12-23 삼성전자주식회사 3차원 반도체 소자 및 그 형성방법

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0734449B2 (ja) * 1987-11-30 1995-04-12 三菱電機株式会社 半導体装置の電極接合部構造
JP3015436B2 (ja) * 1990-09-25 2000-03-06 株式会社東芝 半導体装置およびその接続方法
JPH0684919A (ja) * 1992-09-03 1994-03-25 Sharp Corp フリップチップ形半導体装置のフェイスダウンボンディング用バンプ電極及びその作製方法
JPH11214421A (ja) * 1997-10-13 1999-08-06 Matsushita Electric Ind Co Ltd 半導体素子の電極形成方法
JP4428832B2 (ja) * 1999-08-27 2010-03-10 富士通株式会社 金属配線構造、半導体装置及び半導体装置の製造方法
JP4196314B2 (ja) * 1999-10-05 2008-12-17 富士通株式会社 Ｎｉ電極層の形成方法
US6638847B1 (en) 2000-04-19 2003-10-28 Advanced Interconnect Technology Ltd. Method of forming lead-free bump interconnections
JP4051893B2 (ja) * 2001-04-18 2008-02-27 株式会社日立製作所 電子機器
JP3615206B2 (ja) 2001-11-15 2005-02-02 富士通株式会社 半導体装置の製造方法
JP3829325B2 (ja) * 2002-02-07 2006-10-04 日本電気株式会社 半導体素子およびその製造方法並びに半導体装置の製造方法
JP4260405B2 (ja) * 2002-02-08 2009-04-30 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US6767411B2 (en) * 2002-03-15 2004-07-27 Delphi Technologies, Inc. Lead-free solder alloy and solder reflow process
JP2004056020A (ja) * 2002-07-23 2004-02-19 Fujitsu Ltd 電極構造および電極構造を形成する方法
JP2004273956A (ja) 2003-03-11 2004-09-30 Seiko Epson Corp バンプ構造、半導体チップ、半導体装置、電子デバイスおよび電子機器
JP4571781B2 (ja) * 2003-03-26 2010-10-27 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2004332068A (ja) * 2003-05-09 2004-11-25 Kobe Steel Ltd 磁気ディスク用クラッドアルミニウム合金基板及びその製造方法
KR20050036464A (ko) * 2003-10-16 2005-04-20 삼성테크윈 주식회사 웨이퍼 상에 범프를 형성하는 방법 및, 그에 의한 범프를구비한 반도체 팩키지
KR100585104B1 (ko) * 2003-10-24 2006-05-30 삼성전자주식회사 초박형 플립칩 패키지의 제조방법
JP3981089B2 (ja) * 2004-02-18 2007-09-26 株式会社東芝 半導体装置とその製造方法
US6995084B2 (en) * 2004-03-17 2006-02-07 International Business Machines Corporation Method for forming robust solder interconnect structures by reducing effects of seed layer underetching
JP4722047B2 (ja) * 2004-07-29 2011-07-13 京セラ株式会社 機能素子及びその製造方法、並びに機能素子実装構造体
KR100605315B1 (ko) * 2004-07-30 2006-07-28 삼성전자주식회사 집적회로 칩의 입출력 패드 구조
JP4322189B2 (ja) * 2004-09-02 2009-08-26 株式会社ルネサステクノロジ 半導体装置
TWI288447B (en) * 2005-04-12 2007-10-11 Siliconware Precision Industries Co Ltd Conductive bump structure for semiconductor device and fabrication method thereof
JP4428337B2 (ja) * 2005-12-02 2010-03-10 ソニー株式会社 半導体装置の製造方法
KR100809706B1 (ko) * 2006-10-10 2008-03-06 삼성전자주식회사 반도체 장치의 범프 형성방법 및 그에 의해 형성된 범프
DE102006051491A1 (de) * 2006-10-31 2008-05-15 Advanced Micro Devices, Inc., Sunnyvale Metallisierungsschichtstapel mit einer Aluminiumabschlussmetallschicht
US7727876B2 (en) * 2006-12-21 2010-06-01 Stats Chippac, Ltd. Semiconductor device and method of protecting passivation layer in a solder bump process
US7456090B2 (en) * 2006-12-29 2008-11-25 Taiwan Semiconductor Manufacturing Co., Ltd. Method to reduce UBM undercut

Also Published As

Publication number Publication date
US7723847B2 (en) 2010-05-25
US20080012128A1 (en) 2008-01-17
CN101106115A (zh) 2008-01-16
TWI337765B (en) 2011-02-21
JP2008021950A (ja) 2008-01-31
TW200805531A (en) 2008-01-16
JP5162851B2 (ja) 2013-03-13
KR100778041B1 (ko) 2007-11-21

Similar Documents

Publication Publication Date Title
CN100524715C (zh) 半导体器件及其制造方法
US6608381B1 (en) Integrated electronic device having flip-chip connection with circuit board and fabrication method thereof
US6362090B1 (en) Method for forming flip chip bump and UBM for high speed copper interconnect chip using electroless plating method
JP6078585B2 (ja) 小型電子機器、その形成方法、およびシステム
KR101245114B1 (ko) 열 싱크로의 열 전도를 강화하기 위하여 야금 본드를 통합한 집적 회로 디바이스
KR100598757B1 (ko) 반도체 장치 및 그 제조 방법
TWI223427B (en) Interconnections to copper ICS
US7087511B2 (en) Method for conducting heat in a flip-chip assembly
JP2526007B2 (ja) 半導体チップへの電気的相互接続を形成するための構造および方法
US7335536B2 (en) Method for fabricating low resistance, low inductance interconnections in high current semiconductor devices
US20080136019A1 (en) Solder Bump/Under Bump Metallurgy Structure for High Temperature Applications
TW201104769A (en) Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
KR100304993B1 (ko) 범프형집적회로패키지용막회로금속시스템
US20140295661A1 (en) Passivated Copper Chip Pads
KR20010067448A (ko) 반도체 장치의 구리 상호 접속을 위한 와이어 본딩 방법
US7134199B2 (en) Fluxless bumping process
JP3700598B2 (ja) 半導体チップ及び半導体装置、回路基板並びに電子機器
US5633047A (en) Electronic devices having metallurgies containing copper-semiconductor compounds
CN101159253A (zh) 凸块下金属层结构、晶圆结构与该晶圆结构的形成方法
TWI224387B (en) Semiconductor package substrate with protective layer on pads formed thereon and method for fabricating the same
JPH038556A (ja) 集積回路のコンタクト及びはんだ接着方法
JPS63122155A (ja) 半導体チツプの接続バンプ
JP4822694B2 (ja) 半導体素子及び半導体素子実装基板
CN218632031U (zh) 封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081107

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20081107

Address after: Tokyo, Japan

Applicant after: FUJITSU MICROELECTRONICS Ltd.

Address before: Kawasaki, Kanagawa, Japan

Applicant before: Fujitsu Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: FUJITSU SEMICONDUCTOR CO., LTD.

Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Japan's Kanagawa Prefecture Yokohama

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Japan's Kanagawa Prefecture Yokohama

Patentee before: Fujitsu Microelectronics Ltd.

CP02 Change in the address of a patent holder

Address after: Japan's Kanagawa Prefecture Yokohama

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Tokyo, Japan

Patentee before: Fujitsu Microelectronics Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090805

Termination date: 20170302