KR102258660B1 - 구리를 함유하는 금속의 식각에 사용되는 액체 조성물 및 이를 이용한 반도체 장치의 제조 방법 - Google Patents

구리를 함유하는 금속의 식각에 사용되는 액체 조성물 및 이를 이용한 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR102258660B1
KR102258660B1 KR1020130111882A KR20130111882A KR102258660B1 KR 102258660 B1 KR102258660 B1 KR 102258660B1 KR 1020130111882 A KR1020130111882 A KR 1020130111882A KR 20130111882 A KR20130111882 A KR 20130111882A KR 102258660 B1 KR102258660 B1 KR 102258660B1
Authority
KR
South Korea
Prior art keywords
metal
copper
layer
liquid composition
etching
Prior art date
Application number
KR1020130111882A
Other languages
English (en)
Other versions
KR20150032424A (ko
Inventor
강동민
전형준
강인구
권정
전중익
최정식
홍영택
아키라 호소미
토모코 스즈키
Original Assignee
삼성전자주식회사
삼영순화주식회사
미츠비시 가스 가가쿠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 삼영순화주식회사, 미츠비시 가스 가가쿠 가부시키가이샤 filed Critical 삼성전자주식회사
Priority to KR1020130111882A priority Critical patent/KR102258660B1/ko
Priority to US14/312,782 priority patent/US9399822B2/en
Publication of KR20150032424A publication Critical patent/KR20150032424A/ko
Application granted granted Critical
Publication of KR102258660B1 publication Critical patent/KR102258660B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/18—Acidic compositions for etching copper or alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Weting (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

본 발명의 일 실시예에 따른 구리를 함유하는 금속의 식각에 사용되는 액체 조성물은 과산화 수소 0.1 내지 10중량%, 및 시트르산 염을 포함하는 완충액 0.1 내지 10중량%를 포함하며, 4.0 내지 7.0의 pH를 갖는다.

Description

구리를 함유하는 금속의 식각에 사용되는 액체 조성물 및 이를 이용한 반도체 장치의 제조 방법{Liquid composition for etching metal containing Cu and method of fabricating a semiconductor device using the same}
본 발명은 구리를 함유하는 금속의 식각에 사용되는 액체 조성물 및 이를 이용한 반도체 장치의 제조 방법에 관한 것으로, 더욱 상세하게는 제거하고자 하는 구리막을 선택적으로 제거하는 구리를 함유하는 금속의 식각에 사용되는 액체 조성물 및 이를 이용한 반도체 장치의 제조 방법에 관한 것이다.
구리는 도전성 물질의 하나로서 다양한 분야에서 사용된다. 예를 들어, 반도체 집적회로 장치나 광전자통신, 그리고 마이크로 전기기계 시스템(MEMS: Micro Electro Mechanical System)등이 있을 수 있다. 반도체 장치에서, 구리는 반도체 장치에 사용되는 금속막 형성을 위한 씨드막(seed layer) 또는 금속배선으로 알루미늄, 크롬, 또는 티타늄과 같이 사용될 수 있다. 따라서, 반도체 공정에서 상기 구리가 포함된 금속막을 선택적으로 제거하는 식각 과정이 요구된다.
본 발명이 해결하고자 하는 과제는 구리막을 효과적으로 제거하는 구리를 함유하는 금속의 식각에 사용되는 액체 조성물을 제공하는데 있다.
본 발명이 해결하고자 하는 다른 과제는 최소한의 언더컷으로 구리막을 선택적으로 제거하여 신뢰성이 보다 향상된 반도체 장치의 제조 방법을 제공하는데 있다.
본 발명의 일 실시예에 따른 구리를 함유하는 금속의 식각에 사용되는 액체 조성물은 과산화 수소 0.1 내지 10중량%, 및 시트르산 염을 포함하는 완충액 0.1 내지 10중량%를 포함하며, 4.0 내지 7.0의 pH를 갖는다.
상기 완충액은 시트르산 염 암모늄을 포함할 수 있다.
0.1 내지 10중량%의 유기산을 더 포함할 수 있다.
상기 완충액은 시트르산 염 칼륨을 더 포함할 수 있다.
상기 구리를 함유하는 금속의 식각에 사용되는 액체 조성물은 1 내지 99.7 중량%의 탈이온수를 더 포함할 수 있다.
본 발명의 일 실시예에 따른 반도체 장치의 제조 방법은 기판 상에 제 1 금속막과 구리를 포함하는 제 2 금속막을 형성하는 것, 상기 제 2 금속막 상에 상기 제 2 금속막의 일부분을 노출시키는 식각 마스크막을 형성하는 것, 및 상기 기판에 상기 식각 마스크막에 노출된 상기 제 2 금속막을 선택적으로 제거하는 제 2 금속막의 식각에 사용되어지는 액체 조성물을 제공하여 상기 제 1 금속막의 상면과 수직인 측면을 갖는 제 2 금속패턴을 형성하는 것을 포함하되, 상기 제 2 금속막의 식각에 사용되어지는 액체 조성물은 4.0 내지 7.0의 pH를 가지며 과산화 수소 0.1 내지 10중량% 및 시트르산 염을 포함하는 완충액 0.1 내지 10중량%를 포함한다.
상기 제 2 금속패턴은 상기 제 1 금속막의 상면과 수직한 측면을 가질 수 있다.
상기 완충액은 시트르산 염 암모늄을 포함할 수 있다.
상기 제 2 금속막의 식각에 사용되어지는 액체 조성물은 유기산 0.1 내지 10중량%를 더 포함할 수 있다.
상기 완충액은 시트르산 염 칼륨을 더 포함할 수 있다.
본 발명의 일 실시예에 따른 구리를 함유하는 금속의 식각에 사용되는 액체 조성물은 pH를 약 4 내지 약 7로 유지시키며 시트르산 염을 포함하는 완충액을 포함한다. 상기 완충액은 베리어층과 접촉하는 상기 씨드층의 산화를 억제시킬 수 있다. 따라서, 상기 구리를 함유하는 금속의 식각에 사용되는 액체 조성물은 제거하고자 하는 씨드층만 효과적으로 제거하여 상기 씨드층의 언더컷을 최소화할 수 있다.
본 발명의 일 실시예에 따른 반도체 장치의 제조 방법은 씨드 패턴과 금속기둥의 접촉면적을 증가시키기 위하여 씨드층을 효과적으로 제거하면서 상기 씨드층의 언더컷을 최소화하는 구리를 함유하는 금속의 식각에 사용되는 액체 조성물을 이용함으로써 신뢰성이 보다 향상된 반도체 장치를 제공할 수 있다.
도 1 내지 도 8은 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법을 나타낸 단면도들이다.
도 9a 및 도 9b는 반도체 장치에서 언더컷이 발생된 씨드 패턴을 나타낸 단면도들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
또한, 본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
도 1 내지 도 8은 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법을 나타낸 단면도들이다. 도 9a 및 도 9b는 반도체 장치에서 언더컷이 발생된 씨드 패턴을 나타낸 단면도들이다.
도 1을 참조하면, 반도체 기판(100) 상에 층간 절연막(103)을 적층한다. 상기 반도체 기판(100)은 실리콘 기판, 실리콘 게르마늄 기판, 실리콘 카바이드 기판, 또는 갈륨 비소등과 같은 반도체 재료를 포함하는 기판일 수 있다. 상기 반도체 기판(100) 표면에 트랜지스터와 같은 반도체 소자(미도시)가 형성될 수 있다. 상기 반도체 소자는 상기 층간 절연막(103)으로 덮일 수 있다. 상기 층간 절연막(103) 내에 상기 반도체 소자와 전기적으로 연결되는 금속 라인들 및 비아(via)가 포함될 수 있다.
상기 층간 절연막(103) 상에 금속패드(105)를 형성한다. 상기 금속패드(105)는 상기 반도체 소자와 칩 외부간의 전기적인 콘택을 수행할 수 있다. 상기 금속패드(105)는 알루미늄(Al), 구리(Cu), 은(Ag), 금(Au), 니켈(Ni), 텅스텐(W), 또는 이들의 합금들을 포함할 수 있다. 상기 층간 절연막(103) 상에 상기 금속패드(105)의 일부분을 덮는 패시베이션 층(Passivation layer)(107)을 형성한다. 상세하게, 상기 패시베이션 층(107)은 상기 층간 절연막(103)의 상면과 상기 금속패드(105)의 가장자리 상면을 덮을 수 있다. 이에 따라, 상기 패시베이션 층(107)은 상기 금속패드(105)의 일부분을 노출시킬 수 있다. 상기 패시베이션 층(107)은 폴리이미드, 실리콘 산화물, 실리콘 질화물을 포함하는 단층 또는 이들을 포함하는 다층들일 수 있다.
도 2를 참조하면, 상기 패시베이션 층(107)이 형성된 상기 반도체 기판(100) 상에 범프 하부 전극막(110)을 형성한다. 상기 범프 하부 전극막(110)은 상기 패시베이션 층(107)에 노출된 상기 금속패드(105)의 상면을 덮도록 형성될 수 있다. 상기 범프 하부 전극막(110)은 베리어층(110a) 및 씨드층(110b)을 포함할 수 있다. 바람직하게 상기 범프 하부 전극막(110)은 상기 패시베이션 층(107) 상에 차례로 형성된 상기 베리어층(110a) 및 상기 씨드층(110b)을 포함할 수 있다. 상기 범프 하부 전극막(110)은 물리 기상 증착(Physical Vapor Deposition)공정 또는 다른 적용 가능한 방법들을 이용하여 형성될 수 있다. 상기 베리어층(110a)은 티티늄(Ti), 티타늄 질화물(TiN), 탄탈륨(Ta), 또는 탄탈륨 질화물(TaN)을 포함할 수 있다. 상기 씨드층(110b)은 구리(Cu) 또는 구리합금을 포함할 수 있다.
도 3을 참조하면, 상기 범프 하부 전극막(110) 상에 포토레지스트 패턴(113)을 형성한다. 상기 포토레지스트 패턴(113)은 상기 범프 하부 전극막(110) 상에 포토레지스트막(미도시)을 형성하고 포토리소그래피 공정(photolithography process)으로 상기 포토레지스트막을 패터닝하여 형성할 수 있다. 상기 포토레지스트 패턴(113)은 상기 범프 하부 전극막(110)의 일부분을 노출시키는 개구부(115)를 포함할 수 있다. 상기 개구부(115)는 상기 금속패드(105)와 접촉하는 상기 범프 하부 전극막(110)의 상기 씨드층(110b)이 노출되도록 형성될 수 있다. 상기 개구부(115)에 의해 노출되지 않은 상기 씨드층(110b)의 상면은 상기 포토레지스트 패턴(113)으로 덮일 수 있다.
도 4 및 도 5를 참조하면, 상기 개구부(115) 내에 금속기둥(121)을 형성한다. 상기 금속기둥(121)은 상기 개구부(115)에 의해 노출된 상기 씨드층(110b)을 덮으며 상기 개구부(115)의 일부를 채울 수 있다. 상기 금속기둥(121)은 전기도금(electroplating)법으로 형성될 수 있다. 상기 금속기둥(121)은 구리(Cu) 또는 니켈(Ni)을 포함할 수 있다.
상기 금속기둥(121) 상에 상기 개구부(115)를 완전히 채우는 범프전극(123)을 형성할 수 있다. 상기 범프전극(123)은 전기도금(electroplating)법으로 형성될 수 있다. 상기 범프전극(123)은 구리(Cu), 금(Au), Sn-Ag 합금, 또는 Sn-Ag-Cu 합금을 포함할 수 있다.
도 6을 참조하면, 상기 범프전극(123)을 형성한 후에 상기 포토레지스트 패턴(113)을 제거한다. 이에 따라, 상기 포토레지스트 패턴(113)에 의해 덮인 상기 씨드층(110b)의 표면이 노출될 수 있다. 상기 포토레지스트 패턴(113)은 에칭(ashing)공정 또는 스트리핑 공정을 수행하여 제거될 수 있다.
도 7a 및 도 7b를 참조하면, 상기 포토레지스트 패턴(113)의 제거로 인하여 노출된 상기 씨드층(110b)을 선택적으로 제거하여 씨드 패턴(130b)을 형성한다. 상세하게, 상기 금속기둥(121) 및 상기 범프전극(123)을 식각 마스크로 이용하고, 상기 식각 마스크에 노출된 상기 씨드층(110b)의 일부분을 선택적으로 제거하기 위하여 상기 반도체 기판(100) 상에 구리를 함유하는 금속의 식각에 사용되는 액체 조성물을 제공할 수 있다. 상기 씨드층(110b)을 제거하는 것은 상기 구리를 함유하는 금속의 식각에 사용되는 액체 조성물 안에 상기 반도체 기판(100)을 침지하고 회전함으로써 노출된 상기 씨드층(110b)이 제거될 수 있다.
상기 구리를 함유하는 금속의 식각에 사용되는 액체 조성물을 사용하여 상기 씨드층(110b)을 선택적으로 제거한 후에, 상기 반도체 기판(100)을 약 1분 내지 약 5분 동안 침지하고 회전시킬 수 있다. 그리고 아르곤이나 질소가스 같은 불활성 가스를 이용하여 건조공정을 진행할 수 있다.
상기 씨드층(110b)의 식각에 적용할 수 있는 상기 구리를 함유하는 금속의 식각에 사용되는 액체 조성물은 과산화수소 0.1 내지 10 중량%, 유기산 0.1 내지 10 중량%, 완충액 0.1 내지 10 중량%, 및 탈이온수 1 내지 중량99.7%를 포함한다. 더욱 바람직하게, 상기 구리를 함유하는 금속의 식각에 사용되는 액체 조성물은 과산화수소 2 내지 3 중량%, 유기산 0.8 내지 1.2 중량%, 완충액 4 내지 6 wt%, 및 탈이온수 89.8 중량% 내지 93.2 중량%를 포함할 수 있다. 노출된 상기 씨드층(110b)의 식각 공정 시 상기 구리를 함유하는 금속의 식각에 사용되는 액체 조성물은 약 20°C 내지 약 80°C의 온도로 유지될 수 있다. 상기 과산화수소, 상기 유기산, 및 상기 완충액은 10 중량%를 넘지 않도록 한다. 왜냐하면, 상기 과산화수소, 상기 유기층, 및 상기 완충액이 10중량% 이상 포함될 경우, 상기 씨드층(110b)의 언더컷이 심하게 발생할 수 있으며, 이를 위하여 많은 양의 상기 완충액을 사용할 경우, 추후 공정인 상기 베리어막(110a)의 제거공정에서 상기 베리어막(110a)의 제거가 어려워지기 때문이다.
상기 과산화수소는 산화제로써 상기 마스크에 노출된 상기 씨드층(110b)을 산화시킬 수 있다. 본 발명의 일 실시예에 따르면, 상기 씨드층(110b)은 구리 산화막(CuO)으로 산화될 수 있다. 상기 유기산은 실질적으로 상기 씨드층(110b)을 제거하는 에칭액으로 산화된 상기 씨드층(110b)을 제거시킬 수 있다. 상기 유기산은 예를 들어 구연산일 수 있다. 상기 완충액은 pH조절제로써, 상기 식각용 조성물의 pH를 조절하여 상기 씨드층(110b)이 제거될 때 상기 베리어층(110a) 및 상기 씨드층(110b) 사이에 일어나는 갈바닉 부식(galvanic corrosion)을 억제할 수 있다. 상기 완충액은 구리를 함유하는 금속의 식각에 사용되는 액체 조성물의 pH를 약 4 내지 약 7로 유지시킬 수 있다. 상기 갈바닉 부식은 두 이종금속(dissimilar metal) 사이에서 일어나는 부식으로써 본 발명의 일 실시예에 따르면, 상기 갈바닉 부식은 상기 베리어층(110a)과 상기 씨드층(110b)에서 일어날 수 있다.
상기 완충액은 상기 금속기둥(121)과 접촉하는 상기 씨드층(110b)의 산화반응을 억제시키며, 상기 베리어층(110a)의 산화반응을 일으킴으로써 상기 베리어층(110a)에 형성된 전자가 상기 씨드층(110b)으로 공급될 수 있다. 본 발명의 일 실시예에 따르면, 상기 완충액은 시트르산 염을 포함하는 화합물일 수 있다. 상기 완충액은 예를 들어, 시트르산 염 암모늄 또는 시트르산 염 칼륨일 수 있다. 상기 완충액이 상기 시트르산 염 암모늄일 경우, 상기 구리를 함유하는 금속의 식각에 사용되는 액체 조성물은 상기 유기산을 포함하지 않을 수 있다. 본 발명의 다른 실시예에 따르면, 상기 완충액은 수산화기(OH-)와 결합된 알칼리 금속이온을 포함하는 화합물일 수 있다. 상기 완충액은 예를 들어, 수산화 칼륨(KOH) 또는 수산화 나트륨(NaOH)일 수 있다. 본 발명의 또 다른 실시예에 따르면, 상기 완충액은 수산화 암모늄(NH4OH)일 수 있다. 본 발명의 또 다른 실시예에 따르면, 상기 완충액은 인산이온(PO4 3 -) 또는 황산이온(SO4 2 -)을 포함하지 않는 화합물을 포함할 수 있다. 예를 들어, 상기 완충액은 시트르산 염 암모늄, 시트르산 염 칼륨, 수산화 칼륨, 수산화 나트륨 및 수산화 암모늄 중 적어도 어느 하나를 포함할 수 있다.
도 7a 및 도 7b와 같이 상기 씨드층(110b)은 상기 식각 마스크에 노출된 영역만 식각되어 상기 베리어층(110a)의 표면과 수직인 측면을 갖는 씨드 패턴(130b)을 형성할 수 있다. 이와 달리, 도 9a 및 도 9b를 참조하면, 약 4 내지 약 7의 pH를 갖지 않은 구리를 함유하는 금속의 식각에 사용되는 액체 조성물로 상기 씨드층(110b)을 식각할 경우, 상기 베리어층(110a)과 상기 씨드층(110b) 사이에 갈바닉 부식이 일어날 수 있다. 상기 식각 마스크에 노출되지 않은 상기 씨드층(110b)의 일부 영역은 갈바닉 부식에 의하여 상기 구리를 함유하는 금속의 식각에 사용되는 액체 조성물에 식각되어 측면이 오목한 씨드 패턴(230b)을 형성할 수 있다. 이에 따라, 상기 씨드 패턴(230b)과 상기 금속기둥(121)의 접촉면적이 줄어들 수 있다.
결과적으로, 상기 식각 마스크에 노출된 상기 씨드층(110b)이 상기 완충액이 포함된 상기 구리를 함유하는 금속의 식각에 사용되는 액체 조성물에 의하여 식각될 때 상기 금속기둥(121)과 접촉하는 상기 씨드층(110b)의 언더컷(undercut)을 최소화할 수 있다. 더불어, 상기 씨드층(110b)의 언더컷되는 것을 최소화시킴으로써 최종적으로 형성된 상기 씨드 패턴(130b)과 상기 금속기둥(121)의 접촉면적이 증가되어 신뢰성이 보다 향상된 반도체 장치를 제공할 수 있다.
도 8을 참조하면, 상기 씨드 패턴(130b)에 노출된 베리어막(110a)를 제거하여 베리어 패턴(130a)을 형성한다. 상세하게, 상기 베리어막(110a)은 상기 씨드 패턴(130b)이 형성된 상기 반도체 기판(100) 상에 에칭액을 제공하여 이방성 식각될 수 있다. 상기 에칭액은 불산(HF)일 수 있다. 상기 베리어막(110a)이 선택적으로 제거된 영역은 상기 패시베이션 층(107)의 상면이 노출될 수 있다. 상기 에칭액이 제공되어 상기 베리어막(110a)을 선택적으로 제거한 후에, 상기 반도체 기판(100)을 약 1분 내지 약 5분 동안 침지하고 회전시킬 수 있다. 그리고 아르곤이나 질소가스 같은 불활성 가스를 이용하여 건조공정을 진행할 수 있다.
상기 반도체 기판(100)의 건조공정을 수행한 후에, 상기 범프전극(123)에 리플로우(reflow)공정을 수행하고 용융 및 응고시켜 솔더범프(123a)를 형성한다.
다음은, 본 발명의 구리를 함유하는 금속의 식각에 사용되는 액체 조성물에 대한 실험예들을 설명하기로 한다.
<실험예>
구리를 함유하는 금속의 식각에 사용되는 액체 조성물의 제조
먼저 과산화 수소(H2O-2), 완충액, 및 구연산을 하기 표1에서 개시된 조성으로 혼합하여 실시예 1~17, 및 비교예 1~3 및 표 2에서 비교예 4~13의 구리를 함유하는 금속의 식각에 사용되는 액체 조성물들을 형성하였다.
구리를 함유하는 금속의 식각에 사용되는 액체 조성물을 사용한 구리 씨드층의 언더컷 측정
측정을 위하여 동일한 웨이퍼들을 준비한다. 상기 웨이퍼들 상에는 도 6과 같이 티타늄을 포함하는 베리어막(110a)과 구리를 포함하는 씨드막(110b)을 차례로 형성하였다. 상기 구리 씨드층의 일부분을 노출시키기 위하여 상기 구리 씨드층 상에 도 6과 같이 금속기둥(121)과 같은 마스크를 형성하였다. 상기 웨이퍼들을 구리를 함유하는 금속의 식각에 사용되는 액체 조성물에 약 30°C 내지 약 40°C의 온도에서 약 1분 내지 약 5분 동안 침지하고, 초순수에 약 5분 동안 침지하여 식각 및 린스공정을 진행하였다. 이어서, 아르곤(Ar) 가스나 질소(N2) 가스를 주입하여 웨이퍼들을 건조하였다. 상기 구리 씨드층의 언더컷은 주사전자현미경(SEM)을 이용하여 측정하였으며 그 결과를 하기의 표 1 및 표 2에 나타내었다.
H2O2
(wt%)		 완충액
(wt%)		 구연산
(wt%)		 pH
(25°C)		 Under-cut
(μm)
J/T x 1.5
구연산
칼륨		 수산화
칼륨		 구연산 암모늄
실시예 1 2.5 6.4 - - 0.5 6.02 우수
실시예 2 2.5 6.4 - - 1 5.57 우수
실시예 3 2.5 4.9 - - 1 5.30 우수
실시예 4 2.5 4.4 - - 1 5.29 우수
실시예 5 2.5 3.9 - - 1 5.26 우수
실시예 6 2.5 3.4 - - 1 5.25 우수
실시예 7 2.5 2.9 - - 1 5.15 우수
실시예 8 3.5 6.4 - - 1 5.50 우수
실시예 9 4.5 6.4 - - 1 5.45 우수
실시예 10 2.0 6.4 - - 1 5.62 우수
실시예 11 2.5 - 3.3 - 4.8 5.52 우수
실시예 12 2.5 - 2.6 - 4.0 5.36 우수
실시예 13 2.5 - - 4.4 - 5.08 우수
실시예 14 2.5 - - 6.4 - 5.13 우수
실시예 15 2.5 - - 8.4 - 5.15 우수
실시예 16 3.5 - - 4.4 - 4.86 우수
실시예 17 4.5 - - 4.4 - 4.82 우수
비교예 1 2.5 6.4 - - - 7.40 식각속도
불량
비교예 2 2.5 - - 4.4 3 3.91 불량
비교예 3 2.5 - - 4.4 5 3.89 불량
(under-cut 0.4μm이하: 우수, 0.4μm~0.6 μm: 보통, 0.6 μm이상: 불량)
H2O2
(wt%)		 완충액
(wt%)		 구연산
(wt%)		 pH
(25°C)		 Under-cut
(μm)
J/T x 1.5
TEP 과황산
나트륨		 황산칼륨
비교예 4 2.5 - - - 1.0 1.98 불량
비교예 5 - - - 3.7 1.84 불량
비교예 6 2.5 - - - 1.90 불량
비교예 7 5.0 - - - 1.89 불량
비교예 8 - 2.5 - - 1.52 불량
비교예 9 - 5.0 - - 1.45 불량
비교예 10 - - 2.5 - 2.36 불량
비교예 11 - - 5.0 - 2.51 불량
비교예 12 - - 2.5 3.7 2.25 불량
비교예 13 - - 5.0 3.7 2.40 불량
(under-cut 0.4μm이하: 우수, 0.4μm~0.6 μm: 보통, 0.6 μm이상: 불량)
표 1을 참조하면, 완충액을 구연산 칼륨으로 사용한 실시예 1~10은 구리 씨드층의 언더컷이 약 0.4 μm 이하가 되도록 상기 구리 씨드층을 식각했음을 확인할 수 있었다. 완충액을 수산화 칼륨으로 사용한 실시예 11 및 12, 그리고 완충액을 구연산 암모늄으로 사용한 실시예 15~19는 구리 씨드층의 언더컷이 약 0.4 μm 이하가 되도록 상기 구리 씨드층을 식각했음을 확인할 수 있었다. 완충액을 구연산 암모늄으로 사용한 실시예 13~17은 구연산을 첨가하지 않더라도 구리 씨드층의 우수한 언더컷을 가질 수 있다.
이와 달리, 비교예 1은 pH가 7 이상이므로 구리 식각 속도가 늦어져 불량이며, 비교예 2~3은 완충액을 구연산 암모늄으로 사용하였음에도 불구하고 조성물들의 pH가 4이하이므로 상기 구리 씨드층의 언더컷이 개선되지 않은 것을 확인할 수 있었다.
표 2를 참조하면, 비교예 4~13은 인산이온이 포함된 TEP(Triethyl phosphate), 황산이온이 포함된 과황산나트륨(sodium persulfate) 및 황산칼륨(potassium sulfate)을 완충액으로 사용 또는 완충액을 사용하지 않은 구리를 함유하는 금속의 식각에 사용되는 액체 조성물들이다. 비교예 4~13의 조성물들은 3 이하의 pH 농도를 가진다. 그 결과, 비교예 4~13의 조성물들은 구리 씨드층을 식각할 때 상기 구리 씨드층의 언더컷을 0.6μm 이상 발생시키는 것을 확인할 수 있었다. 왜냐하면, 비교예 4~13의 완충액은 인산이온(PO4 3 -) 또는 황산이온(SO4 2-)을 포함하고 있어 상기 구리를 함유하는 금속의 식각에 사용되는 액체 조성물들의 pH를 1 내지 3으로 유지시키기 때문이다. 결과적으로, 본 발명의 상기 완충액은 구리를 함유하는 금속의 식각에 사용되는 액체 조성물의 pH를 약 4 내지 약 7로 조절하는 역할을 하며, 상기 구리를 함유하는 금속의 식각에 사용되는 액체 조성물의 pH는 결과적으로 상기 구리 씨드층의 언더컷을 개선하기 위하여 중요한 요인인 것을 확인할 수 있었다.
이상, 첨부된 도면들을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명은 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수도 있다. 그러므로 이상에서 기술한 실시예들에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100:

Claims (10)

  1. 과산화 수소 0.1 내지 10중량%;
    유기산 0.1 내지 10 중량%; 및
    수산화 나트륨, 수산화 칼륨 및 수산화 암모늄 중 적어도 어느 하나를 포함하는 완충액 0.1 내지 10중량%를 포함하며, 4.0 내지 7.0의 pH를 갖는 구리를 함유하는 금속의 식각에 사용되는 액체 조성물.
  2. 제1항에 있어서,
    상기 유기산은 구연산인, 구리를 함유하는 금속의 식각에 사용되는 액체 조성물.

  3. 삭제
  4. 삭제
  5. 삭제
  6. 기판 상에 제 1 금속막 및 구리를 포함하는 제 2 금속막을 차례로 적층하는 것;
    상기 제 2 금속막 상에 상기 제 2 금속막의 일부분을 노출시키는 식각 마스크막을 형성하는 것; 및
    상기 기판에 상기 식각 마스크막에 노출된 상기 제 2 금속막을 선택적으로 제거하는 제 2 금속막의 식각에 사용되어지는 액체 조성물을 제공하여 제 2 금속패턴을 형성하는 것을 포함하되,
    상기 제 2 금속막의 식각에 사용되어지는 액체 조성물은 4.0 내지 7.0의 pH를 가지고, 과산화 수소 0.1 내지 10중량%, , 유기산 0.1 내지 10 중량% 및 수산화 나트륨, 수산화 칼륨 및 수산화 암모늄 중 적어도 어느 하나를 포함하는 완충액 0.1 내지 10중량%를 포함하는 반도체 장치의 제조 방법.

  7. 제 6 항에 있어서,
    상기 제 2 금속패턴은 상기 제 1 금속막의 상면과 수직한 측면을 갖는 반도체 장치의 제조 방법.
  8. 제6항에 있어서, 상기 유기산은 구연산인, 반도체 장치의 제조 방법.

  9. 삭제
  10. 삭제
KR1020130111882A 2013-09-17 2013-09-17 구리를 함유하는 금속의 식각에 사용되는 액체 조성물 및 이를 이용한 반도체 장치의 제조 방법 KR102258660B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130111882A KR102258660B1 (ko) 2013-09-17 2013-09-17 구리를 함유하는 금속의 식각에 사용되는 액체 조성물 및 이를 이용한 반도체 장치의 제조 방법
US14/312,782 US9399822B2 (en) 2013-09-17 2014-06-24 Liquid compositions and methods of fabricating a semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130111882A KR102258660B1 (ko) 2013-09-17 2013-09-17 구리를 함유하는 금속의 식각에 사용되는 액체 조성물 및 이를 이용한 반도체 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20150032424A KR20150032424A (ko) 2015-03-26
KR102258660B1 true KR102258660B1 (ko) 2021-06-02

Family

ID=52668319

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130111882A KR102258660B1 (ko) 2013-09-17 2013-09-17 구리를 함유하는 금속의 식각에 사용되는 액체 조성물 및 이를 이용한 반도체 장치의 제조 방법

Country Status (2)

Country Link
US (1) US9399822B2 (ko)
KR (1) KR102258660B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150262952A1 (en) * 2014-03-13 2015-09-17 Taiwan Semiconductor Manufacturing Co., Ltd Bump structure and method for forming the same
KR102479444B1 (ko) * 2015-12-30 2022-12-21 삼영순화(주) 식각액 조성물 및 이를 이용한 반도체 장치의 제조 방법
KR102583609B1 (ko) * 2016-03-28 2023-10-06 동우 화인켐 주식회사 구리계 금속막용 식각액 조성물, 이를 이용한 표시장치용 어레이 기판의 제조방법
KR102421008B1 (ko) 2020-04-22 2022-07-15 삼영순화(주) 구리 함유 시드층의 식각액 조성물

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5508229A (en) 1994-05-24 1996-04-16 National Semiconductor Corporation Method for forming solder bumps in semiconductor devices
KR100319813B1 (ko) 2000-01-03 2002-01-09 윤종용 유비엠 언더컷을 개선한 솔더 범프의 형성 방법
KR20020054886A (ko) 2000-12-28 2002-07-08 윤종용 플립 칩의 범프 하부 다층 금속막의 식각액
JP2002231748A (ja) 2001-02-01 2002-08-16 Sanyo Electric Co Ltd バンプ電極の形成方法
KR101270837B1 (ko) 2006-04-20 2013-06-05 동우 화인켐 주식회사 텅스텐 또는 티타늄-텅스텐 합금 식각용액
US7582558B2 (en) * 2006-07-14 2009-09-01 Intel Corporation Reducing corrosion in copper damascene processes
JP2008028112A (ja) 2006-07-20 2008-02-07 Toshiba Corp 半導体装置の製造方法
KR100819557B1 (ko) 2006-08-17 2008-04-07 삼성전자주식회사 금속 식각용액, 이를 이용하는 금속 식각방법 및 이를이용하는 반도체 제품의 제조방법
US8110508B2 (en) 2007-11-22 2012-02-07 Samsung Electronics Co., Ltd. Method of forming a bump structure using an etching composition for an under bump metallurgy layer
KR101512490B1 (ko) 2007-11-22 2015-04-17 삼성전자주식회사 범프 하부 도전층 식각용 조성물 및 이를 이용한 도전성 범프 구조물의 형성 방법
US8435421B2 (en) * 2007-11-27 2013-05-07 Cabot Microelectronics Corporation Metal-passivating CMP compositions and methods
JP4724192B2 (ja) 2008-02-28 2011-07-13 株式会社東芝 電子部品の製造方法
US20100252530A1 (en) * 2009-04-03 2010-10-07 E. I. Du Pont De Nemours And Company Etchant composition and method
US8759949B2 (en) 2009-04-30 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer backside structures having copper pillars
KR101586500B1 (ko) * 2009-08-21 2016-01-19 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조방법
KR101159933B1 (ko) 2009-12-30 2012-06-25 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법
KR101745649B1 (ko) 2010-04-06 2017-06-09 삼성전자주식회사 감광성 수지 제거제 조성물 및 이를 이용한 반도체 제조 공정
US20120009777A1 (en) 2010-07-07 2012-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. UBM Etching Methods
US8389397B2 (en) * 2010-09-14 2013-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reducing UBM undercut in metal bump structures

Also Published As

Publication number Publication date
US20150079782A1 (en) 2015-03-19
US9399822B2 (en) 2016-07-26
KR20150032424A (ko) 2015-03-26

Similar Documents

Publication Publication Date Title
US8901735B2 (en) Connector design for packaging integrated circuits
US6750133B2 (en) Selective ball-limiting metallurgy etching processes for fabrication of electroplated tin bumps
US5492235A (en) Process for single mask C4 solder bump fabrication
TWI424543B (zh) 電子元件及其製作方法
JP5794148B2 (ja) エッチング液及びこれを用いた半導体装置の製造方法
KR101167441B1 (ko) Ｕｂｍ 에칭 방법
US20140361431A1 (en) Semiconductor device and manufacturing method thereof
TWI402925B (zh) 金屬柱凸塊結構及其形成方法
CN102403243A (zh) 减少金属凸块结构下金属层底切现象的方法
KR102258660B1 (ko) 구리를 함유하는 금속의 식각에 사용되는 액체 조성물 및 이를 이용한 반도체 장치의 제조 방법
KR20130135042A (ko) 커넥터 자리 간격에 대한 설계 방식 및 결과의 구조물
JP6015239B2 (ja) 端子構造、並びにこれを備える半導体素子及びモジュール基板
JP4484271B2 (ja) 電子部品の製造方法
JP5794147B2 (ja) エッチング液及びこれを用いた半導体装置の製造方法
CN104051378A (zh) 用于封装的铜表面处理
JP4551229B2 (ja) 半導体装置の製造方法およびエッチング液
US8093148B2 (en) Method for manufacturing semiconductor device having electrode for external connection
KR102479444B1 (ko) 식각액 조성물 및 이를 이용한 반도체 장치의 제조 방법
JP3321351B2 (ja) 半導体装置およびその製造方法
JP7230908B2 (ja) 銅箔用エッチング液およびそれを用いたプリント配線板の製造方法ならびに電解銅層用エッチング液およびそれを用いた銅ピラーの製造方法
JP3576143B2 (ja) 半導体装置、半導体装置の製造方法
KR101096812B1 (ko) 무전해 니켈-코발트-붕소 삼원합금 도금액, 이를 이용한 무전해 도금공정, 이에 의해 제조된 니켈-코발트-붕소 삼원합금 피막
JP2009527908A (ja) Ｕｂｍ層系を構造化するためのエッチング溶液および方法
JP4157693B2 (ja) 半導体装置及びその製造方法
JPH0582524A (ja) 電極の製造方法およびその接続方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant