KR20020054886A - 플립 칩의 범프 하부 다층 금속막의 식각액 - Google Patents

플립 칩의 범프 하부 다층 금속막의 식각액 Download PDF

Info

Publication number
KR20020054886A
KR20020054886A KR1020000084150A KR20000084150A KR20020054886A KR 20020054886 A KR20020054886 A KR 20020054886A KR 1020000084150 A KR1020000084150 A KR 1020000084150A KR 20000084150 A KR20000084150 A KR 20000084150A KR 20020054886 A KR20020054886 A KR 20020054886A
Authority
KR
South Korea
Prior art keywords
film
etchant
bump
ubm
flip chip
Prior art date
Application number
KR1020000084150A
Other languages
English (en)
Inventor
이춘득
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000084150A priority Critical patent/KR20020054886A/ko
Publication of KR20020054886A publication Critical patent/KR20020054886A/ko

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/10Etching compositions
    • C23F1/14Aqueous compositions
    • C23F1/16Acidic compositions
    • C23F1/18Acidic compositions for etching copper or alloys thereof
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/10Etching compositions
    • C23F1/14Aqueous compositions
    • C23F1/16Acidic compositions
    • C23F1/26Acidic compositions for etching refractory metals
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/44Compositions for etching metallic material from a metallic material substrate of different composition

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Weting (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

플립 칩의 범프 하부 다층 금속막의 식각액을 제공한다. 본 발명에 따른 식각액은 황산, 과산화수소 및 물을 포함하는 구리막용 제1 식각액, 염산, 과산화수소 및 물을 포함하는 크롬/구리 혼합막용 제2 식각액과 염산 및 물을 포함하는 크롬막용 제3 식각액을 세트로 포함한다. 본 발명에 따른 식각액을 사용하면 범프와 캡핑막에 대한 손상 및 범프 하부에 발생하는 언더컷을 최소화할 수 있다.

Description

플립 칩의 범프 하부 다층 금속막의 식각액{Etchant for under bump multi-metallization of flip chip}
본 발명은 플립 칩(flip chip) 범프 하부의 다층 금속막(under bump multi-metallization: UBM)의 식각액에 관한 것이다.
노트북 PC 및 휴대 단말기에서의 주 메모리 크기가 증대하는 반면 메모리가 설치될 면적은 제한되어 종래의 패키지보다 작은 패키지가 필수적으로 요구되고 있다. 이에 따라 최근에는 플립 칩을 사용하는 칩 크기의 패키지(flip chip type chip-sized package: CSP)가 널리 행해지고 있다. 플립 칩형 CSP는 칩 크기의 120% 이내에서 패키지하는 기술로, 플립 칩과 인쇄 회로 기판중 어느 한쪽 또는 양자 모두에 범프를 형성한 후, 범프를 연결하여 패키지하는 기술이다.
플립 칩형 CSP를 구성하기 위해서는 패드를 구성하는 물질, 예컨대 알루미늄과 주석/납 합금 범프를 연결시켜야 한다. 그런데, 주석/납 합금 범프와 알루미늄은 물성때문에 연결이 용이하지 않으므로 알루미늄과 범프를 연결하기 위한 UBM막이 널리 사용되고 있다. UBM막으로 사용되기 위해서는 알루미늄 패드에 잘 부착할 수 있어야 하며 동시에 주석/납 합금 범프가 쉽게 접착(wettable)할 수 있어야 한다. 따라서 알루미늄 패드에 쉽게 부착할 수 있는 크롬막을 먼저 형성한 후, 전이층으로 크롬/구리 혼합막을 크롬막 상에 형성하고, 주석/납 합금 범프가 쉽게 접착할 수 있는 구리막을 최종적으로 형성하여 UBM막을 형성한다. 그러므로, 서로 다른 물질의 다층막으로 이루어져있는 UBM막을 범프 하부에 소정 크기의 패턴으로 형성하기 위해서는 UBM막을 효과적으로 식각할 수 있는 식각액이 요구된다. 특히 UBM막의 식각시 식각액에 노출되는 범프 및 범프 하부의 캡핑막의 손상을 최소화하면서 다층막을 효과적으로 식각할 수 있는 식각액이 요구된다.
본 발명이 이루고자 하는 기술적 과제는 플립 칩의 범프 하부 다층 금속막을 효과적으로 식각할 수 있는 식각액을 제공하는 것이다.
도 1은 플립 칩이 패키지되는 인쇄 회로 기판의 개략적인 평면도이다.
도 2는 패키지되기 전의 범프가 형성되어 있는 플립 칩과 인쇄 회로 기판의 단면도이다.
도 3 내지 도 7은 본 발명에 따른 식각액을 적용하여 범프를 구비하는 플립 칩을 형성하는 단계를 나타내는 단면도들이다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 식각액은 제1 내지 제3 식각액을 세트로 포함한다. 제1 식각액은 황산, 과산화수소 및 물을 포함한다. 제2 식각액은 염산, 과산화수소 및 물을 포함한다. 제3 식각액은 염산 및 물을 포함한다.
바람직하기로는 제1 식각액은 황산 0.96 중량% 내지 4.8 중량%, 과산화수소 0.32 중량% 내지 1.6 중량% 및 잔량의 물을 포함한다.
제2 식각액은 염산 19.2 중량% 내지 96 중량%, 과산화수소 0.32 중량% 내지 1.6 중량% 및 잔량의 물을 포함하는 것이 바람직하다.
제3 식각액은 염산 6.4 중량% 내지 32 중량% 및 잔량의 물을 포함하는 것이 바람직하다.
이하 본 발명에 따른 식각액을 사용하여 범프 및 UBM막을 제조하는 방법에 관해 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며, 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
플립 칩 CSP는 실리콘 웨이퍼, 세라믹 기판 또는 인쇄 회로 기판등과 같은 연결 기판(interconnection substrate) 상에 소자들이 완성된 기판(칩)을 뒤집어서(upside down) 부착시키는 패키지를 지칭한다. 연결 기판으로 인쇄 회로 기판을 예로 들어 플립 칩 CSP를 간략히 설명한다. 도 1을 참조하면, 인쇄 회로 기판(10)상의 플립 칩이 탑재될 영역(100)내에 플립 칩의 범프들과 대칭되는 위치에 콘택 패드(20)들이 형성되어 있다. 콘택 패드(20)들은 인쇄 회로 기판(10)상의 I/O 패드 콘택(30)들과 배선(15)에 의해 연결된다.
도1 의 II-II'선을 따라 자른 인쇄 회로 기판(10)과 인쇄 회로 기판(10)상에패키지될 플립 칩의 단면도가 도 2에 도시되어 있다. 배선(미도시)에 의해 연결되는 콘택 패드(20)들이 인쇄 회로 기판(10)상에 형성되어 있다. 플립 칩 기판(110)상에는 인쇄 회로 기판의 콘택 패드(20)들과 대응하는 위치에 범프(200)들을 구비하는 콘택 패드(120)들이 형성되어 있다. 따라서, 본딩시 플립 칩의 범프(200)를 인쇄 회로 기판(10)의 콘택 패드(20)상에 위치시킨 후, 열을 가하여 주석과 납의 합금으로 구성되어 있는 범프(200)를 플립 칩을 인쇄 회로 기판(10)에 부착시킨다.
도 1 및 도 2에서는 플립 칩상에만 범프가 형성되어 있는 경우를 도시하였으나, 인쇄 회로 기판상에 범프가 형성될 수도 있고, 플립 칩과 인쇄 회로 기판 양쪽 모두에 형성될 수도 있다.
도 3 내지 도 6을 참조하여 범프와 범프 하부의 다층 금속막을 형성하는 단계를 설명한다.
도 3을 참조하면, 하부 구조물들(미도시)이 완성된 기판(310)상에 콘택 패드(320)를 형성한다. 콘택 패드(320)는 금속막, 예컨대 알루미늄막을 14000Å 두께로 형성한 후, 소정 피치로 패터닝하여 형성한다. 콘택 패드(320)들이 형성되어 있는 기판(310) 전면에 패시베이션막(330)을 형성한 후 패터닝하여 콘택 패드(320)를 소정폭으로, 바람직하기로는 50㎛폭으로 노출시킨다. 계속해서, 캡핑막(340)으로 사용될 폴리이미드막을 4 내지 6㎛ 두께로 도포한다. 이어서, 포토레지스트 패턴(PR I)을 형성한 후 이를 식각마스크로 사용하여 캡핑막(340)을 식각하여 콘택 패드(320)를 노출시키는 콘택홀을 소정폭으로, 바람직하기로는 64㎛ 폭으로 형성한다.
이어서 도 4에 도시되어 있는 바와 같이 기판 전면에 UBM막(350)을 형성한다. UBM막(350)은 도 4의 A영역의 확대 단면도인 도 5에 도시되어 있는 바와 같이 삼중막(352, 354, 356)으로 형성되는 것이 바람직하다.
구체적으로, 캡핑막(340) 패턴이 형성되어 있는 기판(310) 전면에 제1 막인 크롬막(352)을 형성한다. 크롬막(352)은 소정두께, 바람직하기로는 100Å 두께로 형성한다. 크롬막(352)은 콘택 패드(320)에 쉽게 부착할 수 있으며, 캡핑막(340)에도 쉽게 부착할 수 있다. 크롬막(352)과 콘택 패드(320) 사이에는 부식 내성 계면이 형성된다.
제2 막으로는 크롬/구리 혼합막(354)을 형성한다. 크롬/구리 혼합막(354)은 소정 두께로, 바람직하기로는 1500Å 두께로 형성한다. 크롬/구리 혼합막(354)은 제1 막인 크롬막(352)과 후속 공정에서 형성될 구리막(356)과의 사이에서 금속학적으로 견고한 계면을 제공하는 전이막(transitioning layer)으로서 기능한다. 크롬/구리 혼합막(354)은 크롬과 구리의 혼합 타켓을 스퍼터링하여 형성하거나, 먼저 크롬 타겟을 스퍼터링한 후 타겟을 구리 타겟으로 바꾸어 스퍼터링하여 형성하거나, 크롬 타겟과 구리 타겟을 함께 구비하는 장비내에서 크롬 타겟으로부터 구리 타겟으로 전이하면서 스퍼터링하여 막의 조성이 순수 크롬에서 순수 구리로 전이하도록 형성할 수 있는데, 이 중 마지막 방법이 가장 바람직하다.
마직막으로 제3 막으로 구리막(356)을 형성한다. 구리막(356)은 소정 두께로, 바람직하기로는 4500Å 두께로 형성한다. 구리는 후속 공정에서 형성되는 범프(400)를 구성하는 물질인 주석과 납의 합금과 공융점을 가지며 그 온도 또한낮으므로 범프 형성시 구리막(356)의 표면이 용해되어 물리적으로 그리고 전기적으로 견고한 결합이 이루어진다.
UBM막(350)을 모두 형성한 후, 사진 식각 공정으로 범프가 형성될 영역을 소정 폭으로, 바람직하기로는 125㎛ 폭으로 노출시키는 60㎛ 두께의 포토레지스트 패턴(PR II)을 UBM막(350) 상에 형성한다.
계속해서, 주석/납 합금 범프(400)를 포토레지스트 패턴(PR II)에 의해 노출된 UBM막(350)상에 형성한다. 주석/납 합금 범프(400)는 스퍼터링법, 화학기상증착법, 증발법 또는 전기 도금법에 의해 형성한다. 이중 증착 속도가 분당 1㎛ 정도로 고속인 전기 도금법이 바람직하다. 전기 도금법은 웨이퍼의 로딩 방법에 따라 담금(Dip) 방식과 분출(fountain) 방식이 있다. 담금 방식은 습식 식각 방식처럼 기판을 세로로 세워 로딩하고 한 베스당 여러매를 진행할 수 있고, 분출 방식은 기판을 뒤십어서 로딩하고 분출컵당 기판 한매를 진행한다. 소정 높이로, 바람직하기로는 168㎛ 높이로 주석/납 합금 범프(400)를 형성한다. 주석/납 합금으로는 주석 95 중량% 와 납 5 중량%가 혼합된 합금 또는 주석 63 중량%와 납 37 중량%가 혼합된 합금이 적합하다.
도 6과 도 6의 A영역의 확대도인 도 7을 참조하면, 범프(400)를 형성한 후, 하부 포토레지스트 패턴(PR II) 및 노출된 UBM막(350)을 제거하는 공정을 실시한다.
범프(400)가 형성된 기판(310)을 포토레지스트 용해제, 예컨대 아세톤과 같은 용해제에 담그어 포토레지스트 패턴(PR II)을 제거한다.
이어서, 포토레지스트 패턴(PR II)이 제거된 기판에 UBM막(350) 제거용 식각액을 구성하는 제1 내지 제3 식각액을 차례대로 처리하여 노출된 UBM막(350)을 제거한다.
먼저, 구리막용 제1 식각액을 처리하여 노출된 구리막(356)을 제거한다. 제1 식각액은 구리막(356)을 효과적으로 제거할 수 있도록 황산, 과산화수소 및 물을 포함한다. 바람직하기로는 황산 0.96 중량% 내지 4.8 중량%, 과산화수소 0.32 중량% 내지 1.6 중량% 및 잔량의 물을 포함한다.
구리막(356)의 식각은 온도가 20 내지 30℃로 유지되고 있는 제1 식각액이 담긴 배스에 기판(310)을 담그어 실시한다. 이 때 식각 종료 측정(End Point Detection:EPD)은 60 내지 300초 경과후에 하고 오버 에치는 50 내지 300% 정도가 진행되도록 한다.
계속해서 기판(310)에 크롬/구리 혼합막용 제2 식각액을 처리하여 노출된 크롬/구리 혼합막(354)을 제거한다. 크롬/구리 혼합막(354)을 효과적으로 제거하기 위해서 제2 식각액은 염산, 과산화수소 및 물을 포함한다. 바람직하기로는 제2 식각액은 염산 19.2 중량% 내지 96 중량%, 과산화수소 0.32 중량% 내지 1.6 중량% 및 잔량의 물을 포함한다.
크롬/구리 혼합막(354)의 식각은 온도가 20 내지 30℃로 유지되고 있는 제2 식각액이 담긴 배스에 기판(310)을 담그어 실시한다. 구리막(356)의 식각과 마찬가지로 EPD는 60 내지 300초 경과후에 하고 오버 에치는 50 내지 300% 정도가 진행되도록 한다.
마지막으로 기판(310)에 크롬막용 제3 식각액을 처리하여 노출된 크롬막(352)을 제거한다. 크롬막을 효과적으로 제거하기 위해서 제3 식각액은 염산 및 물을 포함한다. 바람직하기로는 제3 식각액은 염산 6.4 중량% 내지 32 중량% 및 잔량의 물을 포함한다.
크롬막(352)의 식각은 앞의 두 막의 식각과 마찬가지로 온도가 20 내지 30℃로 유지되고 있는 제3 식각액이 담긴 배스에 기판(310)을 담그어 실시한다. 이 때 식각 종료 측정(End Point Detection:EPD)은 60 내지 300초 경과후에 하고 오버 에치는 50 내지 300% 정도가 진행되도록 한다.
그 결과 도 6 및 7에 도시되어 있는 바와 같이 범프(400) 하부의 포토레지스트 패턴(PR II) 및 노출된 UBM막(350)이 제거되어 기판(310)상에 범프(400)가 완성된다.
본 발명에 따른 UBM막의 식각액을 사용하여 UBM막을 식각할 경우의 장점을 알아보기 위해서 다음과 같은 실험을 하였다.
6 인치 기판상에 피치가 250㎛인 복수개의 콘택 패드들을 형성한 후, 50㎛ 폭으로 콘택 패드를 노출시키는 창을 구비하는 패시베이션막 및 64㎛ 폭으로 콘택 패드를 노출시키는 창을 구비하는 폴리이미드막을 차례대로 형성하였다. 이어서, 기판 전면에 크롬막, 크롬/구리 혼합막 및 구리막을 차례대로 100Å, 1500Å 및 4500Å 두께로 적층하여 UBM막을 형성하였다. 계속해서 콘택 패드 영역을 125㎛ 폭으로 노출시키는 포토레지스트 패턴을 형성한 후, 전기 도금법으로 주석/납 합금 범프를 168㎛ 높이로 형성하였다. 이어서, 각 기판을 아세톤에 담그어 포토레지스트 패턴을 제거하였다.
계속해서, UBM막 식각 공정을 실시하였다. 먼저, 27℃ 온도로 유지되고 있으며, 황산 0.96 중량%, 과산화수소 0.32 중량% 및 잔량의 물을 포함하는 구리막용 제1 식각액에 기판을 240초간 담그어 범프 하부에 노출된 구리막을 제거하였다. 이어서, 29℃ 온도로 유지되고 있으며 염산 19.2 중량%, 과산화수소 0.32중량% 및 잔량의 물을 포함하는 구리/크롬 혼합막용 제2 식각액에 기판을 300초간 담그어 구리/크롬 혼합막을 식각하였다. 마지막으로 염산 6.4 중량% 및 잔량의 물을 포함하는 크롬막용 제3 식각액에 기판을 200초간 담그어 크롬막을 식각하여 범프 하부에 노출된 UBM막을 식각하였다. 식각후, 웨이퍼의 중심부(center)와 상부(top) 영역에 형성되어 있는 범프의 크기와 UBM막의 크기를 측정함과 동시에 UBM막의 좌, 우측의 언더컷의 정도를 측정하였다. 그 결과가 하기 표 1에 기재되어 있다.
위치 범프 크기(㎛) UBM 크기(㎛) 언더컷(㎛)
좌측 우측
중심부 135.5 121.3 6.9 7.3
상부 133.4 111.6 12.2 12.0
상기 표 1의 결과로부터 알 수 있듯이 본 발명에 따른 식각액을 사용하여 UBM막을 식각할 경우, 범프의 손상이 거의 없으며, 범프 하부에 형성되는 언더컷도 공정 마진 이하로 최소화됨을 알 수 있었다.
본 발명에 따른 UBM막 식각액을 구성하는 제1 내지 제3 식각액은 각각 주석/납 합금 범프를 손상시키지 않는다. 특히 크롬막용 식각액인 제3 식각액은 캡핑막인 폴리이미드막을 손상시키지 않으면서 크롬막을 선택적으로 제거할 수 있다. 또, 제1 내지 제3 식각액은 각각의 식각 대상막에 대해서 높은 선택성을 가지고 있다. 그러므로, 순차적인 3 번의 식각 공정을 거치더라도 UBM막이 과도하게 식각되어 범프 하부에 언더 컷이 형성되는 현상이 최소화된다. 따라서, 언더 컷에 의해서 범프가 기판으로부터 이탈되어 패키지의 안정성이 보장되지 않던 종래의 문제점이 방지된다.
따라서, 본 발명에 따른 식각액을 사용하여 UBM막을 식각하여 범프를 완성하면 신뢰도 높은 범프 및 UBM막을 형성할 수 있다. 따라서 본 발명에 따른 식각액 을 사용하여 형성한 범프 및 UBM막을 사용하여 플립 칩을 패키지하면 견고하게 플립 칩을 패키지할 수 있는 장점이 있다.

Claims (4)

  1. 황산, 과산화수소 및 물을 포함하는 구리막용 제1 식각액
    염산, 과산화수소 및 물을 포함하는 크롬/구리 혼합막용 제2 식각액, 및
    염산 및 물을 포함하는 크롬막용 제3 식각액을 세트로 포함하는 것을 특징으로 하는 플립 칩의 범프 하부 금속막의 식각액.
  2. 제1 항에 있어서, 상기 제1 식각액은 황산 0.96 중량% 내지 4.8 중량%, 과산화수소 0.32 중량% 내지 1.6 중량% 및 잔량의 물을 포함하는 것을 특징으로 하는 플립 칩의 범프 하부 금속막의 식각액.
  3. 제1 항에 있어서, 상기 제2 식각액은 염산 19.2 중량% 내지 96 중량%, 과산화수소 0.32 중량% 내지 1.6 중량% 및 잔량의 물을 포함하는 것을 특징으로 하는 플립 칩의 범프 하부 금속막의 식각액.
  4. 제1 항에 있어서, 상기 제3 식각액은 염산 6.4 중량% 내지 32 중량% 및 잔량의 물을 포함하는 것을 특징으로 하는 플립 칩의 범프 하부 금속막의 식각액.
KR1020000084150A 2000-12-28 2000-12-28 플립 칩의 범프 하부 다층 금속막의 식각액 KR20020054886A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000084150A KR20020054886A (ko) 2000-12-28 2000-12-28 플립 칩의 범프 하부 다층 금속막의 식각액

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000084150A KR20020054886A (ko) 2000-12-28 2000-12-28 플립 칩의 범프 하부 다층 금속막의 식각액

Publications (1)

Publication Number Publication Date
KR20020054886A true KR20020054886A (ko) 2002-07-08

Family

ID=27687619

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000084150A KR20020054886A (ko) 2000-12-28 2000-12-28 플립 칩의 범프 하부 다층 금속막의 식각액

Country Status (1)

Country Link
KR (1) KR20020054886A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9399822B2 (en) 2013-09-17 2016-07-26 Samsung Electronics Co., Ltd. Liquid compositions and methods of fabricating a semiconductor device using the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9399822B2 (en) 2013-09-17 2016-07-26 Samsung Electronics Co., Ltd. Liquid compositions and methods of fabricating a semiconductor device using the same

Similar Documents

Publication Publication Date Title
KR100278435B1 (ko) 전기도금된 제어된 붕괴 칩 접속부의 존재하에서 티탄-텅스텐을에칭시키는 개선된 방법
US5904859A (en) Flip chip metallization
TW457602B (en) Flip chip metallization
EP1134805B1 (en) Solder bump fabrication methods and structure including a titanium barrier layer
TWI225899B (en) Etching solution and method for manufacturing conductive bump using the etching solution to selectively remove barrier layer
US6232212B1 (en) Flip chip bump bonding
US5492235A (en) Process for single mask C4 solder bump fabrication
US6521970B1 (en) Chip scale package with compliant leads
US20060223313A1 (en) Copper interconnect post for connecting a semiconductor chip to a substrate and method of fabricating the same
JPH07502147A (ja) はんだバンプの製造方法および相互接続システム
US6664128B2 (en) Bump fabrication process
KR100510543B1 (ko) 표면 결함이 제거된 범프 형성 방법
JP2003203940A (ja) 半導体チップ及び配線基板並びにこれらの製造方法、半導体ウエハ、半導体装置、回路基板並びに電子機器
KR100614548B1 (ko) 반도체 소자 실장용 배선 기판의 제조 방법 및 반도체 장치
JP2009231681A (ja) 半導体装置およびその製造方法
US20040222520A1 (en) Integrated circuit package with flat metal bump and manufacturing method therefor
JP2643097B2 (ja) 金属コンタクト形成方法
US20060244109A1 (en) Method for fabricating connection regions of an integrated circuit, and integrated circuit having connection regions
JP4117603B2 (ja) チップ状電子部品の製造方法、並びにその製造に用いる疑似ウェーハの製造方法
JP2006291242A (ja) 金めっき液および金めっき方法および半導体装置の製造方法および半導体装置
US20080119056A1 (en) Method for improved copper layer etching of wafers with c4 connection structures
KR20020054886A (ko) 플립 칩의 범프 하부 다층 금속막의 식각액
JP2012028359A (ja) 半導体装置及びその製造方法
JPH09199505A (ja) 半導体装置およびその製造方法
JP2009231682A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination