KR100819557B1 - 금속 식각용액, 이를 이용하는 금속 식각방법 및 이를이용하는 반도체 제품의 제조방법 - Google Patents

금속 식각용액, 이를 이용하는 금속 식각방법 및 이를이용하는 반도체 제품의 제조방법 Download PDF

Info

Publication number
KR100819557B1
KR100819557B1 KR1020060077512A KR20060077512A KR100819557B1 KR 100819557 B1 KR100819557 B1 KR 100819557B1 KR 1020060077512 A KR1020060077512 A KR 1020060077512A KR 20060077512 A KR20060077512 A KR 20060077512A KR 100819557 B1 KR100819557 B1 KR 100819557B1
Authority
KR
South Korea
Prior art keywords
acid
gold
etching solution
film
layer
Prior art date
Application number
KR1020060077512A
Other languages
English (en)
Other versions
KR20080016009A (ko
Inventor
이지성
강동민
김영남
임영삼
강윤덕
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060077512A priority Critical patent/KR100819557B1/ko
Priority to US11/783,978 priority patent/US20080045035A1/en
Publication of KR20080016009A publication Critical patent/KR20080016009A/ko
Application granted granted Critical
Publication of KR100819557B1 publication Critical patent/KR100819557B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03901—Methods of manufacturing bonding areas involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H01L2224/05582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Weting (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

금속 식각용액, 이를 이용하는 금속 식각방법 및 이를 이용하는 반도체 제품의 제조방법을 제공한다. 이 반도체 제품의 제조방법은 금속 패드를 갖는 기판 상에 씨드층을 형성하는 것을 포함한다. 상기 씨드층을 갖는 기판 상에 상기 씨드층을 노출시키는 개구부를 갖는 희생막을 형성한다. 금 전기도금을 진행하여 상기 희생막의 개구부를 채우는 금 범프(gold bummp)를 형성한다. 상기 희생막을 제거한다. 질산, 염산, 유기산 및 물로 이루어진 식각용액을 이용하여 상기 금 범프에 의해 노출된 상기 씨드층을 식각한다. 여기서, 상기 씨드층은 금 원소를 갖는 금속막으로 형성될 수 있다.

Description

금속 식각용액, 이를 이용하는 금속 식각방법 및 이를 이용하는 반도체 제품의 제조방법{Etching solution for etching metal layer, etching method using the etching solution, and methods of fabricating a semiconductor application using the etching solution}
도 1 내지 도 5는 본 발명의 실시예에 따른 반도체 제품의 제조방법을 나타낸 단면도들이다.
도 6은 질산, 염산, 유기산 및 물로 이루어진 금속 식각용액에 있어서, 유기산 첨가량에 따른 금 막(Au layer)의 식각특성을 나타낸 그래프이다
본 발명은 식각 용액, 이를 이용한 식각 방법, 및 이를 이용한 반도체 제품의 제조방법에 관한 것으로, 특히 금 원소를 갖는 금속막을 식각하기 위한 금속 식각 용액, 상기 금속 식각 용액을 이용하는 금속 식각방법 및 상기 금속 식각 용액을 이용하는 반도체 제품의 제조방법에 관한 것이다.
최근, 반도체 칩 제조분야에서 칩 자체의 미세화 및 고집적화가 진행되고 있으며, 패키지분야에서는 경박단소화된 새로운 패키지와 실장방법이 개발되고 있다. 이러한 최근의 경향에 따라 플립칩(flip chip) 기술을 이용하는 패키지가 개발되고 있다. 특히, LCD용 Drive IC, 씨모스 이미지 센서(CMOS Image Sensor; CIS), PDP 용 Drive IC 등에 사용되는 탭(Tape Automated Bonding; TAB) 기술을 위해 금 범프(gold bump) 공정이 이용되고 있다.
이와 같은 금 범프 공정에 대해 미국공개특허 US2006/0118952 A1호에 "마이크로 홀 도금방법, 금범프 제조방법, 상기 마이크로 홀 도금 방법을 이용하는 반도체소자 제조방법 및 반도체소자(Micro-hole plating method, gold bump fabrication method and semiconductor device fabrication method using the micro-hole plating method, semiconductor device)" 라는 제목으로 스즈키 등(Suzuki et al.)에 의해 개시된 바 있다. 스즈키 등에 의하면, 기판 상에 배리어 막 및 커런트 막(current film)을 차례로 형성하고, 상기 커런트 막의 소정 영역을 노출시키는 개구부를 갖는 포토레지스트막을 형성하고, 금 전기도금 방법을 이용하여 상기 포토레지스트막의 개구부를 채우는 금 범프(gold bump)를 형성하고, 상기 포토레지스트막을 제거하고, 상기 금 범프에 의해 노출된 상기 커런트 막 및 상기 배리어막을 차례로 제거한다. 여기서, 상기 커런트 막은 금 전기도금의 씨드층 역할을 하도록 금 막(gold layer)으로 형성하고 있다.
일반적으로 질산, 염산 및 물로 이루어진 식각액을 사용하여 상기 커런트 막, 즉 씨드층(seed layer)을 식각한다. 그런데, 습식 식각 설비의 배관에 무리를 주지 않는 농도의 식각액을 사용하여 상기 씨드층을 식각하는 경우에, 상기 씨드층의 식각 속도가 느리다는 문제점이 있다. 다시 말하면, 상기 씨드층에 대한 식각 속도를 증가시키기 위해 상기 식각액에서 상기 질산 및 염산이 차지하는 함량을 높여야 하는데, 상기 질산 및 염산의 함량을 높인다면, 습식 식각 설비의 배관에 무리를 줄 수 있다.
본 발명이 이루고자 하는 기술적 과제는 질산 및 염산의 함량을 증가시키지 않으면서도 금 원소를 갖는 금속막에 대한 식각 속도를 증가시킬 수 있는 금속 식각용액을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 식각용액을 사용하는 금속 식각방법을 제공하는데 있다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 상기 식각용액을 사용하는 반도체 제품의 제조방법을 제공하는데 있다.
본 발명의 일 양태에 따르면, 질산 및 염산의 함량을 증가시키지 않으면서도 금 원소를 갖는 금속막에 대한 식각 속도를 증가시킬 수 있는 금속 식각용액을 제공한다. 이 식각용액은 질산, 염산, 유기산 및 물로 이루어진다. 여기서, 상기 식각용액에서 상기 유기산은 상기 질산보다 적게 함유된다.
본 발명의 몇몇 실시예에서, 상기 염산은 상기 질산보다 적게 함유될 수 있다.
다른 실시예에서, 상기 유기산은 상기 염산보다 적게 함유될 수 있다.
또 다른 실시예에서, 상기 질산의 함량은 20 내지 40 중량 퍼센티지(wt%)이고, 상기 염산의 함량은 3 내지 18 중량 퍼센티지이고, 상기 유기산의 함량은 0.1 내지 3 중량 퍼센티지일 수 있다.
또 다른 실시예에서, 상기 유기산은 아스코르빈산(ascorbic acid) 및 지방산(fatty acid)으로 이루어진 군으로부터 선택된 적어도 하나를 포함할 수 있다.
또 다른 실시예에서, 상기 지방산은 옥살산(oxalic acid), 시트르산(citric acid), 아세틸 살리실산(acetylsalicylic acid), 아세트산(acetic acid), 부티르산(butyric acid), 글리콜산(glycolic acid), 포름산(formic acid), 락트산(lactic acid), 말산(malic acid), 숙신산(succinic acid) 및 타르타르산(tartaric acid)으로 이루어진 군으로부터 선택된 적어도 하나를 포함할 수 있다.
또 다른 실시예에서, 상기 질산, 염산, 유기산 및 물로 이루어진 조성물은 금 원소를 갖는 금속막을 식각하는데 이용될 수 있다. 여기서, 상기 금속막은 금 단일막 또는 금 합금막이되, 상기 금 합금막은 금-게르마늄막(Au-Ge layer), 금-실리콘막(Au-Si layer), 금-베릴륨막(Au-Be layer) 또는 금-아연막(Au-Zn layer)일 수 있다.
본 발명의 다른 양태에 따르면, 금 원소를 갖는 금속막에 대한 식각 방법을 제공한다. 이 방법은 기판 상에 금(Au) 원소를 갖는 금속막을 형성하는 것을 포함한다. 상기 금속막을 부분적으로 덮는 마스크를 형성한다. 질산, 염산, 유기산 및 물로 이루어진 식각용액을 사용하여 상기 마스크에 의해 노출된 상기 금속막을 식각하는 것을 포함하되, 상기 식각용액에서 상기 유기산이 차지하는 함량은 상기 질산이 차지하는 함량보다 적다.
본 발명의 몇몇 실시예에서, 상기 금속막은 금 단일막 또는 금 합금막으로 형성되되, 상기 금 합금막은 금-게르마늄막(Au-Ge layer), 금-실리콘막(Au-Si layer), 금-베릴륨막(Au-Be layer) 또는 금-아연막(Au-Zn layer)으로 형성될 수 있다.
다른 실시예에서, 상기 염산은 상기 질산보다 적게 함유될 수 있다.
또 다른 실시예에서, 상기 유기산은 상기 염산보다 적게 함유될 수 있다.
또 다른 실시예에서, 상기 질산은 20 내지 40 중량 퍼센티지이고, 상기 염산은 3 내지 18 중량 퍼센티지이고, 상기 유기산은 0.1 내지 3 중량 퍼센티지일 수 있다.
또 다른 실시예에서, 상기 유기산은 아스코르빈산(ascorbic acid) 및 지방산(fatty acid)으로 이루어진 군으로부터 선택된 적어도 하나를 포함할 수 있다. 여기서, 상기 지방산은 옥살산(oxalic acid), 시트르산(citric acid), 아세틸 살리실산(acetylsalicylic acid), 아세트산(acetic acid), 부티르산(butyric acid), 글리콜산(glycolic acid), 포름산(formic acid), 락트산(lactic acid), 말산(malic acid), 숙신산(succinic acid) 및 타르타르산(tartaric acid)으로 이루어진 군으로부터 선택된 적어도 하나를 포함할 수 있다.
본 발명의 다른 양태에 따르면, 금 원소를 갖는 금속막을 식각할 수 있는 식각용액을 이용하는 반도체 제품의 제조방법을 제공한다. 이 방법은 금속 패드를 갖는 기판 상에 씨드층을 형성하는 것을 포함한다. 상기 씨드층을 갖는 기판 상에 상기 씨드층을 노출시키는 개구부를 갖는 희생막을 형성한다. 금 전기도금을 진행하여 상기 희생막의 개구부를 채우는 금 범프(gold bummp)를 형성한다. 상기 희생막 을 제거한다. 질산, 염산, 유기산 및 물로 이루어진 식각용액을 이용하여 상기 금 범프에 의해 노출된 상기 씨드층을 식각한다.
본 발명의 몇몇 실시예에서, 상기 씨드층은 금 원소를 갖는 금속막으로 형성되되, 상기 금속막은 금 단일막, 금-게르마늄막(Au-Ge layer), 금-실리콘막(Au-Si layer), 금-베릴륨막(Au-Be layer) 또는 금-아연막(Au-Zn layer)으로 형성될 수 있다.
다른 실시예에서, 상기 식각용액에서 상기 유기산은 상기 질산보다 적게 함유될 수 있다.
또 다른 실시예에서, 상기 식각용액에서 상기 염산은 상기 질산보다 적게 함유될 수 있다.
또 다른 실시예에서, 상기 식각용액에서 상기 유기산은 상기 염산보다 적게 함유될 수 있다.
또 다른 실시예에서, 상기 질산은 20 내지 40 중량 퍼센티지이고, 상기 염산은 3 내지 18 중량 퍼센티지이고, 상기 유기산은 0.1 내지 3 중량 퍼센티지일 수 있다.
또 다른 실시예에서, 상기 유기산은 아스코르빈산(ascorbic acid) 및 지방산(fatty acid)으로 이루어진 군으로부터 선택된 적어도 하나를 포함할 수 있다. 여기서, 상기 지방산은 옥살산(oxalic acid), 시트르산(citric acid), 아세틸 살리실산(acetylsalicylic acid), 아세트산(acetic acid), 부티르산(butyric acid), 글리콜산(glycolic acid), 포름산(formic acid), 락트산(lactic acid), 말산(malic acid), 숙신산(succinic acid) 및 타르타르산(tartaric acid)으로 이루어진 군으로 부터 선택된 적어도 하나를 포함할 수 있다.
본 발명의 또 다른 양태에 따르면, 금속 식각용액을 제공한다. 이 용액은 질산, 염산, 아스코르빈산 및 물을 포함한다. 상기 질산, 염산, 아스코르빈산 및 물로 이루어진 조성물은 금 원소를 갖는 금속막을 식각하는데 이용될 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하여 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1 내지 도 5는 본 발명의 실시예에 따른 반도체 제품의 제조방법을 나타낸 단면도들이다. 도 1 내지 도 5에 있어서, 참조부호 "P"로 표시된 부분은 패드 영역을 나타내고, 참조부호 "A"로 표시된 부분은 절연영역을 나타낸다.
도 1을 참조하면, 패드 영역(P) 및 절연 영역(A)을 갖는 기판(100)을 준비한다. 상기 패드 영역(P)의 기판에 금속 패드(5)를 형성할 수 있다. 상기 금속 패드(5)는 알루미늄 또는 구리와 같은 금속으로 형성할 수 있다. 상기 금속 패드(5)를 갖는 기판 상에 상기 금속 패드(5)를 노출시키는 개구부를 갖는 절연막(10)을 형성할 수 있다. 상기 절연막(10)은 보호막(passivation layer)일 수 있다.
도 2를 참조하면, 상기 절연막(10)을 갖는 기판 상에 배리어막(15)을 형성할 수 있다. 상기 배리어막(15)은 Ti 원소, W 원소 및 Ta 원소 중 선택된 적어도 하나의 원소를 포함할 수 있다. 예를 들어, 상기 배리어막(15)은 Ti 막, TiW 막 또는 Ta 막으로 형성할 수 있다.
상기 배리어막(15)을 갖는 기판 상에 금(gold) 전기도금의 씨드(seed)로 사용하기 위한 씨드층(17)을 형성한다. 상기 씨드층(17)은 금(Au) 원소를 갖는 금속막으로 형성할 수 있다. 상기 금 원소를 갖는 금속막은 금 막(Au layer) 또는 금 합금막(Au-alloy layer)으로 형성할 수 있다. 상기 금 합금막은 금-게르마늄막(Au-Ge layer), 금-실리콘막(Au-Si layer), 금-베릴륨막(Au-Be layer) 또는 금-아연막(Au-Zn layer)일 수 있다. 상기 씨드층(17)은 후에 형성되는 금 범프와의 접착성 증가를 위하여 스퍼터링 방법으로 형성할 수 있다. 또한, 상기 씨드층(17)은 상기 배리어막(15)의 산화를 방지하는 역할을 할 수 있다. 상기 씨드층(17)은 100Å 내지 5000Å의 두께를 갖도록 형성할 수 있다. 바람직하게는 상기 씨드층(17)은 1000Å 내지 3000Å의 두께를 갖도록 형성할 수 있다.
상기 씨드층(17)을 갖는 기판 상에 상기 패드 영역(P)의 상기 씨드층(17)을 노출시키는 개구부(20a)를 갖는 희생막(20)을 형성할 수 있다. 상기 희생막(20)은 포토레지스트막으로 형성될 수 있다.
도 3을 참조하면, 상기 개구부(도 2의 20a)에 의해 노출된 상기 씨드층(17)을 씨드로 이용하는 금 전기도금법을 수행하여 상기 희생막(도 2의 20)의 개구부 (도 2의 20a)를 채우는 금 범프(gold bump; 25)를 형성할 수 있다. 상기 금 범프(25)는 1㎛ 내지 25㎛의 두께로 형성할 수 있다. 바람직하게는 상기 금 범프(25)는 10㎛ 내지 25㎛의 두께로 형성할 수 있다. 이어서, 상기 희생막(도 2의 20)을 선택적으로 제거할 수 있다. 따라서, 상기 금 범프(25)는 상기 씨드층(17)을 부분적으로 덮도록 형성될 수 있다.
도 4를 참조하면, 질산, 염산, 유기산(organic acid) 및 물(H2O)을 포함하는 금속 식각 용액을 사용하여 상기 금 범프(25)에 의해 노출된 씨드층(17)을 식각하여 씨드 패턴(17a)을 형성할 수 있다. 이때, 상기 노출된 씨드층(17)을 식각하는 것은 상기 배리어막(15)이 노출될 때 까지 수행할 수 있다. 상기 노출된 씨드층(17)을 식각하는 것은 10 내지 50℃의 온도에서 수행될 수 있다. 바람직하게는, 상기 노출된 씨드층(17)을 식각하는 것은 20 내지 30℃의 온도에서 수행될 수 있다.
상기 금속 식각 용액에서 상기 물은 용매일 수 있다. 즉, 상기 금속 식각 용액은 상기 물에 질산, 염산 및 유기산을 차례로 첨가함으로서 형성할 수 있다. 한편, 상기 물, 질산, 염산 및 유기산을 혼합하는 순서는 바뀔 수 있다.
상기 금속 식각 용액에서, 상기 유기산은 상기 질산보다 적게 함유될 수 있다. 즉, 상기 금속 식각 용액에, 상기 유기산의 중량 퍼센티지는 상기 질산의 중량 퍼센티지보다 작을 수 있다. 또한, 상기 금속 식각 용액에서 상기 염산은 상기 질산보다 적게 함유될 수 있다. 또한, 상기 금속 식각 용액에서 상기 유기산은 상기 염산보다 적게 함유될 수 있다. 상기 금속 식각 용액에서, 상기 질산, 염산 및 유기산이 각각 차지하는 중량 퍼센티지는 질산, 염산, 유기산 순서로 작은 것이 바람직할 수 있다. 즉, 상기 금속 식각 용액에서 상기 질산이 상기 염산 보다 많이 함유되고, 상기 염산이 상기 유기산 보다 많이 함유된 것이 바람직할 수 있다.
상기 금속 식각 용액은 65 중량 퍼센티지(wt%) 이하의 질산, 35 중량 퍼센티지 이하의 염산, 3 중량 퍼센티지 이하의 유기산, 및 잔량의 물로 이루어질 수 있다. 바람직하게는, 상기 금속 식각 용액은 20 내지 40 중량 퍼센티지의 질산, 3 내지 18 중량 퍼센티지의 염산, 0.1 내지 3 중량 퍼센티지의 유기산 및 잔량의 물로 이루어질 수 있다.
상기 유기산은 아스코르빈산(ascorbic acid; C6H8O6) 및 지방산(fatty acid)으로 이루어진 군으로부터 선택된 적어도 하나를 포함할 수 있다. 여기서, 상기 지방산은 카르복시기(carboxyl group; -COOH)를 가질 수 있다. 상기 지방산은 옥살산(oxalic acid; C2H2O4), 시트르산(citric acid; C6H8O7), 아세틸 살리실산(acetylsalicylic acid; C9H8O4), 아세트산(acetic acid; CH3COOH), 부티르산(butyric acid; CH3CH2COOH), 글리콜산(glycolic acid; HOCH2COOH), 포름산(formic acid; HCOOH), 락트산(lactic acid; CH3CH(OH)COOH), 말산(malic acid; C4H6O5), 숙신산(succinic acid; HOOCCH2CH2COOH) 및 타르타르산(tartaric acid; C4H6O6)으로 이루어진 군으로부터 선택된 적어도 하나를 포함할 수 있다.
상기 금속 식각용액에서의 질산은 상기 씨드층(17)을 산화시키기 위한 산화제로서의 역할을 하며, 상기 염산은 산화된 상기 씨드층(17)을 염의 형태로 제거하는 역할을 할 수 있다. 그리고, 상기 유기산은 상기 씨드층(17)을 산화시키는 상기 질산의 작용을 상승시키는 산화촉진제로서의 역할을 할 수 있다.
이와 같이, 질산, 염산, 유기산 및 물로 이루어진 금속 식각 용액을 사용하는 이유에 대해서는 후에 언급할 실험예에서 자세히 설명하기로 한다.
도 5를 참조하면, 상기 노출된 배리어막(15)을 선택적으로 식각할 수 있다. 그 결과, 상기 씨드 패턴(17a) 하부에 잔존하는 배리어 패턴(15a)이 형성될 수 있다. 여기서, 상기 배리어막(15)이 Ti 막 또는 TiW 막으로 형성된 경우에, 상기 노출된 배리어막(15)은 과산화수소(H2O2)를 포함하는 식각용액을 이용하여 식각할 수 있다. 한편, 상기 배리어막(15)이 Ta 막으로 형성된 경우에, 상기 노출된 배리어막(15)은 불산(HF) 희석액을 이용하여 제거할 수 있다. 이와 같이, 상기 배리어막(15)은 상기 금 범프(25)에 대해 식각 선택비를 갖는 식각용액을 이용하여 식각될 수 있다.
본 발명은 상술한 실시 예들에 한정되지 않고 본 발명의 사상 내에서 여러 가지의 다른 형태로 변형되어 실시될 수 있다. 예를 들면, 본 발명의 실시예에서 설명한 식각용액은 금 막 및/또는 금 합금막으로 이루어진 금속 배선의 제조방법에도 이용될 수 있다. 이와 같은 금속 배선의 형성방법은 도 3 내지 도 5를 참조하여 설명할 수 있다. 기판 상에 금 원소를 갖는 금속막(도 3의 17)을 형성하고, 상기 금속막(도 3의 17)을 부분적으로 덮는 마스크(도 3의 25)를 형성하고, 본 발명의 실시예에서 설명한 금속 식각 용액을 이용하는 식각 공정을 진행하여 상기 마스크(도 3의 25)에 의해 노출된 상기 금속막(도 3의 17)을 식각하여 금속배선(도 4의 17a)을 형성하고, 도면에 도시되지 않았지만 상기 마스크(도 5의 25)를 제거할 수 있다. 따라서, 금 막 또는 금 합금막으로 이루어진 금속 배선(도 5의 17a)을 형성 할 수 있다.
<실험예들>
우선, 본 발명의 실시예에 의한 식각용액 및 비교예에 의한 식각용액를 이용한 금 막의 식각률, 즉 식각속도를 아래 <표 1>에 나타내었다. 복수개의 실리콘 기판들 상에 스퍼터링 방법으로 1000Å 두께의 금 막(Au layer)을 형성하여 복수개의 실험 샘플들을 형성하고, 실험 샘플들을 서로 다른 식각 용액을 이용하여 상기 금 막이 제거되는 시간을 측정하여 금 막의 식각속도(Å/sec)를 계산하였다. 서로 다른 식각용액에서의 금 막의 식각속도(Å/sec)를 계산한 결과를 <표 1>에 나타내었다. 질산, 염산 및 물로 이루어진 식각용액에서 질산 및 염산의 함량 변화에 따른 금 막의 식각속도를 <표 1>의 [비교예1] 내지 [비교예 4]에 나타내었고, 질산과 염산의 함량을 높이지 않고도 금 막에 대한 식각속도를 향상시킬 수 있는 본 발명의 실시예에 따른 식각용액을 사용하여 금 막을 식각한 결과를 <표 1>의 [실험예 1] 내지 [실험예 5]에 나타내었다.
Figure 112006058441103-pat00001
상기 <표 1>의 [비교예 1] 및 [비교예 2]를 살펴보면, [비교예 1]과 비교하여 질산의 함량이 같으며 염산의 함량이 상대적으로 높은 식각용액을 사용하는 [비교예 2]에서 금 막에 대한 식각속도가 높은 것을 알 수 있다. 이와 같은 결과로부터 식각용액을 이루고 있는 염산의 함량이 높을 수록 식각 속도가 증가한다는 것을 알 수 있다.
상기 <표 1>의 [비교예 2] 및 [비교예 3]을 살펴보면, [비교예 2]의 식각용액에서 염산 및 질산이 차지하는 함량은 28 중량 퍼센티지이고, [비교예 3]의 식각용액에서 염산 및 질산이 차지하는 함량은 25 중량 퍼센티지이다. 그런데, 식각속도를 살펴 보면, [비교예 2]의 식각용액에서 염산 및 질산이 차지하는 함량이 [비교예 3]의 식각용액에서 염산 및 질산이 차지하는 함량보다 높은데도 불구하고, 식각속도는 저하된 것을 알 수 있다. 이와 같은 결과로부터 염산 및 질산이 적절한 비율로 혼합되어야 식각속도가 증가된다는 것을 알 수 있다. 즉, 염산의 함량은 줄이고, 질산의 함량은 증가시킴으로써, 금 막에 대한 식각속도가 증가한다는 것을 알 수 있다. 따라서, 질산의 함량이 염산의 함량보다 높아야 식각속도가 증가된다는 것을 알 수 있다.
상기 <표 1>의 [비교예 3] 및 [비교예 4]를 살펴보면, [비교예 3]과 비교하여 염산의 함량이 같으며 질산의 함량이 상대적으로 높은 식각용액을 사용하는 [비교예 4]에서 금 막에 대한 식각속도가 높은 것을 알 수 있다. 이와 같은 결과로부터 식각 용액에서 질산이 차지하는 중량 퍼센티지가 클 수록 식각 속도가 증가한다는 것을 알 수 있다.
상기 <표 1>의 [비교예 1] 내지 [비교예 4]로부터 식각용액의 염산의 함량 및 질산의 함량을 증가시킬수록 금 막에 대한 식각속도가 증가한다고 판단할 수 있다. 그러나, 염산과 질산의 함량을 증가시킨다면 식각속도를 증가시킬 수 있지만, 습식 식각 설비의 배관에 무리를 줄 수 있다. 또한, 환경 오염 측면에서 질산 및 염산의 사용을 증가시키는 것도 바람직하지 않다. 따라서, 질산과 염산의 함량을 무조건 높이는 것은 바람직하지 않다.
상기 <표 1>의 [실험예 1] 내지 [실험예 5]와 [비교예 4]를 살펴보면, [실험예 1] 내지 [실험예 5]에서의 금 막에 대한 식각속도는 [비교예 4]에 비하여 염산 및 질산의 함량을 증가시키지 않았음에도 불구하고 증가하였음을 알 수 있다. 즉, [실험예 1] 내지 [실험예 5]의 식각 용액들은 염산, 질산 및 물 이외에 유기산을 포함하는 것을 알 수 있다. 질산, 염산, 유기산 및 물로 이루어진 식각 용액에서, 유기산으로 [실험예 1]은 0.6 중량 퍼센티지의 시트릭산, [실험예 2]는 0.6 중량 퍼센티지의 포름산, [실험예 3]은 0.6 중량 퍼센티지의 포름산과 0.3 중량 퍼센티지의 아세트산, [실험예 4]는 0.3 중량 퍼센티지의 아세트산, [실험예 5]는 1.8 중량 퍼센티지의 아스코르빈산을 사용하였다.
[실험예 1] 내지 [실험예 5]에서 유기산의 종류 및 함량에 따라 식각속도에 차이가 있지만, 공통적으로 [비교예 4]보다 금 막에 대한 증가된 식각속도를 나타내고 있다. 따라서, 금 막을 식각하기 위한 식각용액으로서 염산, 질산, 유기산 및 물로 이루어진 식각용액을 사용한다면, 식각용액에서 차지하는 염산 및 질산의 함량을 증가시키지 않으면서도 금 막에 대한 식각속도를 증가시킬 수 있다. 이것은 습식 식각 공정에서 염산 및 질산의 사용량을 줄이면서도 생산성을 향상시킬 수 있다는 것을 의미한다. 다시 말하면, 염산 및 질산의 사용량을 줄임으로써 습식 설비의 배관을 유지 및 보수하는데 소요되는 시간 및 비용을 줄일 수 있으며, 종래와 동일한 량의 염산 및 질산을 사용한다 하더라도 습식 식각 공정에서 금 막에 대한 식각 속도를 증가시킬 수 있으므로 공정 시간을 단축 시킬 수 있다.
도 6은 질산, 염산, 유기산 및 물로 이루어진 금속 식각용액에 있어서, 유기산 첨가량에 따른 금 막(Au layer)의 식각특성을 나타낸 그래프이다. 도 6에서, x 축은 식각용액에서 아스코르빈산 및 아세트산과 같은 유기산이 차지하는 중량 퍼센티지를 나타내고, y축은 금 막에 대한 식각속도(Å/sec)를 나타낸다.
도 6의 결과들은 상기 <표 1>에 대한 실험에서 설명한 바와 같이, 복수개의 실리콘 기판들 상에 스퍼터링 방법으로 1000Å 두께의 금 막(Au layer)을 형성하여 복수개의 실험 샘플들을 형성하고, 실험 샘플들을 염산, 질산, 유기산, 및 물로 이루어진 식각용액에서, 염산 및 질산의 함량은 일정하면서 유기산의 함량에 차이가 있는 서로 다른 식각 용액을 이용하여 상기 금 막이 제거되는 시간을 측정하여 금 막의 식각속도(Å/sec)를 계산하여 얻어졌다. 여기서, 실험에 사용된 식각용액들은 공통적으로 6 중량 퍼센티지의 염산과 29중량 퍼센티지의 질산을 포함한다. 또한, 식각용액에서 함유량이 변화되는 유기산으로 아스코르빈산과 아세트산을 실험에 이용하였다.
도 6에 있어서, 기호 '-■-'로 나타낸 데이타들은 염산, 질산, 아스코르빈산 및 물로 이루어진 식각용액에서 아스코르빈산의 함량 변화에 따른 금 막의 식각속도를 나타내고, 기호 '-●-'로 나타낸 데이타들은 염산, 질산, 아세트산 및 물로 이루어진 식각용액에서 아세트산의 함량 변화에 따른 금 막의 식각속도를 나타낸다.
도 6을 참조하면, 염산, 질산, 아스코르빈산 및 물로 이루어진 식각용액에서 아스코르빈산의 함유량이 증가할수록 금 막에 대한 식각속도는 증가하는 것으로 나타나고 있다. 즉, 식각용액에서 차지하는 아스코르빈산이 0.3 중량 퍼센티지일 때 금 막의 식각속도는 82Å/sec 이고, 아스코르빈산이 1.8 중량 퍼센티지일 때 금 막의 식각속도는 135Å/sec로 나타났다. 한편, 상기 <표 1>의 [비교예 4]를 살펴보면, 6 중량 퍼센티지의 염산, 29 중량 퍼센티지의 질산 및 잔량의 물로 이루어진 식각 용액을 사용하여 금 막을 식각하였을 때 식각 속도가 53Å/sec 였다. 반면에, 6 중량 퍼센티지의 염산, 29 중량 퍼센티지의 질산, 상기 염산 보다 적은 량의 아스코르빈산 및 잔량의 물로 이루어진 식각용액을 사용하여 금 막을 식각하였을 때, [비교예 4]보다 높은 식각속도를 나타내고 있다. 이와 같은 결과는 식각용액에 아스코르빈산을 첨가함으로써 식각용액에서 차지하는 질산 및 염산의 함량을 증가시키지 않으면서도 금 막에 대한 식각속도를 증가시킬 수 있음을 나타낸다.
한편, 그래프를 살펴 보면 염산, 질산, 아세트산 및 물로 이루어진 식각용액에서 아세트산의 함유량이 증가할수록 금 막에 대한 식각속도가 변화하는 것으로 나타나고 있다. 구체적으로, 식각용액에서 질산 및 염산이 차지하는 함량은 각각 29 중량 퍼센티지 및 6 중량 퍼센티지이다. 이와 같은 중량 퍼센티지의 질산 및 염산을 함유하는 식각용액에서 아세트산의 함유량이 증가할 수록 금 막에 대한 식각속도가 증가하다가 감소하는 것으로 나타나고 있다. 즉, 29 중량 퍼센티지의 질산 및 6 중량 퍼센티지의 염산을 포함하는 식각용액에서, 아세스트산의 함량이 0.15 중량 퍼센티지일 때 금 막에 대한 식각속도는 58Å/sec이고, 아세트산의 함량이 0.3 중량 퍼센티지일 때 금 막에 대한 식각속도는 77Å/sec로 증가하고, 아세트산의 함량이 0.6 중량 퍼센티지일때 75Å/sec로 감소한다. 더 나아가, 식각용액에서 차지하는 아세트산의 함량이 1.8 중량 퍼센티지일때 46Å/sec 로 오히려 상기 <표 1>의 [비교예 4]에서의 식각용액을 사용하였을 때보다 식각속도가 낮아진다. 이러한 결과는 아세트산과 같은 유기산의 함량을 계속 증가시킨다 하여도 금 막에 대한 식각속도는 아세트산의 함량이 증가되는 만큼 지속적으로 증가하지 않는다는 것을 나타낸다. 따라서, 식각용액에서 아세트산과 같은 유기산은 질산이 차지하는 함량보다 적은 것이 바람직하다. 더 나아가, 식각용액에서 아세트산과 같은 유기산은 염산이 차지하는 함량보다 적은 것이 바람직하다는 것을 알 수 있다.
이와 같은 실험결과들로부터 질산, 염산 및 물로 이루어진 종래의 식각용액을 사용하여 금 원소를 갖는 금속막을 식각하는 식각속도보다, 질산, 염산, 유기산 및 물로 이루어진 본 발명의 식각용액 사용하여 금 원소를 갖는 금속막을 식각하는 식각속도가 큰 것을 알 수 있다. 이러한 결과들은 본 발명의 식각용액에서 질산 및 염산의 함량을 줄이면서도 종래의 식각용액과 같은 효과를 볼 수 있다는 것을 의미한다. 또한, 본 발명의 식각용액은 종래와 같은 중량 퍼센티지의 질산 및 염산을 사용하면서도 금 원소를 갖는 금속막에 대한 식각속도를 증가시킬 수 있다.
상술한 바와 같이 본 발명에 따르면, 질산 및 염산의 함량을 증가시키지 않으면서도 금 원소를 갖는 금속막에 대한 식각속도를 향상시킬 수 있는 식각용액을 제공한다. 즉, 질산, 염산, 유기산 및 물로 이루어진 식각용액을 이용하여 금 원소를 갖는 금속막을 식각함으로써, 질산 및 염산의 함량을 증가시키지 않으면서도 금속막을 원하는 식각속도로 식각할 수 있다. 따라서, 식각용액에서 질산 및 염산등과 같은 강산의 함유량을 감소시킬 수 있으므로, 습식 식각 설비의 유지 및 보수에 유리하다.

Claims (25)

  1. 질산, 염산, 유기산 및 물로 이루어지되, 상기 유기산은 상기 질산보다 적게 함유된 금속 식각용액.
  2. 제 1 항에 있어서,
    상기 염산은 상기 질산보다 적게 함유된 것을 특징으로 하는 금속 식각용액.
  3. 제 1 항에 있어서,
    상기 유기산은 상기 염산보다 적게 함유된 것을 특징으로 하는 금속 식각용액.
  4. 제 1 항에 있어서,
    상기 질산의 함량은 20 내지 40 중량 퍼센티지(wt%)이고, 상기 염산의 함량은 3 내지 18 중량 퍼센티지이고, 상기 유기산의 함량은 0.1 내지 3 중량 퍼센티지인 것을 특징으로 하는 금속 식각용액.
  5. 제 1 항에 있어서,
    상기 유기산은 아스코르빈산(ascorbic acid) 및 지방산(fatty acid)으로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것을 특징으로 하는 금속 식각 용액.
  6. 제 5 항에 있어서,
    상기 지방산은 옥살산(oxalic acid), 시트르산(citric acid), 아세틸 살리실산(acetylsalicylic acid), 아세트산(acetic acid), 부티르산(butyric acid), 글리콜산(glycolic acid), 포름산(formic acid), 락트산(lactic acid), 말산(malic acid), 숙신산(succinic acid) 및 타르타르산(tartaric acid)으로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것을 특징으로 하는 금속 식각용액.
  7. 제 1 항에 있어서,
    상기 질산, 염산, 유기산 및 물로 이루어진 조성물은 금 원소를 갖는 금속막을 식각하는데 이용되는 것을 특징으로 하는 금속 식각용액.
  8. 제 7 항에 있어서,
    상기 금속막은 금 단일막 또는 금 합금막이되, 상기 금 합금막은 금-게르마늄막(Au-Ge layer), 금-실리콘막(Au-Si layer), 금-베릴륨막(Au-Be layer) 또는 금-아연막(Au-Zn layer)인 것을 특징으로 하는 금속 식각용액.
  9. 기판 상에 금(Au) 원소를 갖는 금속막을 형성하고,
    상기 금속막을 부분적으로 덮는 마스크를 형성하고,
    질산, 염산, 유기산 및 물로 이루어진 식각용액을 사용하여 상기 마스크에 의해 노출된 상기 금속막을 식각하는 것을 포함하되, 상기 식각용액에서 상기 유기산이 차지하는 함량은 상기 질산이 차지하는 함량보다 적은 금속 식각방법.
  10. 제 9 항에 있어서,
    상기 금속막은 금 단일막 또는 금 합금막으로 형성되되, 상기 금 합금막은 금-게르마늄막(Au-Ge layer), 금-실리콘막(Au-Si layer), 금-베릴륨막(Au-Be layer) 또는 금-아연막(Au-Zn layer)으로 형성되는 것을 특징으로 하는 금속 식각방법.
  11. 제 9 항에 있어서,
    상기 염산은 상기 질산보다 적게 함유된 것을 특징으로 하는 금속 식각방법.
  12. 제 9 항에 있어서,
    상기 유기산은 상기 염산보다 적게 함유된 것을 특징으로 하는 금속 식각방법.
  13. 제 9 항에 있어서,
    상기 질산은 20 내지 40 중량 퍼센티지이고, 상기 염산은 3 내지 18 중량 퍼센티지이고, 상기 유기산은 0.1 내지 3 중량 퍼센티지인 것을 특징으로 하는 금속 식각방법.
  14. 제 9 항에 있어서,
    상기 유기산은 아스코르빈산(ascorbic acid) 및 지방산(fatty acid)으로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것을 특징으로 하는 금속 식각방법.
  15. 제 14 항에 있어서,
    상기 지방산은 옥살산(oxalic acid), 시트르산(citric acid), 아세틸 살리실산(acetylsalicylic acid), 아세트산(acetic acid), 부티르산(butyric acid), 글리콜산(glycolic acid), 포름산(formic acid), 락트산(lactic acid), 말산(malic acid), 숙신산(succinic acid) 및 타르타르산(tartaric acid)으로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것을 특징으로 하는 금속 식각방법.
  16. 금속 패드를 갖는 기판 상에 씨드층을 형성하고,
    상기 씨드층을 갖는 기판 상에 상기 씨드층을 노출시키는 개구부를 갖는 희생막을 형성하고,
    금 전기도금을 진행하여 상기 희생막의 개구부를 채우는 금 범프(gold bummp)를 형성하고,
    상기 희생막을 제거하고,
    질산, 염산, 유기산 및 물로 이루어진 식각용액을 이용하여 상기 금 범프에 의해 노출된 상기 씨드층을 식각하는 것을 포함하는 반도체 제품의 제조방법.
  17. 제 16 항에 있어서,
    상기 씨드층은 금 원소를 갖는 금속막으로 형성되되, 상기 금속막은 금 단일막, 금-게르마늄막(Au-Ge layer), 금-실리콘막(Au-Si layer), 금-베릴륨막(Au-Be layer) 또는 금-아연막(Au-Zn layer)으로 형성되는 것을 특징으로 하는 반도체 제품의 제조방법.
  18. 제 16 항에 있어서,
    상기 식각용액에서 상기 유기산은 상기 질산보다 적게 함유된 것을 특징으로 하는 반도체 제품의 제조방법.
  19. 제 16 항에 있어서,
    상기 식각용액에서 상기 염산은 상기 질산보다 적게 함유된 것을 특징으로 하는 반도체 제품의 제조방법.
  20. 제 16 항에 있어서,
    상기 식각용액에서 상기 유기산은 상기 염산보다 적게 함유된 것을 특징으로 하는 반도체 제품의 제조방법.
  21. 제 16 항에 있어서,
    상기 질산은 20 내지 40 중량 퍼센티지이고, 상기 염산은 3 내지 18 중량 퍼센티지이고, 상기 유기산은 0.1 내지 3 중량 퍼센티지인 것을 특징으로 하는 반도체 제품의 제조방법.
  22. 제 16 항에 있어서,
    상기 유기산은 아스코르빈산(ascorbic acid) 및 지방산(fatty acid)으로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것을 특징으로 하는 반도체 제품의 제조방법.
  23. 제 22 항에 있어서,
    상기 지방산은 옥살산(oxalic acid), 시트르산(citric acid), 아세틸 살리실산(acetylsalicylic acid), 아세트산(acetic acid), 부티르산(butyric acid), 글리콜산(glycolic acid), 포름산(formic acid), 락트산(lactic acid), 말산(malic acid), 숙신산(succinic acid) 및 타르타르산(tartaric acid)으로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것을 특징으로 하는 반도체 제품의 제조방법.
  24. 질산, 염산 및 물로 이루어진 조성물에 금속막에 대한 식각속도를 증가시키기 위하여 아스코르빈산을 포함시키는 금속 식각용액.
  25. 제 24 항에 있어서,
    상기 질산, 염산, 아스코르빈산 및 물로 이루어진 조성물은 금 원소를 갖는 금속막을 식각하는데 이용되는 것을 특징으로 하는 금속 식각용액.
KR1020060077512A 2006-08-17 2006-08-17 금속 식각용액, 이를 이용하는 금속 식각방법 및 이를이용하는 반도체 제품의 제조방법 KR100819557B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060077512A KR100819557B1 (ko) 2006-08-17 2006-08-17 금속 식각용액, 이를 이용하는 금속 식각방법 및 이를이용하는 반도체 제품의 제조방법
US11/783,978 US20080045035A1 (en) 2006-08-17 2007-04-13 Etching solution for etching metal layer, etching method using the etching solution, and method of fabricating semiconductor product using the etching solution

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060077512A KR100819557B1 (ko) 2006-08-17 2006-08-17 금속 식각용액, 이를 이용하는 금속 식각방법 및 이를이용하는 반도체 제품의 제조방법

Publications (2)

Publication Number Publication Date
KR20080016009A KR20080016009A (ko) 2008-02-21
KR100819557B1 true KR100819557B1 (ko) 2008-04-07

Family

ID=39101887

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060077512A KR100819557B1 (ko) 2006-08-17 2006-08-17 금속 식각용액, 이를 이용하는 금속 식각방법 및 이를이용하는 반도체 제품의 제조방법

Country Status (2)

Country Link
US (1) US20080045035A1 (ko)
KR (1) KR100819557B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102444064B1 (ko) 2021-08-23 2022-09-16 백영기 금범프 공정의 언더범프메탈층인 티탄합금 박막 에칭 조성물 및 이를 사용한 언더범프메탈층인 티탄합금 박막 에칭방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100871768B1 (ko) * 2007-05-18 2008-12-05 주식회사 동부하이텍 반도체 소자 및 ｂｏａｃ/ｃｏａ 제조 방법
JP5134339B2 (ja) * 2007-11-02 2013-01-30 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US20090120901A1 (en) * 2007-11-09 2009-05-14 Pixeloptics Inc. Patterned electrodes with reduced residue
TWI416595B (zh) * 2008-09-15 2013-11-21 Taiwan Semiconductor Mfg 製造半導體裝置的方法
US8940178B2 (en) * 2009-03-18 2015-01-27 E I Du Pont De Nemours And Company Textured silicon substrate and method
US20110012239A1 (en) * 2009-07-17 2011-01-20 Qualcomm Incorporated Barrier Layer On Polymer Passivation For Integrated Circuit Packaging
WO2012125401A1 (en) 2011-03-11 2012-09-20 Fujifilm Electronic Materials U.S.A., Inc. Novel etching composition
TWI577834B (zh) 2011-10-21 2017-04-11 富士軟片電子材料美國股份有限公司 新穎的鈍化組成物及方法
US8709277B2 (en) 2012-09-10 2014-04-29 Fujifilm Corporation Etching composition
KR102258660B1 (ko) 2013-09-17 2021-06-02 삼성전자주식회사 구리를 함유하는 금속의 식각에 사용되는 액체 조성물 및 이를 이용한 반도체 장치의 제조 방법
DE102017104742A1 (de) * 2017-03-07 2018-09-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102017106410A1 (de) 2017-03-24 2018-09-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100323657B1 (ko) * 1994-05-24 2002-06-24 클라크 3세 존 엠. 소울더범프를형성시키는방법
KR20020091485A (ko) * 2001-05-30 2002-12-06 삼성전자 주식회사 알루미늄과 아이티오를 동시에 식각하기 위한 식각액 조성물

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3840982A (en) * 1966-12-28 1974-10-15 Westinghouse Electric Corp Contacts for semiconductor devices, particularly integrated circuits, and methods of making the same
US5835112A (en) * 1996-10-08 1998-11-10 Hewlett-Packard Company Segmented electrical distribution plane
US6489241B1 (en) * 1999-09-17 2002-12-03 Applied Materials, Inc. Apparatus and method for surface finishing a silicon film
US6435398B2 (en) * 2000-06-01 2002-08-20 Texas Instruments Incorporated Method for chemically reworking metal layers on integrated circuit bond pads
JP2006131926A (ja) * 2004-11-02 2006-05-25 Sharp Corp 微細孔に対するメッキ方法、及びこれを用いた金バンプ形成方法と半導体装置の製造方法、並びに半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100323657B1 (ko) * 1994-05-24 2002-06-24 클라크 3세 존 엠. 소울더범프를형성시키는방법
KR20020091485A (ko) * 2001-05-30 2002-12-06 삼성전자 주식회사 알루미늄과 아이티오를 동시에 식각하기 위한 식각액 조성물

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102444064B1 (ko) 2021-08-23 2022-09-16 백영기 금범프 공정의 언더범프메탈층인 티탄합금 박막 에칭 조성물 및 이를 사용한 언더범프메탈층인 티탄합금 박막 에칭방법
KR20230029488A (ko) 2021-08-23 2023-03-03 백영기 금범프 공정의 언더범프메탈층인 금 박막 에칭 조성물 및 이를 사용한 언더범프메탈층인 금 박막 에칭방법

Also Published As

Publication number Publication date
US20080045035A1 (en) 2008-02-21
KR20080016009A (ko) 2008-02-21

Similar Documents

Publication Publication Date Title
KR100819557B1 (ko) 금속 식각용액, 이를 이용하는 금속 식각방법 및 이를이용하는 반도체 제품의 제조방법
JP5913869B2 (ja) エッチング液組成物およびエッチング方法
US6750133B2 (en) Selective ball-limiting metallurgy etching processes for fabrication of electroplated tin bumps
US6979647B2 (en) Method for chemical etch control of noble metals in the presence of less noble metals
US9391036B2 (en) Semiconductor device and manufacturing method thereof
US6927493B2 (en) Sealing and protecting integrated circuit bonding pads
DE102008016427B4 (de) Drahtbonden auf reaktiven Metalloberflächen einer Metallisierung eines Halbleiterbauelements durch Vorsehen einer Schutzschicht
Hutt et al. Electroless nickel bumping of aluminum bondpads. I. Surface pretreatment and activation
JPH10335364A (ja) 半導体装置のフリップチップ実装型ソルダーバンプの製造方法、これにより製造されるソルダーバンプ及びその分析方法
CN102403243A (zh) 减少金属凸块结构下金属层底切现象的方法
US7375021B2 (en) Method and structure for eliminating aluminum terminal pad material in semiconductor devices
TWI515337B (zh) 蝕刻液及使用此蝕刻液之半導體裝置之製造方法
US20120077340A1 (en) Conductive line structure and the method of forming the same
US20160043046A1 (en) Etching of under bump metallization layer and resulting device
US20010008224A1 (en) Method of manufacturing electronic components
CN101139713A (zh) 蚀刻液以及使用此蚀刻液的图案化导电层的制造方法
US9399822B2 (en) Liquid compositions and methods of fabricating a semiconductor device using the same
CN102296006A (zh) 清洗组合物及用其形成半导体图形的方法
KR101985167B1 (ko) 금속 식각액 조성물 및 이를 이용한 금속층의 식각 방법
KR102479444B1 (ko) 식각액 조성물 및 이를 이용한 반도체 장치의 제조 방법
JP2010150609A (ja) エッチング液及びエッチング方法
JP2002076046A (ja) 半導体装置の製造方法
CN115679324A (zh) 钛系金属膜用蚀刻液组合物、钛系金属配线和半导体元件
JP4380100B2 (ja) 半導体装置用テープキャリアの製造方法
JP4645492B2 (ja) 金属パターン形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee