JP2012114148A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2012114148A
JP2012114148A JP2010260117A JP2010260117A JP2012114148A JP 2012114148 A JP2012114148 A JP 2012114148A JP 2010260117 A JP2010260117 A JP 2010260117A JP 2010260117 A JP2010260117 A JP 2010260117A JP 2012114148 A JP2012114148 A JP 2012114148A
Authority
JP
Japan
Prior art keywords
insulating layer
layer
barrier layer
forming
conductive portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010260117A
Other languages
English (en)
Other versions
JP2012114148A5 (ja
Inventor
Masamitsu Ikumo
雅光 生雲
Hiroyuki Yoda
博行 依田
Yasuhito Akutagawa
泰人 芥川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2010260117A priority Critical patent/JP2012114148A/ja
Priority to US13/193,569 priority patent/US20120129335A1/en
Publication of JP2012114148A publication Critical patent/JP2012114148A/ja
Publication of JP2012114148A5 publication Critical patent/JP2012114148A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H01L2224/02351—Shape of the redistribution layers comprising interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0383—Reworking, e.g. shaping
    • H01L2224/03831—Reworking, e.g. shaping involving a chemical process, e.g. etching the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03901—Methods of manufacturing bonding areas involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】水素又はカルボン酸を用いたリフロー時の導電部と絶縁層の密着力低下を抑制する。
【解決手段】半導体基板の上に設けられた第１導電部上に絶縁層を形成し（ステップＳ１）、その絶縁層を被覆するようにバリア層を形成した後（ステップＳ２）、そのバリア層の上に第２導電部を形成する（ステップＳ３）。そして、第１導電部上の絶縁層がバリア層で被覆されている状態で、第２導電部を水素又はカルボン酸を含む雰囲気中で溶融し（ステップＳ４）、その後、その第２導電部をマスクにして、絶縁層の上からバリア層を除去する（ステップＳ５）。
【選択図】図１

Description

本発明は、半導体装置の製造方法に関する。
半導体装置製造の分野では、半導体素子のバンプ形成や回路基板への実装の際に、はんだを形成し、溶融する、リフロー技術が広く利用されている。リフロー技術として、フラックスを用いてリフローを行う、いわゆるフラックスリフロー技術が知られている。また、フラックスに替えて、水素やカルボン酸を用いてリフローを行う、いわゆるフラックスレスリフロー技術も知られている。
特許第３６８２２２７号公報 特開２００７−２６６３８１号公報 特開平０６−１９０５８４号公報 特開平０６−３２６４４８号公報 特開２００１−２４４２８３号公報
しかし、半導体装置の配線層等のように、導電部が絶縁層で被覆されている構造に対し、水素やカルボン酸を用いたリフローを実施すると、導電部と絶縁層との間の密着力が低下してしまう場合があった。それにより、半導体装置の信頼性が低下する恐れがあった。
本発明の一観点によれば、半導体基板上方の第１導電部上に第１絶縁層を形成する工程と、前記第１絶縁層を被覆するバリア層を形成する工程と、前記バリア層上方に第２導電部を形成する工程と、前記第１絶縁層が前記バリア層で被覆された状態で、前記第２導電部を水素又はカルボン酸を含む雰囲気中で溶融する工程と、前記第２導電部をマスクにして前記バリア層を除去する工程とを含む半導体装置の製造方法が提供される。
開示の方法によれば、導電部とそれを被覆する絶縁層との間の密着力低下を抑え、半導体装置の品質向上を図ることが可能になる。
半導体装置の製造方法の一例を示す図である。 半導体基板上に配線層の形成まで行った状態の一例を示す図である。 第１の実施の形態に係るパッド及び絶縁層形成工程の一例を示す図である。 第１の実施の形態に係る第１バリア層形成工程の一例を示す図である。 第１の実施の形態に係る第１電極層形成工程の一例を示す図である。 第１の実施の形態に係る第１レジスト形成工程の一例を示す図である。 第１の実施の形態に係る再配線工程の一例を示す図である。 第１の実施の形態に係るバリア層及び電極層エッチング工程の一例を示す図である。 第１の実施の形態に係る絶縁層形成工程の一例を示す図である。 第１の実施の形態に係る第２バリア層形成工程の一例を示す図である。 第１の実施の形態に係る第２電極層形成工程の一例を示す図である。 第１の実施の形態に係る第２レジスト形成工程の一例を示す図である。 第１の実施の形態に係るバンプ形成工程の一例を示す図である。 第１の実施の形態に係るレジスト除去工程の一例を示す図である。 第１の実施の形態に係る電極層エッチング工程の一例を示す図である。 第１の実施の形態に係るリフロー工程の一例を示す図である。 第１の実施の形態に係るバリア層エッチング工程の一例を示す図である。 第１の実施の形態に係るドライエッチング工程の一例を示す図である。 電極層及びバリア層エッチング工程の一例を示す図（その１）である。 リフロー工程の一例を示す図（その１）である。 第２の実施の形態に係るパッド及び絶縁層形成工程の一例を示す図である。 第２の実施の形態に係るバリア層形成工程の一例を示す図である。 第２の実施の形態に係る電極層形成工程の一例を示す図である。 第２の実施の形態に係るレジスト形成工程の一例を示す図である。 第２の実施の形態に係るバンプ形成工程の一例を示す図である。 第２の実施の形態に係るレジスト除去工程の一例を示す図である。 第２の実施の形態に係る電極層エッチング工程の一例を示す図である。 第２の実施の形態に係るリフロー工程の一例を示す図である。 第２の実施の形態に係るバリア層エッチング工程の一例を示す図である。 第２の実施の形態に係るドライエッチング工程の一例を示す図である。 電極層及びバリア層エッチング工程の一例を示す図（その２）である。 リフロー工程の一例を示す図（その２）である。 第３の実施の形態に係るレジスト形成工程の一例を示す図である。 第３の実施の形態に係るピラーバンプ形成工程の一例を示す図である。 第３の実施の形態に係るレジスト除去工程の一例を示す図である。 第３の実施の形態に係る電極層エッチング工程の一例を示す図である。 第３の実施の形態に係るリフロー工程の一例を示す図である。 第３の実施の形態に係るバリア層エッチング工程の一例を示す図である。 第３の実施の形態に係るドライエッチング工程の一例を示す図である。 電極層及びバリア層エッチング工程の一例を示す図（その３）である。 リフロー工程の一例を示す図（その３）である。 第１の実施の形態に係るバンプ形成工程の別例を示す図である。 第２の実施の形態に係るバンプ形成工程の別例を示す図である。
図１は半導体装置の製造方法の一例を示す図である。
まず、半導体基板の上方に形成された第１導電部上に、絶縁層を形成する（ステップＳ１）。半導体基板には、第１導電部の形成前に、予めトランジスタ等の素子を形成しておくことができる。第１導電部としては、例えば、半導体基板上方に形成される配線層の配線、パッド、ウェハレベルパッケージ等の再配線を挙げることができる。このような第１導電部が、例えば、所定のパターン形状で、半導体基板上方に形成される。第１導電部上に形成する絶縁層には、例えば、有機絶縁層を用いることができる。尚、絶縁層として、無機絶縁層を用いることも可能である。絶縁層は、例えば、第１導電部、或いは第１導電部より下層の構造部を保護する保護層としての機能を有する。
第１導電部上に絶縁層を形成した後、その絶縁層を被覆するように、バリア層を形成する（ステップＳ２）。バリア層には、後述するリフロー時に用いる水素又はカルボン酸の透過が抑えられるものを用いる。例えば、バリア層として、金属層或いはバリアメタル層等の導電層を用いる。
バリア層の形成後、そのバリア層上方に第２導電部を形成する（ステップＳ３）。第２導電部は、例えば、半導体装置の外部接続用端子となる突起電極（バンプ）として形成される。この場合、第２導電部には、はんだを用いることができる。
第２導電部の形成後、絶縁層がバリア層で被覆されている状態で、第２導電部を水素又はカルボン酸を含む雰囲気中で溶融し（ステップＳ４）、溶融後、その第２導電部を凝固させる。即ち、水素又はカルボン酸を用いて、第２導電部のリフローを行う。
第２導電部を溶融、凝固させた後、その第２導電部をマスクにして、バリア層を除去する（ステップＳ５）。バリア層は、例えば、エッチングによって除去する。
このように、図１に示した製造フローでは、第２導電部を水素又はカルボン酸を含む雰囲気中で溶融する間、絶縁層をバリア層で被覆しておく。そして、バリア層は、第２導電部の溶融、凝固後、その第２導電部をマスクにして絶縁層の上から除去する。このようなフローとすることにより、絶縁層と、その下の第１導電部との間の密着力低下を抑えることが可能になっている。
以下、半導体装置の製造方法について、より詳細に説明していく。
まず、第１の実施の形態について説明する。
図２は半導体基板上に配線層の形成まで行った状態の一例を示す図である。
この図２に示す基板１は、半導体基板２と、半導体基板２の上に形成された配線層３を含む。
半導体基板２には、シリコン（Ｓｉ）基板等の半導体基板を用いることができる。このような半導体基板２に、図２に示したように、トランジスタ４が形成される。図２には、トランジスタ４として複数のＭＯＳ（Metal Oxide Semiconductor）トランジスタを例示している。尚、半導体基板２には、トランジスタ４のほか、容量、抵抗等の素子が形成されていてもよい。
このようなトランジスタ４を形成した半導体基板２上に、配線層３が形成される。図２には、配線層３として多層配線を例示している。配線層３は、所定パターン形状の配線３ａ、異なる配線３ａ間を接続するビア３ｂ、並びに、配線３ａ及びビア３ｂを被覆する絶縁層３ｃを含む。このような配線層３の上に、後述のように、配線３ａ及びビア３ｂを介してトランジスタ４に電気的に接続される、パッドが形成される。
第１の実施の形態では、この図２に示したような基板１上に、再配線及びバンプを形成する方法の一例について、図３〜図２０を参照して、説明する。
図３〜図２０には、再配線及びバンプを形成する各工程の一例を模式的に図示しており、図３〜図２０のそれぞれにおいて、（Ａ）は要部平面図、（Ｂ）は（Ａ）のＸ−Ｘ断面図である。尚、図３〜図２０では、便宜上、図２に例示したような基板１の内部構造については、図示を省略している。
図３は第１の実施の形態に係るパッド及び絶縁層形成工程の一例を示す図である。
まず、基板１上に、パッド１１を形成する。尚、パッド１１は、上記のように、基板１内に形成されたトランジスタ４と電気的に接続されるように、形成される。パッド１１は、アルミニウム（Ａｌ）、銅（Ｃｕ）、Ａｌを含む導電材料、Ｃｕを含む導電材料等を用いて形成することができる。
パッド１１の形成後、基板１上に、パッド１１の一部が開口する開口部１２ａを設けた絶縁層１２を形成する。この絶縁層１２には、例えば、無機絶縁層を用いる。絶縁層１２は、パッド１１及び基板１を保護する保護層としての機能を有する。
このようにパッド１１及び絶縁層１２を形成した基板１上に、パッド１１の一部が開口する開口部１３ａを設けた絶縁層１３を形成する。この絶縁層１３により、最終的に形成される半導体装置の信頼性向上、電気特性改善等が図られるようになる。
信頼性、基板１内の素子の耐熱温度、製造工場のインフラ等を基に、用いる絶縁層１３の種類を設定することができる。絶縁層１３には、例えば、有機絶縁層を用いる。有機絶縁層の材料には、ポリイミド、ポリパラフェニレンベンゾビスオキサゾール（poly(p-phenylenebenzobisoxazole)；ＰＢＯ）、エポキシ系の材料等を用いることができる。
絶縁層１３は、形成する半導体装置の用途等によって、その厚さを設定することができる。絶縁層１３の厚さは、例えば、４μｍ〜１５μｍ程度とする。
図４は第１の実施の形態に係る第１バリア層形成工程の一例を示す図である。
絶縁層１３の形成後、絶縁層１３を被覆するように、バリア層１４、例えばバリアメタル層を形成する。バリア層１４は、絶縁層１３に形成されている開口部１３ａの内面（開口部１３ａの底のパッド１１上面、及び開口部１３ａの側壁の絶縁層１３表面）、及び絶縁層１３上に、形成する。
バリア層１４は、例えば、チタン（Ｔｉ）、チタンタングステン（ＴｉＷ）を用いて形成する。バリア層１４の厚さは、例えば、１００ｎｍ〜３００ｎｍとする。バリア層１４は、後に形成される再配線の材料がパッド１１に浸入するのを抑える役割、再配線とパッド１１の間の導通及び密着を確保する役割等を果たす。
図５は第１の実施の形態に係る第１電極層形成工程の一例を示す図である。
バリア層１４の形成後、電極層１５を形成する。この電極層１５は、後述のめっき工程の際に、給電層として用いられる。
電極層１５は、Ｃｕ等の導電層を、めっき法、スパッタ法等を用いて形成する。電極層１５は、その厚さがめっき時のめっきバラツキに影響するため、当該めっき時の下地（電極層１５）の状態に応じて、採用する厚さを設定する。電極層１５の厚さは、例えば、２００ｎｍ〜５００ｎｍとする。
図６は第１の実施の形態に係る第１レジスト形成工程の一例を示す図である。
電極層１５の形成後、レジスト１６を形成する。レジスト１６を形成する際は、まず、所定のレジスト材料を５μｍ〜１４μｍの厚さで塗布する。そして、再配線を形成する領域が開口されるように、レジスト１６に露光及び現像処理を行って、開口部１６ａを形成する。
レジスト１６の材料は、電極層１５の材質に対して使用できるものであれば、特に限定されない。ここでは一例として、後述のように再配線にＣｕを用い、レジスト１６には、ノボラック系ポジレジストを用いる。尚、レジスト１６には、液状レジストを用いるほか、ドライフィルムレジストを用いてもよい。
図７は第１の実施の形態に係る再配線工程の一例を示す図である。
開口部１６ａを設けたレジスト１６の形成後、電解めっきにより、そのレジスト１６の開口部１６ａに、再配線１７（配線）を形成する。
再配線１７は、例えば、Ｃｕ、Ｃｕを含む導電材料を用いて形成する。このほか、Ａｌ、Ａｌを含む導電材料等を用いて再配線１７を形成することも可能である。ここでは、電解めっきにより、Ｃｕの再配線１７を形成する。電解めっきは、例えば、電流密度１Ａ／ｄｍ2〜３Ａ／ｄｍ2程度で行う。再配線１７のめっき厚は、形成する半導体装置の用途等によって、設定することができる。例えば、厚さ５μｍの再配線１７を形成する。
めっきによる再配線１７の形成後、レジスト１６は剥離する。剥離液は、用いたレジスト１６の材料に応じたものを用いる。例えば、上記のように、レジスト１６にノボラック系ポジレジストを用いている場合には、剥離液として、酢酸ブチル、プロピレングリコールモノメチルエーテル（Plopylene Glycol Monomethyl Ether；ＰＧＭＥ）、プロピレングリコールモノメチルエーテルアセテート（Propylene Glycol Monomethyl Ether Acetate；ＰＧＭＥＡ）等を用いる。
尚、便宜上、この図７の（Ａ）と、以降の図８〜図２０の各（Ａ）では、絶縁層１２，１３の開口部１２ａ，１３ａの配置の図示を省略している。
図８は第１の実施の形態に係るバリア層及び電極層エッチング工程の一例を示す図である。
レジスト１６の剥離後に露出する電極層１５及びバリア層１４を、再配線１７をマスクにして、エッチングにより除去する。このエッチングは、例えば、ウェットエッチングで行う。その場合、電極層１５のウェットエッチングには、硫酸、酢酸等を含むエッチング液を用いる。また、バリア層１４のウェットエッチングには、フッ酸、過酸化水素等を含むエッチング液を用いる。バリア層１４のエッチング液には、下地の絶縁層１３をエッチングしない、又は過剰にエッチングしないものを用いる。
図９は第１の実施の形態に係る絶縁層形成工程の一例を示す図である。
電極層１５及びバリア層１４のエッチング後、絶縁層１８を形成する。絶縁層１８は、まず、再配線１７全体を被覆するように形成する。そして、その形成した絶縁層１８に対し、バンプ等を形成する領域が開口されるように、開口部１８ａを形成する。
信頼性、基板１内の素子の耐熱温度、製造工場のインフラ等を基に、用いる絶縁層１８の種類を設定することができる。ここでは一例として、絶縁層１８に有機絶縁層を用いる。有機絶縁層の材料としては、ポリイミド、ＰＢＯ、エポキシ系の材料等を用いることができる。有機絶縁層を形成する際は、例えば、まず、有機絶縁材料を塗布し、開口部等を露光及び現像処理を行い形成した後に、酸素濃度１００ｐｐｍ以下の窒素雰囲気中、３００℃〜３８０℃程度の温度でアニールする。
絶縁層１８は、再配線１７よりも１μｍ以上厚くなるように、形成する。例えば、再配線１７の厚みが５μｍであった場合には、絶縁層１８の厚みを６μｍ以上にする。
絶縁層１８の形成時には、再配線１７の表面に、酸化膜１９が形成される。この酸化膜１９の酸素源としては、例えば、絶縁層１８を形成する際（アニール時等）にその環境内に含まれる酸素、絶縁層１８又はその材料中に含まれる酸素、大気中の酸素等が挙げられる。再配線１７と絶縁層１８の間に、このような酸化膜１９が介在することで、介在しない場合に比べて、再配線１７と絶縁層１８が強く密着するようになる。
図１０は第１の実施の形態に係る第２バリア層形成工程の一例を示す図である。
絶縁層１８を形成し、所定領域に開口部１８ａを形成した後は、絶縁層１８を被覆するように、バリア層２０、例えばバリアメタル層を形成する。バリア層２０は、後に形成されるバンプの材料が再配線１７に浸入するのを抑える役割、バンプと再配線１７の間の導通及び密着を確保する役割等を果たす。
バリア層２０を形成する際には、開口部１８ａの再配線１７上に形成されている酸化膜１９を除去したうえで、バリア層２０を形成する。例えば、バリア層２０を、スパッタ法を用いて堆積し、その堆積前には、逆スパッタによって酸化膜１９を除去しておく。
バリア層２０は、絶縁層１８に形成されている開口部１８ａの内面（開口部１８ａの底の再配線１７上面、及び開口部１８ａの側壁の絶縁層１８表面）、及び絶縁層１８上に、形成する。バリア層２０は、例えば、Ｔｉ、ＴｉＷを用いて形成する。バリア層２０の厚さは、例えば、１００ｎｍ〜３００ｎｍとする。バリア層２０の厚さが１００ｎｍを下回る場合には、開口部１８ａの形状によっては、開口部１８ａの内面、及び絶縁層１８上を、バリア層２０で均一性良く被覆することができない可能性があるためである。また、バリア層２０の厚さが３００ｎｍを上回る場合には、その下の絶縁層１８に生じる応力が大きくなり、絶縁層１８にクラックが発生する可能性があるためである。
バリア層２０は、後述のリフロー時に用いる水素又はカルボン酸の透過が抑えられるような材質、膜質で形成する。
図１１は第１の実施の形態に係る第２電極層形成工程の一例を示す図である。
バリア層２０の形成後、電極層２１を形成する。この電極層２１は、後述のめっき工程の際に、給電層として用いられる。
電極層２１は、例えば、Ｃｕ等の導電層を、めっき法、スパッタ法等を用いて形成する。電極層２１は、その厚さがめっき時のめっきバラツキに影響するため、当該めっき時の下地（電極層２１）の状態に応じて、採用する厚さを設定する。電極層２１の厚さは、例えば、２００ｎｍ〜５００ｎｍとする。
図１２は第１の実施の形態に係る第２レジスト形成工程の一例を示す図である。
電極層２１の形成後、レジスト２２を形成する。レジスト２２を形成する際は、まず、所定のレジスト材料を所定の厚さで塗布する。そして、バンプ等を形成する領域が開口されるように、レジスト２２に露光及び現像処理を行って、開口部２２ａを形成する。
レジスト２２の材料は、電極層２１の材質に対して使用できるものであれば、特に限定されない。ここでは一例として、レジスト２２にノボラック系ポジレジストを用いる。レジスト２２の厚さは、形成するバンプ等の高さ、及びその形成条件に応じて、設定することができる。例えば、レジスト２２の厚さは、５０μｍ以下程度の範囲に設定する。尚、レジスト２２には、液状レジストを用いるほか、ドライフィルムレジストを用いてもよい。
図１３は第１の実施の形態に係るバンプ形成工程の一例を示す図である。
開口部２２ａを設けたレジスト２２の形成後、アンダーバンプメタル（Under Bump Metal；ＵＢＭ）２３及びバンプ２４を形成する。ここでは一例として、ＵＢＭ２３及びバンプ２４を、いずれも電解めっきにより、形成する場合を示す。
ＵＢＭ２３は、レジスト２２の開口部２２ａに露出する電極層２１上に、電極層２１を給電層として用いた電解めっきにより、形成する。ＵＢＭ２３には、例えば、ニッケル（Ｎｉ）を用いる。ＵＢＭ２３の厚さは、後に形成するバンプ２４の材料によって、設定することができる。例えば、後述のようにバンプ２４をはんだで形成する場合、ＵＢＭ２３の厚さは、２μｍ〜５μｍ程度とする。ＵＢＭ２３をＮｉで形成し、バンプ２４をはんだで形成する場合、高温はんだ系はＳｎ濃度が低いためＵＢＭ２３のＮｉ厚は薄い方向、スズ銀（ＳｎＡｇ）系のはんだはＳｎ濃度が高いためＵＢＭ２３のＮｉ厚は厚い方向となる。
バンプ２４は、ＵＢＭ２３を形成したレジスト２２の開口部２２ａに、電極層２１及びＵＢＭ２３を給電層として用いた電解めっきにより、形成する。バンプ２４には、例えば、はんだを用いることができ、ここでは一例として、ＳｎＡｇはんだを用いる。バンプ２４は、例えば、レジスト２２の開口部２２ａ内からレジスト２２の上に突出するような高さで形成する。バンプ２４のめっき厚は、後述するリフロー後に得るバンプ２４の高さを基に、設定することができる。形成するバンプ２４の高さに応じて、めっき条件を設定し、また、上記のレジスト２２の厚さ（図１２）を設定することができる。
ここではＵＢＭ２３及びバンプ２４をいずれも電解めっきで形成する場合について述べたが、ＵＢＭ２３は上記のように電解めっきで形成し、その上にはんだボールを搭載してバンプを形成することもできる。その場合、ＵＢＭ２３を形成する際の、上記のレジスト２２の厚さ（図１２）は、１０μｍ以下程度の厚みで構わない。
尚、便宜上、この図１３の（Ａ）と、以降の図１４〜図２０の各（Ａ）では、絶縁層１８の開口部１８ａの配置の図示を省略している。
図１４は第１の実施の形態に係るレジスト除去工程の一例を示す図である。
ＵＢＭ２３及びバンプ２４の形成後、レジスト２２は剥離する。剥離液は、用いたレジスト２２の材料に応じたものを用いる。例えば、上記のように、レジスト２２にノボラック系ポジレジストを用いている場合には、剥離液として、酢酸ブチル、ＰＧＭＥ、ＰＧＭＥＡ等を用いる。レジスト２２の剥離により、バンプ２４のほか、ＵＢＭ２３及び電極層２１が露出するようになる。
図１５は第１の実施の形態に係る電極層エッチング工程の一例を示す図である。
レジスト２２の剥離後、露出する電極層２１を、ＵＢＭ２３及びバンプ２４をマスクにして、エッチングにより除去する。このエッチングは、例えば、ウェットエッチングで行う。その場合、電極層２１のウェットエッチングには、硫酸、酢酸等を含むエッチング液を用いる。電極層２１のエッチング液には、下地のバリア層２０に対して電極層２１を選択的にエッチングできるものを用いる。
図１６は第１の実施の形態に係るリフロー工程の一例を示す図である。
電極層２１の除去後、絶縁層１８がバリア層２０で被覆されている状態で、リフローを実施する（図１６（Ｂ）に太矢印で模式的に図示）。このリフローは、水素又はカルボン酸を含む雰囲気中で行う。いわゆるフラックスレスリフローである。このリフローにより、バンプ２４を成形する。
リフローに使用可能なカルボン酸としては、蟻酸、酢酸、アクリル酸、プロピオン酸、プチリック酸、カプロン酸、蓚酸、コハク酸、サリチル酸、マロン酸、エナント酸、カプリル酸、ペラルゴン酸、乳酸、カプリン酸が挙げられる。勿論、複数のカルボン酸を組み合わせて用いても構わない。
一例として、蟻酸を用いたリフローについて説明する。まず、被リフロー体を設置したチャンバ内を１０Ｐａ以下まで減圧する。次いで、そのチャンバ内に、蟻酸を導入する。このとき、蟻酸は、液状でもガス状でも構わない。蟻酸導入後の圧力が６６０Ｐａ〜８０００Ｐａ程度になるように、蟻酸を導入する。蟻酸導入開始時の温度は、蟻酸の沸点よりは高く、バンプ２４に用いたはんだの融点よりは低い温度とする。例えば、バンプ２４にＳｎＡｇ系のはんだを用いている場合には、１２０℃〜２００℃程度の範囲で、蟻酸の導入を開始する。その後、はんだの融点以上まで温度を上げ、はんだを溶融させる。はんだの体積等によって条件は変化するが、はんだ溶融時の温度と時間は、２４０℃〜３００℃、５０秒〜４００秒程度である。はんだ溶融後は、１５０℃程度で、９０秒〜１５０秒程度保持してチャンバ内に残留する蟻酸を除去し、その後、室温に戻す。
このようなリフローにより、図１５等に示しためっき後のバンプ２４が、この図１６に示したように、溶融されてその表面張力で丸みを帯びた形状になり、凝固する。
ここで、この第１の実施の形態では、水素又はカルボン酸を用いたリフロー前に、上記の図１５に示したように、電極層２１はエッチングするが、電極層２１の除去後に露出するバリア層２０はエッチングせずに残している。即ち、水素又はカルボン酸を用いたリフローの際、絶縁層１８がバリア層２０によって被覆されている。そのため、リフローに用いた水素又はカルボン酸は、このバリア層２０によって絶縁層１８内への浸透が抑えられる。
一方、水素又はカルボン酸を用いたリフロー前に、例えば図１９に示すように、電極層２１の除去後に露出するバリア層２０を絶縁層１８上から除去し、その状態から水素又はカルボン酸を用いてリフローする場合を考える。このリフローにより、図２０に示すように、バンプ２４が成形される。このリフローの間、絶縁層１８上からはバリア層２０が除去されているため、リフローに用いた水素又はカルボン酸が、絶縁層１８内に浸透する場合がある。絶縁層１８内に浸透した水素又はカルボン酸が、再配線１７表面の酸化膜１９に到達すると、酸化膜１９が還元され得る。上記のように、再配線１７と絶縁層１８は、間に酸化膜１９が介在することで比較的強く密着している。そのため、絶縁層１８内に浸透した水素又はカルボン酸によって酸化膜１９が還元され消失してしまった場合には、再配線１７と絶縁層１８の間の密着力が低下してしまう。酷い場合には、リフロー後に、再配線１７と絶縁層１８の界面剥離が発生する。
これに対し、上記の図１５に示したように、電極層２１の除去後に露出するバリア層２０を絶縁層１８上に残しておくと、リフローに用いる水素又はカルボン酸の絶縁層１８内への浸透が抑えられる。その結果、図１６に示したように、酸化膜１９の水素又はカルボン酸による還元が抑えられるため、再配線１７と絶縁層１８の間の密着力低下が抑えられるようになる。
図１７は第１の実施の形態に係るバリア層エッチング工程の一例を示す図である。
上記のようにして、絶縁層１８がバリア層２０で被覆された状態で、水素又はカルボン酸を用いたリフローを行った後、バリア層２０を、エッチングにより除去する。このエッチングは、例えば、ウェットエッチングで行う。バリア層２０のウェットエッチングには、フッ酸、過酸化水素等を含むエッチング液を用いる。バリア層２０のエッチング液には、下地の絶縁層１８をエッチングしない、又は過剰にエッチングしないものを用いる。
図１８は第１の実施の形態に係るドライエッチング工程の一例を示す図である。
バリア層２０のエッチング後、それによって露出する絶縁層１８の表面をドライエッチングする（図１８（Ｂ）に矢印で模式的に図示）。このドライエッチングは、バリア層２０の形成時に変質した絶縁層１８の表面部分を除去すること、及び、バリア層２０のエッチング時にそのエッチングでは完全に取りきれない金属残渣を除去することを目的として行う。ドライエッチングには、例えば、酸素（Ｏ2）／テトラフルオロカーボン（ＣＦ4）系の混合ガスを用いる。このドライエッチングにより、絶縁層１８の表面部分を、厚さ５０ｎｍ〜７００ｎｍ程度除去する。
ここで、上記の図１９及び図２０に示したように、バリア層２０をエッチングした後にリフローを行う場合には、バリア層２０のエッチング性が品質に大きく影響する。即ち、バンプ２４にＳｎ、バリア層２０にＴｉがそれぞれ含まれていて、そのバリア層２０のエッチングが不十分で絶縁層１８上にＴｉが残った状態でリフローを行うと、リフロー時にバンプ２４のＳｎが絶縁層１８上に残ったＴｉに付着する。Ｔｉに付着したＳｎは、ドライエッチングを阻害するため、この状態で絶縁層１８の表面部分を除去するためのドライエッチングを行うと、ドライエッチングが不均一になり、処理が不十分になる。
これに対し、上記の図１５及び図１６に示したように、バリア層２０を残した状態でリフローを行う場合、リフロー時に飛散してバリア層２０表面のＴｉに付着したＳｎは、バリア層２０のエッチングの際に除去される。そのため、たとえ図１７に示したバリア層２０のエッチングが不十分になった場合でも、図１８に示したドライエッチングが不十分になるのを回避することができる。
尚、上記の図１５に示した工程では、電極層２１をエッチングし、バリア層２０を絶縁層１８上に残すようにしている。電極層２１を残さないのは、次のような理由による。即ち、例えば、電極層２１をＣｕで、バンプ２４をはんだで、それぞれ形成している場合、電極層２１を残してリフローすると、Ｃｕにはんだが濡れてしまう。そのため、バンプ２４の高さが制御できなくなったり、別のバンプ（図示せず）との間でショートが発生したりする。一方、バリア層２０は、Ｔｉ、ＴｉＷ等で形成していれば、はんだが濡れにくいため、そのような状況を回避することができる。そのため、ここでは、図１５に示したように、電極層２１をエッチングし、バリア層２０を残す工程を採用している。
以上説明したように、この第１の実施の形態では、絶縁層１８上に形成したバリア層２０を除去せずに残した状態で、水素又はカルボン酸を用いてバンプ２４のリフローを行う。これにより、絶縁層１８内への水素又はカルボン酸の浸透を抑え、再配線１７と絶縁層１８の間に介在する酸化膜１９の還元を抑えて、再配線１７と絶縁層１８の密着力の低下を抑えることができる。また、リフロー後に、バリア層２０を絶縁層１８上から除去し、ドライエッチングを行うことにより、絶縁層１８の表面部分を均一に除去することができる。このような方法を用いることにより、品質の優れた半導体装置が実現可能になる。
次に、第２の実施の形態について説明する。
第２の実施の形態では、上記の図２に示したような基板１上に、パッド及びバンプを形成する場合の一例について、図２１〜図３２を参照して、説明する。
図２１〜図３２には、パッド及びバンプを形成する各工程の一例を模式的に図示しており、図２１〜図３２のそれぞれにおいて、（Ａ）は要部平面図、（Ｂ）は（Ａ）のＹ−Ｙ断面図である。尚、図２１〜図３２では、便宜上、図２に例示したような基板１の内部構造については、図示を省略している。
図２１は第２の実施の形態に係るパッド及び絶縁層形成工程の一例を示す図である。
まず、基板１上に、パッド３１を形成する。尚、パッド３１は、上記のように、基板１内に形成されたトランジスタ４と電気的に接続されるように、形成される。パッド３１は、Ａｌ、Ｃｕ、Ａｌを含む導電材料、Ｃｕを含む導電材料等を用いて形成することができる。
パッド３１の形成後、基板１上に、パッド３１の一部が開口する開口部３２ａを設けた絶縁層３２を形成する。この絶縁層３２には、例えば、無機絶縁層を用いる。絶縁層３２は、パッド３１及び基板１を保護する保護層としての機能を有する。
このようにパッド３１及び絶縁層３２を形成した基板１上に、パッド３１の一部が開口する開口部３３ａを設けた絶縁層３３を形成する。この絶縁層３３により、最終的に形成される半導体装置の信頼性向上、電気特性改善等が図られる。
信頼性、基板１内の素子の耐熱温度、製造工場のインフラ等を基に、用いる絶縁層３３の種類を設定することができる。ここでは一例として、絶縁層３３に有機絶縁層を用いる。有機絶縁層の材料には、ポリイミド、ＰＢＯ、エポキシ系の材料を用いることができる。有機絶縁層を形成する際は、例えば、有機絶縁材料を塗布し、酸素濃度１００ｐｐｍ以下の窒素雰囲気中、３００℃〜３８０℃程度の温度でアニールする。
絶縁層３３は、形成する半導体装置の用途等によって、その厚さを設定することができる。絶縁層３３の厚さは、例えば、２μｍ〜１０μｍ程度とする。
絶縁層３３の形成時には、パッド３１の表面に、酸化膜３４が形成される。この酸化膜３４の酸素源としては、例えば、絶縁層３３を形成する際（アニール時等）にその環境内に含まれる酸素、絶縁層３３又はその材料中に含まれる酸素、大気中の酸素等が挙げられる。パッド３１と絶縁層３３の間に、このような酸化膜３４が介在することで、介在しない場合に比べて、パッド３１と絶縁層３３が強く密着するようになる。
図２２は第２の実施の形態に係るバリア層形成工程の一例を示す図である。
絶縁層３３の形成後、絶縁層３３を被覆するように、バリア層３５、例えばバリアメタル層を形成する。バリア層３５は、後に形成されるバンプの材料がパッド３１に浸入するのを抑える役割、バンプとパッド３１の間の導通及び密着を確保する役割等を果たす。
バリア層２０を形成する際には、開口部３３ａのパッド３１上に形成されている酸化膜３４を除去したうえで、バリア層３５を形成する。例えば、バリア層３５を、スパッタ法を用いて堆積し、その堆積前には、逆スパッタによって酸化膜３４を除去しておく。
バリア層３５は、絶縁層３３に形成されている開口部３３ａの内面（開口部３３ａの底のパッド３１上面、及び開口部３３ａの側壁の絶縁層３３表面）、及び絶縁層３３上に、形成する。バリア層３５は、例えば、Ｔｉ、ＴｉＷを用いて形成する。バリア層３５の厚さは、例えば、１００ｎｍ〜３００ｎｍとする。バリア層３５の厚さが１００ｎｍを下回る場合には、開口部３３ａのサイズによっては、開口部３３ａの内面、及び絶縁層３３上を、バリア層３５で均一性良く被覆することができない可能性があるためである。また、バリア層３５の厚さが３００ｎｍを上回る場合には、その下の絶縁層３３に生じる応力が大きくなり、絶縁層３３にクラックが発生する可能性があるためである。
バリア層３５は、後述のリフロー時に用いる水素又はカルボン酸の透過が抑えられるような材質、膜質で形成する。
図２３は第２の実施の形態に係る電極層形成工程の一例を示す図である。
バリア層３５の形成後、電極層３６を形成する。この電極層３６は、後述のめっき工程の際に、給電層として用いられる。
電極層３６は、例えば、Ｃｕ等の導電層を、めっき法、スパッタ法等を用いて形成する。電極層３６は、その厚さがめっき時のめっきバラツキに影響するため、当該めっき時の下地（電極層３６）の状態に応じて、採用する厚さを設定することができる。電極層３６の厚さは、例えば、２００ｎｍ〜５００ｎｍとする。
図２４は第２の実施の形態に係るレジスト形成工程の一例を示す図である。
電極層３６の形成後、レジスト３７を形成する。レジスト３７を形成する際は、まず、所定のレジスト材料を所定の厚さで塗布する。そして、バンプ等を形成する領域が開口されるように、レジスト３７に露光及び現像処理を行って、開口部３７ａを形成する。
レジスト３７の材料は、電極層３６の材質に対して使用できるものであれば、特に限定されない。ここでは一例として、レジスト３７にノボラック系ポジレジストを用いる。レジスト３７の厚さは、形成するバンプ等の高さ、及びその形成条件に応じて、設定することができる。例えば、レジスト３７の厚さは、５０μｍ以下程度の範囲に設定する。尚、レジスト３７には、液状レジストを用いるほか、ドライフィルムレジストを用いてもよい。
図２５は第２の実施の形態に係るバンプ形成工程の一例を示す図である。
開口部３７ａを設けたレジスト３７の形成後、ＵＢＭ３８及びバンプ３９を形成する。ここでは一例として、ＵＢＭ３８及びバンプ３９を、いずれも電解めっきにより、形成する場合を示す。
ＵＢＭ３８は、レジスト３７の開口部３７ａに露出する電極層３６上に、電極層３６を給電層として用いた電解めっきにより、形成する。ＵＢＭ３８には、例えば、Ｎｉを用いる。ＵＢＭ３８の厚さは、後に形成するバンプ３９の材料によって、設定することができる。例えば、後述のようにバンプ３９をはんだで形成する場合、ＵＢＭ３８の厚さは、２μｍ〜５μｍ程度とする。ＵＢＭ３８をＮｉで形成し、バンプ３９をはんだで形成する場合、高温はんだ系はＳｎ濃度が低いためＵＢＭ３８のＮｉ厚は薄い方向、ＳｎＡｇ系のはんだはＳｎ濃度が高いためＵＢＭ３８のＮｉ厚は厚い方向となる。
バンプ３９は、ＵＢＭ３８を形成したレジスト３７の開口部３７ａに、電極層３６及びＵＢＭ３８を給電層として用いた電解めっきにより、形成する。バンプ３９には、例えば、はんだを用いることができ、ここでは一例として、ＳｎＡｇはんだを用いる。バンプ３９は、例えば、レジスト３７の開口部３７ａ内からレジスト３７の上に突出するような高さで形成する。バンプ３９のめっき厚は、後述するリフロー後に得るバンプ３９の高さを基に、設定することができる。形成するバンプ３９の高さに応じて、めっき条件を設定し、また、上記のレジスト３７の厚さ（図２４）を設定することができる。
ここではＵＢＭ３８及びバンプ３９をいずれも電解めっきで形成する場合について述べたが、ＵＢＭ３８は上記のように電解めっきで形成し、その上にはんだボールを搭載してバンプを形成することもできる。その場合、ＵＢＭ３８を形成する際の、上記のレジスト３７の厚さ（図２４）は、１０μｍ以下程度の厚みで構わない。
尚、便宜上、この図２５の（Ａ）と、以降の図２６〜図３２の各（Ａ）では、絶縁層３２，３３の開口部３２ａ，３３ａの配置の図示を省略している。
図２６は第２の実施の形態に係るレジスト除去工程の一例を示す図である。
ＵＢＭ３８及びバンプ３９の形成後、レジスト３７は剥離する。剥離液は、用いたレジスト３７の材料に応じたものを用いる。例えば、上記のように、レジスト３７にノボラック系ポジレジストを用いている場合には、剥離液として、酢酸ブチル、ＰＧＭＥ、ＰＧＭＥＡ等を用いる。レジスト３７の剥離により、バンプ３９のほか、ＵＢＭ３８及び電極層３６が露出するようになる。
図２７は第２の実施の形態に係る電極層エッチング工程の一例を示す図である。
レジスト３７の剥離後、露出する電極層３６を、ＵＢＭ３８及びバンプ３９をマスクとして、エッチングにより除去する。このエッチングは、例えば、ウェットエッチングで行う。その場合、電極層３６のウェットエッチングには、硫酸、酢酸等を含むエッチング液を用いる。電極層３６のエッチング液には、下地のバリア層３５に対して電極層３６を選択的にエッチングできるものを用いる。
図２８は第２の実施の形態に係るリフロー工程の一例を示す図である。
電極層３６の除去後、絶縁層３３がバリア層３５で被覆されている状態で、リフローを実施する（図２８（Ｂ）に太矢印で模式的に図示）。このリフローは、水素又はカルボン酸を含む雰囲気中で行う。リフローに使用可能なカルボン酸としては、蟻酸をはじめ、上記第１の実施の形態で述べたような様々なカルボン酸を用いることができ、また、複数のカルボン酸を組み合わせて用いることもできる。例えば、カルボン酸として蟻酸を用いる場合には、上記第１の実施の形態で述べたような方法で、リフローを行うことができる。リフローを行うことにより、図２７等に示しためっき後のバンプ３９が、この図２８に示したように、溶融されてその表面張力で丸みを帯びた形状になり、凝固する。
ここで、この第２の実施の形態では、水素又はカルボン酸を用いたリフローの際、絶縁層３３がバリア層３５によって被覆されている。そのため、リフローに用いた水素又はカルボン酸は、このバリア層３５によって絶縁層３３内への浸透が抑えられる。
一方、水素又はカルボン酸を用いたリフロー前に、例えば図３１に示すように、電極層３６及びバリア層３５を共に絶縁層３３上から除去し、その状態から水素又はカルボン酸を用いてリフローする場合を考える。このリフローにより、図３２に示すように、バンプ３９が成形される。このリフローの間、絶縁層３３上からはバリア層３５が除去されているため、リフローに用いた水素又はカルボン酸が、絶縁層３３内に浸透する場合がある。絶縁層３３内に浸透した水素又はカルボン酸が、パッド３１表面の酸化膜３４に到達すると、酸化膜３４が還元され得る。上記のように、パッド３１と絶縁層３３は、酸化膜３４が介在することで比較的強く密着している。そのため、絶縁層３３内に浸透した水素又はカルボン酸によって酸化膜３４が還元され消失してしまった場合には、パッド３１と絶縁層３３の間の密着力が低下してしまう。
これに対し、上記の図２７に示したように、電極層３６の除去後に露出するバリア層３５を絶縁層３３上に残しておくと、リフローに用いる水素又はカルボン酸の絶縁層３３内への浸透が抑えられる。その結果、図２８に示したように、酸化膜３４の水素又はカルボン酸による還元が抑えられるため、パッド３１と絶縁層３３の間の密着力低下が抑えられるようになる。
図２９は第２の実施の形態に係るバリア層エッチング工程の一例を示す図である。
上記のようにして、絶縁層３３がバリア層３５で被覆された状態で、水素又はカルボン酸を用いたリフローを行った後、バリア層３５を、エッチングにより除去する。このエッチングは、例えば、ウェットエッチングで行う。バリア層３５のウェットエッチングには、フッ酸、過酸化水素等を含むエッチング液を用いる。バリア層３５のエッチング液には、下地の絶縁層３３をエッチングしない、又は過剰にエッチングしないものを用いる。
図３０は第２の実施の形態に係るドライエッチング工程の一例を示す図である。
バリア層３５のエッチング後、それによって露出する絶縁層３３の表面をドライエッチングする（図３０（Ｂ）に矢印で模式的に図示）。このドライエッチングは、バリア層３５の形成時に変質した絶縁層３３の表面部分を除去すること、及び、バリア層３５のエッチング時にそのエッチングでは完全に取りきれない金属残渣を除去することを目的として行う。ドライエッチングには、例えば、Ｏ2／ＣＦ4系の混合ガスを用いる。このドライエッチングにより、絶縁層３３の表面部分を、厚さ５０ｎｍ〜７００ｎｍ程度除去する。
ここで、上記の図３１及び図３２に示したように、バリア層３５をエッチングした後にリフローを行う場合には、バリア層３５のエッチング性が品質に大きく影響する。即ち、バンプ３９にＳｎ、バリア層３５にＴｉがそれぞれ含まれていて、そのバリア層３５のエッチングが不十分で絶縁層３３上にＴｉが残った状態でリフローを行うと、リフロー時にバンプ３９のＳｎが絶縁層３３上に残ったＴｉに付着する。Ｔｉに付着したＳｎは、ドライエッチングを阻害するため、この状態で絶縁層３３の表面部分を除去するためのドライエッチングを行うと、ドライエッチングが不均一になり、処理が不十分になる。
これに対し、上記の図２７及び図２８に示したように、バリア層３５を残した状態でリフローを行う場合、リフロー時に飛散してバリア層３５表面のＴｉに付着したＳｎは、バリア層３５のエッチングの際に除去される。そのため、たとえ図２９に示したバリア層３５のエッチングが不十分になった場合でも、図３０に示したドライエッチングが不十分になるのを回避することができる。
尚、上記の図２７に示した工程では、電極層３６を除去し、バリア層３５を絶縁層３３上に残すようにしている。電極層３６を残さないのは、次のような理由による。即ち、例えば、電極層３６をＣｕで、バンプ３９をはんだで、それぞれ形成している場合、電極層３６を残してリフローすると、Ｃｕにはんだが濡れてしまう。そのため、バンプ３９の高さが制御できなくなったり、別のバンプ（図示せず）との間でショートが発生したりする。一方、バリア層３５は、Ｔｉ、ＴｉＷ等で形成していれば、はんだが濡れにくいため、そのような状況を回避することができる。そのため、ここでは、図２７に示したように、電極層３６を除去し、バリア層３５を残す工程を採用している。
以上説明したように、この第２の実施の形態では、絶縁層３３上に形成したバリア層３５を除去せずに残した状態で、水素又はカルボン酸を用いてバンプ３９のリフローを行う。これにより、絶縁層３３内への水素又はカルボン酸の浸透を抑え、パッド３１と絶縁層３３の間に介在する酸化膜３４の還元を抑えて、パッド３１と絶縁層３３の密着力の低下を抑えることができる。また、リフロー後に、バリア層３５を絶縁層３３上から除去し、ドライエッチングを行うことにより、絶縁層３３の表面部分を均一に除去することができる。このような方法を用いることにより、品質の優れた半導体装置が実現可能になる。
次に、第３の実施の形態について説明する。
第３の実施の形態では、上記の図２に示したような基板１上に、パッド及びピラーバンプを形成する場合の一例について、図３３〜図４１を参照して、説明する。尚、この第３の実施の形態において、上記第２の実施の形態で述べた図２１〜図２３の工程までは同じとすることができる。ここでは、図２３に示した工程以降の工程について説明する。
図３３〜図４１には、パッド及びピラーバンプを形成する各工程の一例を模式的に図示しており、図３３〜図４１のそれぞれにおいて、（Ａ）は要部平面図、（Ｂ）は（Ａ）のＺ−Ｚ断面図である。尚、図３３〜図４１では、便宜上、図２に例示したような基板１の内部構造については、図示を省略している。
図３３は第３の実施の形態に係るレジスト形成工程の一例を示す図である。
上記の図２１〜図２３に示したように、基板１上にパッド３１、絶縁層３２，３３、酸化膜３４、バリア層３５及び電極層３６の形成まで行った後、この図３３に示すように、レジスト５０を形成する。レジスト５０は、まず、所定のレジスト材料を所定の厚さで塗布する。そして、ピラーバンプを形成する、パッド３１よりも小さいサイズの領域が開口されるように、レジスト５０に露光及び現像処理を行って、開口部５０ａを形成する。
レジスト５０の材料は、電極層３６の材質に対して使用できるものであれば、特に限定されない。ここでは一例として、レジスト５０にノボラック系ポジレジストを用いる。レジスト５０の厚さは、形成するピラーバンプの高さ、及びその形成条件に応じて、設定することができる。例えば、２５μｍ程度のピラーを形成する場合、レジスト５０の厚さは、５０μｍ程度に設定する。尚、レジスト５０には、液状レジストを用いるほか、ドライフィルムレジストを用いてもよい。
図３４は第３の実施の形態に係るピラーバンプ形成工程の一例を示す図である。
開口部５０ａを設けたレジスト５０の形成後、その開口部５０ａ内にピラー５１ａ及びはんだ５１ｂを形成し、ピラーバンプ５１を形成する。ここでは、ピラー５１ａ及びはんだ５１ｂを、いずれも電解めっきにより、形成する。
ピラー５１ａは、レジスト５０の開口部５０ａに露出する電極層３６上に、電極層３６を給電層として用いた電解めっきにより、形成する。ピラー５１ａには、例えば、Ｃｕを用いる。はんだ５１ｂは、ピラー５１ａを形成したレジスト５０の開口部５０ａに、電極層３６及びピラー５１ａを給電層として用いた電解めっきにより、形成する。ここでは一例として、はんだ５１ｂにＳｎＡｇはんだを用いる。尚、ここでは図示を省略するが、ピラー５１ａとはんだ５１ｂの間に、拡散防止膜としてＮｉ膜を形成してもよい。
尚、便宜上、この図３４の（Ａ）と、以降の図３５〜図４１の各（Ａ）では、絶縁層３２，３３の開口部３２ａ，３３ａの配置の図示を省略している。
図３５は第３の実施の形態に係るレジスト除去工程の一例を示す図である。
ピラーバンプ５１の形成後、レジスト５０は剥離する。剥離液は、用いたレジスト５０の材料に応じたものを用いる。例えば、上記のように、レジスト５０にノボラック系ポジレジストを用いている場合には、剥離液として、酢酸ブチル、ＰＧＭＥ、ＰＧＭＥＡ等を用いる。レジスト５０の剥離により、ピラーバンプ５１及び電極層３６が露出するようになる。
図３６は第３の実施の形態に係る電極層エッチング工程の一例を示す図である。
レジスト５０の剥離後、露出する電極層３６を、ピラーバンプ５１をマスクにして、エッチングにより除去する。このエッチングは、例えば、硫酸、酢酸等を含むエッチング液を用いたウェットエッチングで行う。
図３７は第３の実施の形態に係るリフロー工程の一例を示す図である。
電極層３６の除去後、絶縁層３３がバリア層３５で被覆されている状態で、リフローを実施する（図３７（Ｂ）に太矢印で模式的に図示）。このリフローは、水素又はカルボン酸を含む雰囲気中で行う。リフローに使用可能なカルボン酸としては、蟻酸をはじめ、上記第１の実施の形態で述べたような様々なカルボン酸を用いることができ、また、複数のカルボン酸を組み合わせて用いることもできる。例えば、カルボン酸として蟻酸を用いる場合には、上記第１の実施の形態で述べたような方法で、リフローを行うことができる。リフローを行うことにより、図３６等に示しためっき後のピラーバンプ５１のはんだ５１ｂが、この図３７に示したように、溶融されてその表面張力で丸みを帯びた形状になり、凝固する。
ここで、この第３の実施の形態では、水素又はカルボン酸を用いたリフローの際、絶縁層３３がバリア層３５によって被覆されている。そのため、リフローに用いた水素又はカルボン酸は、このバリア層３５によって絶縁層３３内への浸透が抑えられる。
一方、水素又はカルボン酸を用いたリフロー前に、例えば図４０に示すように、電極層３６及びバリア層３５を共に絶縁層３３上から除去し、その状態から水素又はカルボン酸を用いてリフローする場合を考える。このリフローにより、図４１に示すように、ピラーバンプ５１のはんだ５１ｂが成形される。このリフローの間、リフローに用いた水素又はカルボン酸が絶縁層３３内に浸透し、酸化膜３４が還元され消失すると、パッド３１と絶縁層３３の間の密着力が低下してしまう。
これに対し、上記の図３６に示したように、電極層３６の除去後に露出するバリア層３５を絶縁層３３上に残しておくと、リフローに用いる水素又はカルボン酸の絶縁層３３内への浸透が抑えられる。その結果、図３７に示したように、酸化膜３４の水素又はカルボン酸による還元が抑えられるため、パッド３１と絶縁層３３の間の密着力低下が抑えられるようになる。
図３８は第３の実施の形態に係るバリア層エッチング工程の一例を示す図である。
上記のようにしてリフローを行った後、バリア層３５を、ピラーバンプ５１をマスクにしたエッチングにより除去する。このエッチングは、例えば、フッ酸、過酸化水素等を含むエッチング液を用いたウェットエッチングで行う。
図３９は第３の実施の形態に係るドライエッチング工程の一例を示す図である。
バリア層３５のエッチング後、それによって露出する絶縁層３３の表面をドライエッチングする（図３９（Ｂ）に矢印で模式的に図示）。このドライエッチングにより、絶縁層３３表面の変質部分を除去し、金属残渣を除去する。
以上説明したように、この第３の実施の形態では、上記第２の実施の形態と同様に、酸化膜３４の還元を抑えてパッド３１と絶縁層３３の密着力の低下を抑えることができる。また、リフロー及びバリア層３５のエッチング後のドライエッチングにおいて、絶縁層３３の表面部分を均一に除去することができる。このような方法を用いることにより、品質の優れた半導体装置が実現可能になる。
尚、上記の図１３及び図２５で示したＵＢＭ２３，３８及びバンプ２４，３９の形成工程において、バンプ２４，３９に替えて、はんだボールを搭載してバンプを形成する場合には、以下のような方法を用いることができる。
例えば、上記第１の実施の形態の例では、図４２に示すように、まず、比較的薄く形成したレジスト２２の開口部２２ａにＵＢＭ２３を電解めっきで形成する（図４２（Ａ））。そして、レジスト２２を剥離した後、ＵＢＭ２３をマスクにして電極層２１を除去する（図４２（Ｂ））。その後、ＵＢＭ２３上にはんだボール２４ａを形成する（図４２（Ｃ））。以後は、水素又はカルボン酸の雰囲気中で、そのはんだボール２４ａを溶融、凝固させ、溶融後のはんだボール２４ａをマスクにしたバリア層２０の除去、絶縁層１８のドライエッチングを行えばよい。
上記第２の実施の形態の例でも同様に、例えば、図４３に示すように、まず、比較的薄く形成したレジスト３７の開口部３７ａにＵＢＭ３８を電解めっきで形成する（図４３（Ａ））。そして、レジスト３７を剥離した後、ＵＢＭ３８をマスクにして電極層３６を除去する（図４３（Ｂ））。その後、ＵＢＭ３８上にはんだボール３９ａを形成する（図４３（Ｃ））。以後は、水素又はカルボン酸の雰囲気中で、そのはんだボール３９ａを溶融、凝固させ、溶融後のはんだボール３９ａをマスクにしたバリア層３５の除去、絶縁層３３のドライエッチングを行えばよい。
以上説明した実施の形態に関し、更に以下の付記を開示する。
（付記１） 半導体基板上方の第１導電部上に第１絶縁層を形成する工程と、
前記第１絶縁層を被覆するバリア層を形成する工程と、
前記バリア層上方に第２導電部を形成する工程と、
前記第１絶縁層が前記バリア層で被覆された状態で、前記第２導電部を水素又はカルボン酸を含む雰囲気中で溶融する工程と、
前記第２導電部をマスクにして前記バリア層を除去する工程と
を含むことを特徴とする半導体装置の製造方法。
（付記２） 前記第１絶縁層を形成する工程は、前記第１導電部表面に酸化膜を形成する工程を含むことを特徴とする付記１に記載の半導体装置の製造方法。
（付記３） 前記第１絶縁層を形成する工程後に、前記第１絶縁層に前記第１導電部の一部に通じる開口部を形成する工程を含み、
前記開口部内面及び前記第１絶縁層を被覆するように前記バリア層を形成し、
前記開口部の前記第１導電部及び前記バリア層の上方に前記第２導電部を形成し、
前記開口部内面及び前記第１絶縁層が前記バリア層で被覆された状態で、前記第２導電部を水素又はカルボン酸を含む雰囲気中で溶融する
ことを特徴とする付記１に記載の半導体装置の製造方法。
（付記４） 前記第１絶縁層を形成する工程は、前記第１導電部表面に酸化膜を形成する工程を含むことを特徴とする付記３に記載の半導体装置の製造方法。
（付記５） 前記バリア層を形成する工程は、前記開口部内の前記第１導電部表面に形成された前記酸化膜を除去する工程を含むことを特徴とする付記４に記載の半導体装置の製造方法。
（付記６） 前記バリア層を除去する工程後に、前記バリア層が除去された前記第１絶縁層表面をドライエッチングする工程を含むことを特徴とする付記１乃至５のいずれかに記載の半導体装置の製造方法。
（付記７） 前記バリア層を形成する工程後に、前記バリア層上に電極層を形成する工程を含み、
前記第２導電部を形成する工程では、前記電極層を用いためっき法によって、前記第２導電部を形成することを特徴とする付記１乃至６のいずれかに記載の半導体装置の製造方法。
（付記８） 前記第２導電部を形成する工程後で、前記第２導電部を溶融する工程前に、前記第２導電部をマスクにして前記電極層を除去する工程を含むことを特徴とする付記７に記載の半導体装置の製造方法。
（付記９） 前記第２導電部を形成する工程では、前記バリア層上方にボール状の前記第２導電部を搭載することを特徴とする付記１乃至６のいずれかに記載の半導体装置の製造方法。
（付記１０） 前記第１導電部は、前記半導体基板上方の第２絶縁層上に形成された配線であることを特徴とする付記１乃至９のいずれかに記載の半導体装置の製造方法。
（付記１１） 前記第１導電部は、前記半導体基板上方の第２絶縁層上に形成されたパッドであることを特徴とする付記１乃至９のいずれかに記載の半導体装置の製造方法。
（付記１２） 前記第１絶縁層は、有機絶縁層であることを特徴とする付記１乃至１１のいずれかに記載の半導体装置の製造方法。
（付記１３） 前記バリア層の厚さが１００ｎｍ乃至３００ｎｍであることを特徴とする付記１乃至１２のいずれかに記載の半導体装置の製造方法。
１ 基板
２ 半導体基板
３ 配線層
３ａ 配線
３ｂ ビア
３ｃ，１２，１３，１８，３２，３３ 絶縁層
４ トランジスタ
１１，３１ パッド
１２ａ，１３ａ，１６ａ，１８ａ，２２ａ，３２ａ，３３ａ，３７ａ，５０ａ 開口部
１４，２０，３５ バリア層
１５，２１，３６ 電極層
１６，２２，３７，５０ レジスト
１７ 再配線
１９，３４ 酸化膜
２３，３８ ＵＢＭ
２４，３９ バンプ
２４ａ，３９ａ はんだボール
５１ ピラーバンプ
５１ａ ピラー
５１ｂ はんだ

Claims (10)

  1. 半導体基板上方の第１導電部上に第１絶縁層を形成する工程と、
    前記第１絶縁層を被覆するバリア層を形成する工程と、
    前記バリア層上方に第２導電部を形成する工程と、
    前記第１絶縁層が前記バリア層で被覆された状態で、前記第２導電部を水素又はカルボン酸を含む雰囲気中で溶融する工程と、
    前記第２導電部をマスクにして前記バリア層を除去する工程と
    を含むことを特徴とする半導体装置の製造方法。
  2. 前記第１絶縁層を形成する工程は、前記第１導電部表面に酸化膜を形成する工程を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記第１絶縁層を形成する工程後に、前記第１絶縁層に前記第１導電部の一部に通じる開口部を形成する工程を含み、
    前記開口部内面及び前記第１絶縁層を被覆するように前記バリア層を形成し、
    前記開口部の前記第１導電部及び前記バリア層の上方に前記第２導電部を形成し、
    前記開口部内面及び前記第１絶縁層が前記バリア層で被覆された状態で、前記第２導電部を水素又はカルボン酸を含む雰囲気中で溶融する
    ことを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 前記第１絶縁層を形成する工程は、前記第１導電部表面に酸化膜を形成する工程を含むことを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 前記バリア層を形成する工程は、前記開口部内の前記第１導電部表面に形成された前記酸化膜を除去する工程を含むことを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 前記バリア層を除去する工程後に、前記バリア層が除去された前記第１絶縁層表面をドライエッチングする工程を含むことを特徴とする請求項１乃至５のいずれかに記載の半導体装置の製造方法。
  7. 前記バリア層を形成する工程後に、前記バリア層上に電極層を形成する工程を含み、
    前記第２導電部を形成する工程では、前記電極層を用いためっき法によって、前記第２導電部を形成することを特徴とする請求項１乃至６のいずれかに記載の半導体装置の製造方法。
  8. 前記第２導電部を形成する工程後で、前記第２導電部を溶融する工程前に、前記第２導電部をマスクにして前記電極層を除去する工程を含むことを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 前記第２導電部を形成する工程では、前記バリア層上方にボール状の前記第２導電部を搭載することを特徴とする請求項１乃至６のいずれかに記載の半導体装置の製造方法。
  10. 前記第１絶縁層は、有機絶縁層であることを特徴とする請求項１乃至９のいずれかに記載の半導体装置の製造方法。
JP2010260117A 2010-11-22 2010-11-22 半導体装置の製造方法 Pending JP2012114148A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010260117A JP2012114148A (ja) 2010-11-22 2010-11-22 半導体装置の製造方法
US13/193,569 US20120129335A1 (en) 2010-11-22 2011-07-28 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010260117A JP2012114148A (ja) 2010-11-22 2010-11-22 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2012114148A true JP2012114148A (ja) 2012-06-14
JP2012114148A5 JP2012114148A5 (ja) 2013-09-19

Family

ID=46064737

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010260117A Pending JP2012114148A (ja) 2010-11-22 2010-11-22 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20120129335A1 (ja)
JP (1) JP2012114148A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015050365A (ja) * 2013-09-03 2015-03-16 信越化学工業株式会社 半導体装置、積層型半導体装置、封止後積層型半導体装置、及びこれらの製造方法
JP2015173256A (ja) * 2014-03-11 2015-10-01 インテル コーポレイション 集積回路パッケージ
JP2018061018A (ja) * 2016-09-28 2018-04-12 ローム株式会社 半導体装置
JP2019102804A (ja) * 2017-12-06 2019-06-24 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 再配線の形成方法及びこれを利用する半導体素子の製造方法
CN111354700A (zh) * 2018-12-24 2020-06-30 Nepes 株式会社 半导体封装件
KR20200079164A (ko) * 2018-12-24 2020-07-02 주식회사 네패스 반도체 패키지 및 그의 제조 방법
US11276632B2 (en) 2018-12-24 2022-03-15 Nepes Co., Ltd. Semiconductor package
US11545454B2 (en) 2016-09-28 2023-01-03 Rohm Co., Ltd. Semiconductor device

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8431478B2 (en) * 2011-09-16 2013-04-30 Chipmos Technologies, Inc. Solder cap bump in semiconductor package and method of manufacturing the same
CN104241148B (zh) * 2013-06-19 2017-08-25 中芯国际集成电路制造(上海)有限公司 一种在cpi测试中防止衬垫剥离的方法以及产生的器件
US20150179602A1 (en) * 2013-12-20 2015-06-25 Zigmund Ramirez Camacho Integrated circuit packaging system with conductive ink and method of manufacture thereof
US9691723B2 (en) * 2015-10-30 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Connector formation methods and packaged semiconductor devices
US9624094B1 (en) 2015-11-13 2017-04-18 Cypress Semiconductor Corporation Hydrogen barriers in a copper interconnect process
ITUB20160027A1 (it) * 2016-02-01 2017-08-01 St Microelectronics Srl Procedimento per produrre dispositivi a semiconduttore e corrispondente dispositivo
US10103114B2 (en) * 2016-09-21 2018-10-16 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof
KR102077455B1 (ko) * 2017-07-04 2020-02-14 삼성전자주식회사 반도체 장치
IT201700087201A1 (it) 2017-07-28 2019-01-28 St Microelectronics Srl Dispositivo a semiconduttore e corrispondente metodo di fabbricazione di dispositivi a semiconduttore
IT201700087318A1 (it) 2017-07-28 2019-01-28 St Microelectronics Srl Dispositivo elettronico integrato con regione di redistribuzione e elevata resistenza agli stress meccanici e suo metodo di preparazione
IT201700087174A1 (it) 2017-07-28 2019-01-28 St Microelectronics Srl Dispositivo a semiconduttore e corrispondente metodo di fabbricazione di dispositivi a semiconduttore
KR102029535B1 (ko) * 2017-08-28 2019-10-07 삼성전기주식회사 팬-아웃 반도체 패키지
US11469194B2 (en) 2018-08-08 2022-10-11 Stmicroelectronics S.R.L. Method of manufacturing a redistribution layer, redistribution layer and integrated circuit including the redistribution layer
KR20220033177A (ko) * 2020-09-09 2022-03-16 삼성전자주식회사 반도체 패키지 및 이의 제조 방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0410431A (ja) * 1990-04-25 1992-01-14 Fuji Electric Co Ltd 半導体装置の製造方法
JPH04208531A (ja) * 1990-08-10 1992-07-30 Seiko Instr Inc バンプ電極の製造法
JP2000164531A (ja) * 1998-11-30 2000-06-16 Toshiba Corp 微粒子膜形成装置・形成方法、ならびに半導体装置およびその製造方法
JP2006270031A (ja) * 2005-02-25 2006-10-05 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2007266381A (ja) * 2006-03-29 2007-10-11 Citizen Holdings Co Ltd 半導体装置の製造方法
JP2008218884A (ja) * 2007-03-07 2008-09-18 Citizen Holdings Co Ltd 半導体装置およびその製造方法
JP2009503852A (ja) * 2005-07-29 2009-01-29 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド ドライエッチプロセスを使用してアンダーバンプメタル層を効率的にパターニングする技術
JP2010062175A (ja) * 2008-09-01 2010-03-18 Casio Comput Co Ltd 半導体装置の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940010510B1 (ko) * 1988-11-21 1994-10-24 세이꼬 엡슨 가부시끼가이샤 반도체 장치 제조 방법
JPH06177127A (ja) * 1991-05-30 1994-06-24 Sony Corp 配線形成方法
US5470787A (en) * 1994-05-02 1995-11-28 Motorola, Inc. Semiconductor device solder bump having intrinsic potential for forming an extended eutectic region and method for making and using the same
ATE271718T1 (de) * 1995-03-20 2004-08-15 Unitive Int Ltd Löthöcker-herstellungsverfahren und strukturen mit einer titan-sperrschicht
US6436300B2 (en) * 1998-07-30 2002-08-20 Motorola, Inc. Method of manufacturing electronic components
US6749760B2 (en) * 2001-10-26 2004-06-15 Intel Corporation Etchant formulation for selectively removing thin films in the presence of copper, tin, and lead
US6803323B2 (en) * 2002-05-30 2004-10-12 Freescale Semiconductor, Inc. Method of forming a component overlying a semiconductor substrate
US20050092611A1 (en) * 2003-11-03 2005-05-05 Semitool, Inc. Bath and method for high rate copper deposition
US7410833B2 (en) * 2004-03-31 2008-08-12 International Business Machines Corporation Interconnections for flip-chip using lead-free solders and having reaction barrier layers
WO2005101499A2 (en) * 2004-04-13 2005-10-27 Unitive International Limited Methods of forming solder bumps on exposed metal pads and related structures
JP2006222232A (ja) * 2005-02-09 2006-08-24 Fujitsu Ltd 半導体装置およびその製造方法
JP2006303379A (ja) * 2005-04-25 2006-11-02 Seiko Epson Corp 半導体装置の製造方法
JP4232044B2 (ja) * 2005-07-05 2009-03-04 セイコーエプソン株式会社 半導体装置の製造方法
US7449785B2 (en) * 2006-02-06 2008-11-11 Taiwan Semiconductor Manufacturing Co., Ltd. Solder bump on a semiconductor substrate
US7485564B2 (en) * 2007-02-12 2009-02-03 International Business Machines Corporation Undercut-free BLM process for Pb-free and Pb-reduced C4
JP5262045B2 (ja) * 2007-09-27 2013-08-14 富士通セミコンダクター株式会社 電極の形成方法及び半導体装置の製造方法
US8003512B2 (en) * 2009-02-03 2011-08-23 International Business Machines Corporation Structure of UBM and solder bumps and methods of fabrication

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0410431A (ja) * 1990-04-25 1992-01-14 Fuji Electric Co Ltd 半導体装置の製造方法
JPH04208531A (ja) * 1990-08-10 1992-07-30 Seiko Instr Inc バンプ電極の製造法
JP2000164531A (ja) * 1998-11-30 2000-06-16 Toshiba Corp 微粒子膜形成装置・形成方法、ならびに半導体装置およびその製造方法
JP2006270031A (ja) * 2005-02-25 2006-10-05 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2009503852A (ja) * 2005-07-29 2009-01-29 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド ドライエッチプロセスを使用してアンダーバンプメタル層を効率的にパターニングする技術
JP2007266381A (ja) * 2006-03-29 2007-10-11 Citizen Holdings Co Ltd 半導体装置の製造方法
JP2008218884A (ja) * 2007-03-07 2008-09-18 Citizen Holdings Co Ltd 半導体装置およびその製造方法
JP2010062175A (ja) * 2008-09-01 2010-03-18 Casio Comput Co Ltd 半導体装置の製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015050365A (ja) * 2013-09-03 2015-03-16 信越化学工業株式会社 半導体装置、積層型半導体装置、封止後積層型半導体装置、及びこれらの製造方法
JP2015173256A (ja) * 2014-03-11 2015-10-01 インテル コーポレイション 集積回路パッケージ
JP2018061018A (ja) * 2016-09-28 2018-04-12 ローム株式会社 半導体装置
US11545454B2 (en) 2016-09-28 2023-01-03 Rohm Co., Ltd. Semiconductor device
US11810881B2 (en) 2016-09-28 2023-11-07 Rohm Co., Ltd. Semiconductor device
JP2019102804A (ja) * 2017-12-06 2019-06-24 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 再配線の形成方法及びこれを利用する半導体素子の製造方法
CN111354700A (zh) * 2018-12-24 2020-06-30 Nepes 株式会社 半导体封装件
KR20200079164A (ko) * 2018-12-24 2020-07-02 주식회사 네패스 반도체 패키지 및 그의 제조 방법
KR102317208B1 (ko) * 2018-12-24 2021-10-25 주식회사 네패스 반도체 패키지 및 그의 제조 방법
US11276632B2 (en) 2018-12-24 2022-03-15 Nepes Co., Ltd. Semiconductor package

Also Published As

Publication number Publication date
US20120129335A1 (en) 2012-05-24

Similar Documents

Publication Publication Date Title
JP2012114148A (ja) 半導体装置の製造方法
KR100674211B1 (ko) 반도체 장치
TWI449140B (zh) 積體電路裝置及封裝組件
JP5582811B2 (ja) 半導体装置及びその製造方法
TWI582930B (zh) 積體電路裝置及封裝組件
US9391036B2 (en) Semiconductor device and manufacturing method thereof
US7221054B2 (en) Bump structure
TWI419279B (zh) 積體電路元件
JP4922891B2 (ja) 半導体装置およびその製造方法
US10128348B2 (en) Metal bump structure for use in driver IC and method for forming the same
JP2007317979A (ja) 半導体装置の製造方法
US20110291263A1 (en) Ic having dielectric polymeric coated protruding features having wet etched exposed tips
KR20120128967A (ko) 솔더 범프 붕괴를 억제하는 반도체 소자의 범프 형성방법
JP2012080043A (ja) 半導体装置及び半導体装置の製造方法
US8309373B2 (en) Method of manufacturing semiconductor device
JP2006351767A (ja) 半導体装置及びその製造方法
US8093148B2 (en) Method for manufacturing semiconductor device having electrode for external connection
JP6152434B2 (ja) 半導体装置
JP5873146B2 (ja) 半導体装置
JP2007258629A (ja) チップサイズパッケージの製造方法
JP2009302340A (ja) 半導体装置の製造方法
JP2011071175A (ja) 半導体装置および半導体装置の製造方法
JP2009016830A (ja) チップ積層構造物及びその製造方法
JP2006120803A (ja) 半導体装置及び半導体装置の製造方法
JP2007258354A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130801

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130801

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140902

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141030

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150106