JP2010062175A

JP2010062175A - 半導体装置の製造方法

Info

Publication number: JP2010062175A
Application number: JP2008223171A
Authority: JP
Inventors: Ichiro Kono; 一郎河野
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 2008-09-01
Filing date: 2008-09-01
Publication date: 2010-03-18

Abstract

【課題】ＣＳＰと呼ばれる半導体装置において、封止膜が配線の表面および柱状電極の外周面から剥離しにくいようにし、且つ、配線間でショートが発生しにくいようにする。
【解決手段】銅からなる配線７の表面および銅からなる柱状電極１０の外周面には針状構造の酸化銅膜１１が設けられている。これにより、酸化銅膜１１が無い場合と比較して、エポキシ系樹脂等からなる封止膜１２が配線７の表面および柱状電極１０の外周面から剥離しにくいようにすることができる。また、酸化銅膜１１を形成する前に、配線７下以外の領域における導電性を有する変質層Ｃを完全に除去することにより、変質層Ｃに起因する配線７間でのショートの発生を確実に防止することができる。
【選択図】図１

Description

この発明は半導体装置の製造方法に関する。

従来の半導体装置には、ＣＳＰ（chip size package）と呼ばれるもので、半導体基板上に設けられたポリイミド系樹脂等からなる保護膜上に複数の配線が設けられ、配線の接続パッド部上面に柱状電極が設けられ、配線を含む保護膜の上面に封止膜がその上面が柱状電極の上面と面一となるように設けられ、柱状電極の上面に半田ボールが設けられたものがある(例えば、特許文献１参照)。この場合、封止膜が配線の表面および柱状電極の外周面から剥離しにくいようにするために、銅からなる配線の表面および銅からなる柱状電極の外周面には針状構造の酸化銅膜が設けられている。

上記のような半導体装置において、何らかの理由により、ポリイミド系樹脂等からなる保護膜の上面側に導電性を有する変質層（以下、この変質層を変質層Ｃという）が形成されていると、配線間でショートが発生するので、これを防止するために、配線および柱状電極を形成した後に、配線下以外の領域における変質層Ｃを除去している(例えば、特許文献２参照)。

特開２００４−２２６９９号公報特開２００６−２７００３１号公報

ところで、配線の表面等への酸化銅膜の形成を処理液を用いた浸漬処理により行う場合には、配線の表面等に酸化銅膜を形成した後に、配線下以外の領域における変質層Ｃをドライプロセスにより除去すると、酸化銅膜を形成するときに変質層Ｃの上面等に吸着された水分が変質層Ｃの除去と同時に除去され、生産効率が良くなる。

ところで、一般的には、酸化銅膜を処理液を用いた浸漬処理により形成するとき、配線等の銅表面のみに酸化銅膜が形成され、変質層Ｃの上面には酸化銅膜は形成されない、と言われている。しかるに、微細化に伴い、配線の間隔を１０μｍとし、１Ｖの電圧を印加したところ、１０〜１０００μＡのリーク電流が発生した。その原因を調べたところ、変質層Ｃの上面にも局所的に酸化銅膜が形成され、特に、配線間に多く形成され、配線下以外の領域における変質層Ｃを除去するとき、これらの酸化銅膜下に変質層Ｃが残存され、配線間でショートが発生する原因となってしまうということが分かった。

そこで、この発明は、変質層に起因する配線間でのショートの発生を確実に防止することができる半導体装置の製造方法を提供することを目的とする。

請求項１に記載の発明は、上面に複数の接続パッドを有する半導体基板上に、前記接続パッドに対応する部分に開口部を有する樹脂からなる保護膜を形成する保護膜形成工程と、前記保護膜の開口部を介して露出された前記接続パッドの上面に残存された前記保護膜の残渣をドライエッチング法により除去する残渣除去工程と、前記保護膜の開口部を介して露出された前記接続パッドの上面に形成された酸化膜を前記残渣除去工程時とは異なるドライエッチング法により除去する酸化膜除去工程と、前記保護膜の開口部を介して露出された前記接続パッドの上面および前記残渣除去工程および前記酸化膜除去工程に起因して前記保護膜の表面に形成された変質層の上面に銅を含む金属からなる配線を形成し、且つ、前記配線の接続パッド部上面に銅からなる柱状電極を形成する柱状電極形成工程と、前記配線下以外の領域における前記変質層を除去する変質層除去工程と、前記配線の表面および前記柱状電極の表面に酸化銅膜を形成する酸化銅膜形成工程と、を有し、前記変質層除去工程は前記酸化銅膜形成工程よりも前の工程であることを特徴とするものである。
請求項２に記載の発明は、請求項１に記載の発明において、前記変質層除去工程は、前記配線下以外の領域における前記保護膜の上面側の一部を含んで除去することを特徴とするものである。
請求項３に記載の発明は、請求項１に記載の発明において、前記酸化銅形成工程は、水酸化ナトリウムを含む第１の処理液と亜塩素酸ナトリウムを含む第２の処理液との混合液からなる処理液を用いて行うことを特徴とするものである。
請求項４に記載の発明は、請求項３に記載の発明において、前記第１の処理液は１０〜２０ｗｔ％程度の水酸化ナトリウムを含み、前記第２の処理液は１５〜２５ｗｔ％程度の亜塩素酸ナトリウムを含むことを特徴とするものである。

この発明によれば、配線下以外の領域における変質層を除去した後に、配線の表面および柱状電極の表面に酸化銅膜を形成しているので、配線下以外の領域における変質層を完全に除去することができ、ひいては変質層に起因する配線間でのショートの発生を確実に防止することができる。

図１はこの発明の製造方法により製造された半導体装置の一例の断面図を示す。この半導体装置は、一般的にはＣＳＰと呼ばれるものであり、シリコン基板（半導体基板）１を備えている。シリコン基板１の上面には所定の機能の集積回路、特に、トランジスタ、ダイオード、抵抗、コンデンサ等の素子（図示せず）が設けられ、上面周辺部には、上記集積回路に接続されたアルミニウム系金属からなる接続パッド２が設けられている。接続パッド２は２個のみを図示するが実際にはシリコン基板１の上面周辺部に多数配列されている。

接続パッド２の中央部を除くシリコン基板１の上面には酸化シリコン等からなる絶縁膜３が設けられ、接続パッド２の中央部は絶縁膜３に設けられた開口部４を介して露出されている。絶縁膜３の上面にはポリイミド系樹脂等からなる保護膜５が設けられている。この場合、保護膜５の上面側における配線形成領域には導電性を有する変質層Ｃが形成されている。また、絶縁膜３の開口部４に対応する部分における変質層Ｃを含む保護膜５には開口部６が設けられている。

変質層Ｃの上面には配線７が設けられている。配線７は、変質層Ｃの上面に設けられた銅を含む金属からなる下地金属層８と、下地金属層８の上面に設けられた銅からなる上部金属層９との２層構造となっている。配線９の一端部は、絶縁膜３および変質層Ｃを含む保護膜５の開口部４、６を介して接続パッド２に接続されている。配線７の接続パッド部上面には銅からなる柱状電極１０が設けられている。

配線７の表面および柱状電極１０の外周面には酸化銅膜１１が設けられている。配線７の表面上の酸化銅膜１１を含む保護膜５の上面にはエポキシ系樹脂等からなる封止膜１２がその上面が柱状電極１０およびその外周面の酸化銅膜１１の上面と面一となるように設けられている。柱状電極１０およびその外周面の酸化銅膜１１の上面には半田ボール１３が設けられている。

次に、この半導体装置の製造方法の一例について説明する。まず、図２に示すように、ウエハ状態のシリコン基板（以下、半導体ウエハ２１という）上にアルミニウム系金属からなる接続パッド２および酸化シリコン等からなる絶縁膜３が形成され、接続パッド２の中央部が絶縁膜３に形成された開口部４を介して露出されたものを準備する。

この場合、半導体ウエハ２１の上面において各半導体装置が形成される領域には所定の機能の集積回路が形成され、接続パッド２はそれぞれ対応する領域に形成された集積回路に電気的に接続されている。なお、図２において、符号２２で示す領域はダイシングストリートに対応する領域である。

次に、図３に示すように、絶縁膜３の上面に、スクリーン印刷法やスピンコート法等により、ポリイミド系樹脂等からなる保護膜５を形成する。この場合、絶縁膜３の開口部３に対応する部分における保護膜５には、フォトリソグラフィ法により、開口部６が形成されている。

ここで、ポリイミド系樹脂等からなる保護膜５に開口部６を形成したとき、絶縁膜３および保護膜５の開口部４、６を介して露出された接続パッド２の上面にスカムと呼ばれるポリイミド系樹脂等からなる残渣（図示せず）が残存する場合がある。そこで、次に、この残渣を酸素プラズマアッシングにより除去する。この場合、図４に示すように、保護膜５の上面層が酸素プラズマの影響を受けて変質し、変質層（以下、この変質層を変質層Ａという）が形成される。すなわち、図３に示す保護膜５の上面はほぼ平坦であり、変質層は形成されていないが、この時点では、上面が１０〜１００ｎｍの凸凹構造の変質層Ａが形成されている。

次に、絶縁膜３および変質層Ａを含む保護膜５の開口部４、６を介して露出されたアルミニウム系金属からなる接続パッド２の上面に形成された自然酸化膜（図示せず）をアルゴンガス等の不活性ガスを用いたプラズマエッチングにより除去する。この場合、このようなプラズマエッチングにより、変質層Ａがさらに変質して、表面粗さが変質層Ａよりも粗い網目構造の変質層Ｃが形成される。変質層Ｃの網目の直径は１０〜５００ｎｍ、網の太さは１０〜２００ｎｍ、層厚は１０〜１０００ｎｍである。

ここで、保護膜５の材料であるポリイミド系樹脂等からなる樹脂の構成元素が炭素、酸素、窒素、水素であると、変質層Ｃの構成元素は炭素、酸素、窒素、水素、不活性ガスとなる。変質層Ｃに含まれる不活性ガスは、不活性ガスとしてアルゴンを用いたプラズマエッチング処理ではアルゴンガスである。なお、変質層Ａの構成元素は、保護膜５と同じで、炭素、酸素、窒素、水素である。

次に、図５に示すように、絶縁膜３および変質層Ｃを含む保護膜５の開口部４、６を介して露出された接続パッド２の上面を含む変質層Ｃの上面全体に下地金属層８を形成する。この場合、下地金属層８は、スパッタ法等により形成された銅層のみであってもよく、またスパッタ法により形成されたチタン層等の薄膜層上にスパッタ法により銅層を形成したものであってもよい。この場合、下地金属層８は変質層Ｃの上面に形成されるため、その界面の密着力は高い。

次に、下地金属層８の上面にメッキレジスト膜２３をパターン形成する。この場合、上部金属層９形成領域に対応する部分におけるメッキレジスト膜２３には開口部２４が形成されている。次に、下地金属層８をメッキ電流路とした銅の電解メッキを行なうことにより、メッキレジスト膜２３の開口部２４内の下地金属層８の上面に上部金属層９を形成する。次に、メッキレジスト膜２３を剥離する。

次に、図６に示すように、上部金属層９を含む下地金属層８の上面にメッキレジスト膜２５をパターン形成する。この場合、柱状電極１０形成領域に対応する部分におけるメッキレジスト膜２５には開口部２６が形成されている。次に、下地金属層８をメッキ電流路とした銅の電解メッキを行なうことにより、メッキレジスト膜２５の開口部２６内の上部金属層９の接続パッド部上面に柱状電極１０を形成する。

次に、メッキレジスト膜２３を剥離し、次いで、上部金属層９をマスクとして下地金属層８の不要な部分をウェットエッチングして除去すると、図７に示すように、上部金属層９下にのみ下地金属層８が残存される。この状態では、上部金属層９およびその下に残存された下地金属層８により、２層構造の配線７が形成されている。

また、この状態では、配線７下以外の領域における保護膜５の上面にも変質層Ｃが形成されている。変質層Ｃは導電性を有するため、このままでは、配線７間でショートが発生してしまう。そこで、次に、配線７下以外の領域における変質層Ｃを酸素プラズマアッシングにより除去すると、図８に示すように、配線７下にのみ変質層Ｃが残存される。

この場合の酸素プラズマアッシングとしては、ＩＣＰ(Inductively Coupled Plasma)タイプのプラズマアッシング装置を用い、１枚の半導体ウエハ２１に対して、パワー１０００Ｗ、プロセス圧２７Ｐａ、処理温度４０℃、酸素流量２００ｍＬ／ｍｉｎ、処理時間１分の条件で行なった。

すると、オーバーアッシングとなり、配線７下以外の領域における保護膜５の上面側の一部も除去され、配線７下以外の領域における変質層Ｃが完全に除去された。この場合、配線７下以外の領域における保護膜５の上面層が酸素プラズマの影響を受けて変質し、変質層Ａ(図示せず)が形成されるが、変質層Ａは導電性を有していないため、別に支障はない。

次に、図９に示すように、下地金属層８のうちの銅層の側面、銅からなる上部金属層９の表面および銅からなる柱状電極１０の表面に酸化銅膜１１を形成する。ここで、酸化銅膜１１の形成方法について説明する。上述した如く、下地金属層８の不要な部分をウェットエッチングして除去した後に、必要に応じ、当該ウェットエッチング後の水洗等により下地金属層８のうちの銅層の側面、上部金属層９の表面および柱状電極１０の表面に不均一に発生した酸化銅を硫酸水溶液中への浸漬処理により除去し、次いで水洗、乾燥を行い、下地金属層８のうちの銅層の側面、上部金属層９の表面および柱状電極１０の表面を純銅面とする。

次に、酸化銅膜１１を処理液を用いた浸漬処理により形成する。酸化銅膜１１は、より詳細には、酸化銅膜または酸化銅膜と該酸化銅膜の表面に形成された酸化第１銅膜によって構成される。まず、処理液について説明する。第１の処理液は、水酸化ナトリウム１０〜２０ｗｔ％と、純水８０〜９０ｗｔ％とからなる処理液である。第２の処理液は、亜塩素酸ナトリウム１５〜２５ｗｔ％と、純水７５〜８５ｗｔ％とからなる処理液である。

そして、まず、第１の処理液４８０ｍＬと純水１１５２０ｍＬとの混合液中に半導体ウエハ２１等を室温で２分浸漬する。この浸漬処理は、次の浸漬処理の処理液（混合液）に下地金属層８、上部金属層９および柱状電極１０をなじませるために行うものであり、下地金属層８のうちの銅層の側面、上部金属層９の表面および柱状電極１０の表面に酸化銅膜は形成されない。

次に、第１の処理液９６０ｍＬと第２の処理液１５６０ｍＬと純水９４８０ｍＬとの混合液中に半導体ウエハ２１等を温度７０〜８０℃で３〜５分（数分）浸漬し、次いで水洗、温水洗、乾燥を行う。すると、下地金属層８のうちの銅層の側面、銅からなる上部金属層９の表面および銅からなる柱状電極１０の表面に酸化銅膜１１が形成される。この場合、配線７下以外の領域における保護膜５の上面側に変質層Ａ(図示せず)が形成され、この変質層Ａの上面にも局所的に酸化銅膜が形成されるが、変質層Ａは導電性を有していないため、別に支障はない。

次に、図１０に示すように、酸化銅膜１１を含む保護膜５の上面に、スクリーン印刷法やスピンコート法等により、エポキシ系樹脂等からなる封止膜１２をその厚さが酸化銅膜１１を含む柱状電極１０の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極１０上の酸化銅膜１１の上面は封止膜１２によって覆われている。

次に、封止膜１２の上面側および少なくとも柱状電極１０上の酸化銅膜１１を研削し、図１１に示すように、柱状電極１０およびその外周面の酸化銅膜１１の上面を露出させ、且つ、この露出された柱状電極１０およびその外周面の酸化銅膜１１の上面を含む封止膜１２の上面を平坦化する。この研削により柱状電極１０の上面にばりが生じた場合には、このばりをウェットエッチングにより除去したり、さらにこの後の酸化を防止するために、柱状電極１０の上面に無電解メッキによるニッケル層の形成等の表面処理を行うようにしてもよい。

次に、図１２に示すように、柱状電極１０およびその外周面の酸化銅膜１１の上面に半田ボール１３を形成する。次に、図１３に示すように、封止膜１２、保護膜５、絶縁膜３および半導体ウエハ２１をダイシングストリート２２に沿って切断すると、図１に示す半導体装置が複数個得られる。

このようにして得られた半導体装置では、配線７の表面および柱状電極１０の外周面に酸化銅膜１１を形成しているので、エポキシ系樹脂等からなる封止膜１２の酸化銅膜１１に対する密着性が良くなり、したがって封止膜１２が配線７の表面および柱状電極１０の外周面から剥離しにくいようにすることができる。また、酸化銅膜１１により、配線７の表面および柱状電極１０の外周面でのマイグレーションの発生を抑制することができる。

また、このようにして得られた半導体装置では、配線７下以外の領域における変質層Ｃを除去した後に、配線７の表面および柱状電極１０の表面に酸化銅膜１１を形成しているので、配線７下以外の領域における変質層Ｃを完全に除去することができ、ひいては変質層Ｃに起因する配線７間でのショートの発生を確実に防止することができる。

この発明の製造方法により製造された半導体装置の一例の断面図。図１に示す半導体装置の製造方法の一例において、当初準備したものの断面図。図２に続く工程の断面図。図３に続く工程の断面図。図４に続く工程の断面図。図５に続く工程の断面図。図６に続く工程の断面図。図７に続く工程の断面図。図８に続く工程の断面図。図９に続く工程の断面図。図１０に続く工程の断面図。図１１に続く工程の断面図。図１２に続く工程の断面図。

符号の説明

１シリコン基板
２接続パッド
３絶縁膜
４保護膜
７配線
８下地金属層
９上部金属層
１０柱状電極
１１酸化銅膜
１２封止膜
１３半田ボール
Ａ変質層Ａ
Ｃ変質層Ｃ

Claims

上面に複数の接続パッドを有する半導体基板上に、前記接続パッドに対応する部分に開口部を有する樹脂からなる保護膜を形成する保護膜形成工程と、
前記保護膜の開口部を介して露出された前記接続パッドの上面に残存された前記保護膜の残渣をドライエッチング法により除去する残渣除去工程と、
前記保護膜の開口部を介して露出された前記接続パッドの上面に形成された酸化膜を前記残渣除去工程時とは異なるドライエッチング法により除去する酸化膜除去工程と、
前記保護膜の開口部を介して露出された前記接続パッドの上面および前記残渣除去工程および前記酸化膜除去工程に起因して前記保護膜の表面に形成された変質層の上面に銅を含む金属からなる配線を形成し、且つ、前記配線の接続パッド部上面に銅からなる柱状電極を形成する柱状電極形成工程と、
前記配線下以外の領域における前記変質層を除去する変質層除去工程と、
前記配線の表面および前記柱状電極の表面に酸化銅膜を形成する酸化銅膜形成工程と、
を有し、前記変質層除去工程は前記酸化銅膜形成工程よりも前の工程であることを特徴とする半導体装置の製造方法。
請求項１に記載の発明において、前記変質層除去工程は、前記配線下以外の領域における前記保護膜の上面側の一部を含んで除去することを特徴とする半導体装置の製造方法。
請求項１に記載の発明において、前記酸化銅形成工程は、水酸化ナトリウムを含む第１の処理液と亜塩素酸ナトリウムを含む第２の処理液との混合液からなる処理液を用いて行うことを特徴とする半導体装置の製造方法。
請求項３に記載の発明において、前記第１の処理液は１０〜２０ｗｔ％程度の水酸化ナトリウムを含み、前記第２の処理液は１５〜２５ｗｔ％程度の亜塩素酸ナトリウムを含むことを特徴とする半導体装置の製造方法。