JP5262045B2 - 電極の形成方法及び半導体装置の製造方法 - Google Patents
電極の形成方法及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5262045B2 JP5262045B2 JP2007251411A JP2007251411A JP5262045B2 JP 5262045 B2 JP5262045 B2 JP 5262045B2 JP 2007251411 A JP2007251411 A JP 2007251411A JP 2007251411 A JP2007251411 A JP 2007251411A JP 5262045 B2 JP5262045 B2 JP 5262045B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- electrode material
- electrode
- atmosphere
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L24/742—Apparatus for manufacturing bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
- H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05166—Titanium [Ti] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05171—Chromium [Cr] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
- H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05655—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13011—Shape comprising apertures or cavities, e.g. hollow bump
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0101—Neon [Ne]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01018—Argon [Ar]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Description
一方、還元剤として蟻酸(HCOOH)を用いる半田リフロー工程を有する半導体装置の製造方法として、半導体装置の金属膜の上に半田層を形成し、当該半導体装置及び半田層を、蟻酸を含み且つ減圧された雰囲気中に配置して、当該雰囲気中に於いて前記半田層を加熱溶融し、しかる後前記雰囲気を排気するとともに半田の融点未満で且つ蟻酸の沸点以上の温度に於いて半田層を所定時間保持することが提案されている。(特許文献2参照)
かかる構造に於いて、前記配線層及び電極パッド2上などを含む半導体基板1上には、例えば酸化シリコン(SiO2)あるいは窒化シリコン(SiN)等の無機絶縁材料からなる無機絶縁層3が配設されている。そして、前記電極パッド2上の無機絶縁層3には、開口が形成されている。更に、前記無機絶縁層3上ならびに電極パッド2上に於ける前記無機絶縁層3の開口部端面を覆って有機絶縁層4が配設されている。
かかる構成を有する半導体基板1は、まず蟻酸(HCOOH)ガス等の還元性ガス雰囲気に晒される(初期還元工程)。
この時、半田層7の表面にあった自然酸化膜は還元除去される。かかる還元性ガス雰囲気中に於ける半田バンプ70の形成処理中、前記半田層7の形成工程に於いて取り込まれていためっき液に於ける添加剤などが気化し、当該半田バンプ70内部にボイド(気泡)8が生じる。(図1(c)参照)
前記所定時間の加熱処理により、半田バンプ70内に生じたボイド8は、溶融状態にある半田バンプ70中を移動して、その上表面部に至る。(図1(d)参照)
この時、当該半田バンプ70の表面には、酸化膜が存在していない。この為、当該ボイド8は破裂し、ボイド8内に存在したガス化しためっき液等の添加剤が飛散する。そして、半導体基板1の温度が半田バンプ70の融点よりも高い場合には、ボイド8内のガス化しためっき液等の添加剤の噴出の勢いはより激しく、微小粒状の半田9の飛散をも生じてしまう。(図1(e)参照)
この結果、当該半田バンプ70の周囲に於ける半導体基板1の表面には、当該微小粒状の半田9が付着し、残存してしまう。球状化された半田バンプ70の形成の後、半導体基板1に対する加熱を停止する。これにより、半導体基板1の温度は漸次低下し、半田バンプ70の融点以下の温度となると、当該半田バンプ70は凝固する。
当該半田層7は、鉛(Pb)−錫(Sn)系半田、あるいは錫(Sn)−銀(Ag)系などの所謂無鉛(鉛フリー)半田からなり、前記金属層6上に、所謂選択メッキ法により被着・形成される。そして、当該半田層7は、その表面に酸化膜(自然酸化膜)を有する。(図示せず)
かかる構成を有する半導体基板1は、まず蟻酸(HCOOH)ガス等の還元性ガス雰囲気に晒される(初期還元工程)。当該還元処理により、半田層7の表面に形成されていた前記酸化膜は、還元除去される。かかる還元処理の後、当該半導体基板1は、還元性ガス雰囲気から除外される。即ち、前記還元性ガスの供給が停止され、酸化性雰囲気への接触が可能とされる。尚、当該酸化性雰囲気中に配置される(晒される)状態は、この工程以降保持される。
このとき、当該半田バンプ70の表面には、残留酸素あるいは還元性ガスによる半田バンプの還元に伴い生じた水蒸気等に因り、酸化膜10が形成される。かかる酸化性雰囲気中に於ける球状の半田バンプ70の形成処理中、前記半田層7の形成工程に於いて取り込まれためっき液に於ける添加剤などが気化して、当該半田バンプ70内にボイド(気泡)8が生じる。(図2(c)参照)
前記所定時間の加熱処理により、半田バンプ70内に生じたボイド8は、当該半田バンプ70内を移動して、その上表面部に至る。(図2(d)参照)
この時、当該半田バンプ70の表面には、前記酸化膜10が存在している。従って、当該半田バンプ70の表面部に至ったボイド8は、当該酸化膜10によりその移動が阻止され、当該半田バンプ70の外部へ噴出しない。これにより、当該ボイド8の破裂、ならびに当該ボイド8の破裂に伴うガス化しためっき液等の添加剤等の外部への噴出、更には微小粒状の半田9の飛散が防止される。球状化された半田バンプの形成の後、半導体基板1に対する加熱を停止する。
この結果、当該半田バンプ70内には前記ボイド8が残存してしまう。この為、残存したボイド8は、半導体装置が当該半田バンプ70を用いて回路基板上の電極などに接続される際に、当該半田バンプ70の溶融と共に破裂して、ガス化しためっき液等の添加剤等の外部への噴出、更には微小粒状の半田の飛散を生じて、接続の信頼性を低下させてしまう。
当該半田層107は、例えば鉛(Pb):95%、錫(Sn):5%からなる鉛(Pb)−錫(Sn)系半田(融点314℃)をもって形成されている。
かかる半導体素子の電極構造は、例えば次の様な方法により形成される。
フォトレジスト層の開口内に、ニッケル(Ni)あるいは銅(Cu)からなる第2バンプ下地金属層106を被着する。
被処理半導体基板Sは、当該処理室501に於いて、ヒータ502上に、半導体素子300の電極パッド配設面、即ち茸状(マッシュルーム状)を有する半田層107の配設面を上面として収容・配置される。当該半田層107は、前述の如く、例えば鉛(Pb):95%、錫(Sn):5%からなる鉛(Pb)−錫(Sn)系半田(融点314℃)から形成されている。
かかる蟻酸(HCOOH)ガス雰囲気への接触、即ち初期還元処理は、半田層107の融点(Tm)以下の温度T1、例えば300℃に於いて、約3分間なされる。
次いで、処理室501内への蟻酸(HCOOH)ガスの供給を停止し、当該還元性雰囲気を、窒素(N2)雰囲気へと切り換える。そして前記被処理半導体基板Sを、前記半田層107の融点(Tm)以上の温度(T2)、例えば370℃迄漸次昇温せしめる。かかる昇温処理は、例えば40℃/分ほどの温度勾配とされる。
尚、還元性雰囲気を窒素(N2)雰囲気へ切り替える際、蟻酸(HCOOH)ガスを排気せず、処理室501内に残留させても良い。かかる場合には、処理室501内に残存する蟻酸(HCOOH)ガスによる半田層の還元に伴い生じた水蒸気によって、球状半田207の表面を酸化して、当該表面に酸化膜108を生じせしめることができる。
次いで、処理室501内の、前記半田層107の融点以上の温度である高温(T2、370℃)状態、ならびに微量の酸化性ガスが添加された窒素(N2)雰囲気は、所定時間、例えば5分間維持される。かかる、窒素(N2)雰囲気中に於ける高温加熱処理により、形成された球状半田207、即ち球状化されたれ半田内には、半田層107の形成の際に取り込まれためっき液における添加剤などが気化し、ボイド109が生じる。(図3(c)参照)
前記窒素(N2)雰囲気中に於ける所定時間の高温加熱処理の後、同じく窒素(N2)雰囲気中に於いて、加熱温度を半田の融点以上の温度であって且つ融点近傍の温度にまで、例えば30℃/分ほどの温度勾配をもって漸次低下せしめる。
[第4の工程]
次いで、当該半田の融点以上の温度(T3、330℃〜340℃)を維持しつつ、処理室501内雰囲気を窒素(N2)雰囲気から蟻酸(HCOOH)ガスを主体とする還元性ガス雰囲気に切り換え、所定の時間、例えば3分間維持する。かかる還元性雰囲気中に於ける、融点以上の温度(T3)による加熱処理により、球状半田207の表面に存在した酸化膜108が還元除去されると共に、当該酸化膜108の除去により開放された球状半田207の表面からは前記ボイド109が放出される。(図3(e)参照)
即ち、当該球状半田207の内部に生じていたボイド109の放出がなされる。
しかる後、引き続き還元性雰囲気中に於いて、前記半導体基板Sに対する加熱を停止して、例えば25℃/分ほどの温度勾配をもって漸次冷却する。かかる冷却により、融点(Tm)以下の温度とされた前記球状半田207は凝固に至る。(図3(f)参照)
そして、取り出し可能な温度となった半導体基板Sは、当該リフロー処理装置500から搬出される。尚、この様な本発明にかかる球状半田(半田バンプ)の溶融(リフロー)処理工程にあっては、還元性ガスとして蟻酸(HCOOH)を適用しているが、当該蟻酸に代えて水素(H2)を適用することもできる。
かかる構成に於いて、前記処理部603は、窒素(N2)ガスを用いて所謂エアーカーテンを形成することにより、処理部604以降の工程と外気との遮断を行っている。
ベルトコンベア602による移送に伴い、被処理半導体基板Sは、次いで、処理部605に於いて、半田の融点以上の温度である高温T2(370℃程)に加熱されると共に、酸化性ガスを含む窒素(N2)ガスに晒される。[第2の工程]
かかる、酸化性ガスを含む窒素(N2)雰囲気中に於ける高温加熱処理により、前記半田層は溶融し、その表面張力により略球形を呈して球状の半田が形成される共に、当該球状半田の表面には酸化膜が生成される。また、当該球状半田内には、半田層の形成の際に取り込まれためっき液における添加剤などが気化してボイドが生じる。
この時、前記ボイドは、球状半田内を移動し、当該球状半田の上部、即ち前記電極パッドからより遠い側へ移動し、当該球状半田の表面を覆う酸化膜の近傍に至る。
かかる還元性雰囲気中に於ける半田の融点以上の加熱処理により、球状半田の表面に存在した酸化膜が還元除去されると共に、当該酸化膜の除去により開放された半田の表面からは前記ボイドが放出される。
即ち、本発明は、前記図4に示したリフロー処理装置の適用による所謂バッチ式処理に限られず、ベルトコンベアを適用しての連続処理に於いても実施することができる。
(付記1)
導電体上に、電極材料を配設する段階と、
前記電極材料を、当該電極材料の融点以上の温度に於いて、酸化性雰囲気に晒す段階と、
溶融状態にある電極材料を、その融点以上の温度であって且つ前記酸化性雰囲気に晒す際の温度よりも低い温度に於いて、還元性雰囲気に晒す段階と、
を含むことを特徴とする電極の形成方法。
(付記2)
前記電極材料を酸化性雰囲気に晒す前に、前記電極材料を還元性雰囲気に晒す工程を含むことを特徴とする付記1に記載の電極の形成方法。
(付記3)
前記還元性雰囲気は、蟻酸ガスを含むことを特徴とする付記1又は2に記載の電極の形成方法。
(付記4)
前記酸化性雰囲気は、前記蟻酸ガスによる前記電極材料の還元に伴い生じた水蒸気により生成されることを特徴とする付記3に記載の電極の形成方法。
(付記5)
前記蟻酸ガスを閉じ込めて熱分解することを特徴とする付記4に記載の電極の形成方法。
(付記6)
前記電極材料を酸化性雰囲気に晒す前に、前記還元雰囲気を排除することを特徴とする付記2に記載の電極の形成方法。
(付記7)
前記酸化性雰囲気は、水蒸気を含むことを特徴とする付記1又は2に記載の電極の形成方法。
(付記8)
前記酸化性雰囲気は、不活性ガスを含むことを特徴とする付記7に記載の電極の形成方法。
(付記9)
前記電極材料は、低融点金属であることを特徴とする付記1乃至8のいずれかに記載の電極の形成方法。
(付記10)
前記電極材料は半田であることを特徴とする付記1乃至8のいずれかに記載の電極の形成方法。
(付記11)
半導体基板上に配設された導電体上に、電極材料を配設する段階と、
前記電極材料を、当該電極材料の融点以上の温度に於いて、酸化性雰囲気に晒す段階と、
溶融状態にある電極材料を、その融点以上の温度であって且つ前記酸化性雰囲気に晒す際の温度よりも低い温度に於いて、還元性雰囲気に晒す段階と、
を含むことを特徴とする半導体装置の形成方法。
(付記12)
前記電極材料を酸化性雰囲気に晒す前に、前記電極材料を還元性雰囲気に晒す工程を含むことを特徴とする付記11に記載の半導体装置の製造方法。
(付記13)
前記還元性雰囲気は、蟻酸ガスを含むことを特徴とする付記11又は12に記載の半導体装置の製造方法。
(付記14)
前記酸化性雰囲気は、前記蟻酸ガスによる前記電極材料の還元に伴い生じた水蒸気により生成されることを特徴とする付記13に記載の半導体装置の製造方法。
(付記15)
前記蟻酸ガスを閉じ込めて熱分解することを特徴とする付記14に記載の半導体装置の製造方法。
(付記16)
前記電極材料を酸化性雰囲気に晒す前に、前記還元性雰囲気を排除することを特徴とする付記12に記載の半導体装置の製造方法。
(付記17)
前記酸化性雰囲気は、水蒸気を含むことを特徴とする付記11又は12に記載の半導体装置の製造方法。
(付記18)
前記酸化性雰囲気は、不活性ガスを含むことを特徴とする付記17に記載の半導体装置の製造方法。
(付記19)
前記電極材料は、低融点金属であることを特徴とする付記11乃至18のいずれかに記載の半導体装置の製造方法。
(付記20)
前記電極材料は、半田であることを特徴とする付記11乃至18のいずれかに記載の半導体装置の製造方法。
2,102 電極パッド
3,103 無機絶縁層
4,104 有機絶縁層
5,105 第1バンプ下地金属層
6,106 第2バンプ下地金属層
7,107 半田層
8,109 ボイド(気泡)
9 微小粒状の半田
10,108 酸化膜
70,207 半田バンプ
100,200,300 半導体素子
500 リフロー処理装置
501 処理室
502、609 ヒータ
531 バブリング用タンク
552 切替え部
600 連続リフロー処理装置
602 ベルトコンベア
604 処理部
Claims (10)
- 導電体上に、電極材料を配設する段階と、
前記電極材料を、当該電極材料の融点より高い温度に於いて、酸化性雰囲気に晒す段階と、
前記酸化性雰囲気に晒す段階の後で溶融状態にある前記電極材料を、前記電極材料の融点以上の温度であって且つ前記酸化性雰囲気に晒す際の温度よりも低い温度に於いて、還元性雰囲気に晒す段階と、
を含むことを特徴とする電極の形成方法。 - 前記電極材料を酸化性雰囲気に晒す前に、前記電極材料を還元性雰囲気に晒す工程を含むことを特徴とする請求項1に記載の電極の形成方法。
- 前記還元性雰囲気は、蟻酸ガスを含むことを特徴とする請求項1又は2に記載の電極の形成方法。
- 前記還元性雰囲気は、蟻酸ガスを含み、
前記酸化性雰囲気は、前記蟻酸ガスによる前記電極材料の還元に伴い生じた水蒸気により生成されることを特徴とする請求項2に記載の電極の形成方法。 - 前記酸化性雰囲気は、水蒸気を含むことを特徴とする請求項1又は2に記載の電極の形成方法。
- 半導体基板上に配設された導電体上に、電極材料を配設する段階と、
前記電極材料を、当該電極材料の融点より高い温度に於いて、酸化性雰囲気に晒す段階と、
前記酸化性雰囲気に晒す段階の後で溶融状態にある前記電極材料を、前記電極材料の融点以上の温度であって且つ前記酸化性雰囲気に晒す際の温度よりも低い温度に於いて、還元性雰囲気に晒す段階と、
を含むことを特徴とする半導体装置の製造方法。 - 前記電極材料を酸化性雰囲気に晒す前に、前記電極材料を還元性雰囲気に晒す工程を含むことを特徴とする請求項6に記載の半導体装置の製造方法。
- 前記還元性雰囲気は、蟻酸ガスを含むことを特徴とする請求項6又は7に記載の半導体装置の製造方法。
- 前記還元性雰囲気は、蟻酸ガスを含み、
前記酸化性雰囲気は、前記蟻酸ガスによる前記電極材料の還元に伴い生じた水蒸気により生成されることを特徴とする請求項7に記載の半導体装置の製造方法。 - 前記酸化性雰囲気は、水蒸気を含むことを特徴とする請求項6又は7に記載の半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007251411A JP5262045B2 (ja) | 2007-09-27 | 2007-09-27 | 電極の形成方法及び半導体装置の製造方法 |
TW097123151A TWI369747B (en) | 2007-09-27 | 2008-06-20 | Forming method of electrode and manufacturing method of semiconductor device |
US12/143,921 US7888258B2 (en) | 2007-09-27 | 2008-06-23 | Forming method of electrode and manufacturing method of semiconductor device |
KR1020080094526A KR101023693B1 (ko) | 2007-09-27 | 2008-09-26 | 전극의 형성 방법 및 반도체 장치의 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007251411A JP5262045B2 (ja) | 2007-09-27 | 2007-09-27 | 電極の形成方法及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009081398A JP2009081398A (ja) | 2009-04-16 |
JP5262045B2 true JP5262045B2 (ja) | 2013-08-14 |
Family
ID=40508861
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007251411A Active JP5262045B2 (ja) | 2007-09-27 | 2007-09-27 | 電極の形成方法及び半導体装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7888258B2 (ja) |
JP (1) | JP5262045B2 (ja) |
KR (1) | KR101023693B1 (ja) |
TW (1) | TWI369747B (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011023509A (ja) * | 2009-07-15 | 2011-02-03 | Renesas Electronics Corp | 半導体装置の製造方法、および、これに用いる半導体製造装置 |
JP5524541B2 (ja) * | 2009-09-02 | 2014-06-18 | 神港精機株式会社 | 半田バンプ形成方法 |
US20110169160A1 (en) * | 2010-01-13 | 2011-07-14 | California Institute Of Technology | Real time monitoring of indium bump reflow and oxide removal enabling optimization of indium bump morphology |
US8354750B2 (en) | 2010-02-01 | 2013-01-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stress buffer structures in a mounting structure of a semiconductor device |
JP2011165862A (ja) * | 2010-02-09 | 2011-08-25 | Sony Corp | 半導体装置、チップ・オン・チップの実装構造、半導体装置の製造方法及びチップ・オン・チップの実装構造の形成方法 |
JP2012114148A (ja) * | 2010-11-22 | 2012-06-14 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
KR101782503B1 (ko) * | 2011-05-18 | 2017-09-28 | 삼성전자 주식회사 | 솔더 범프 붕괴를 억제하는 반도체 소자의 범프 형성방법 |
US20120298406A1 (en) * | 2011-05-23 | 2012-11-29 | International Business Machines Corporation | Reduced stress gull wing solder joints for printed wiring board connections |
US10722965B2 (en) | 2013-06-26 | 2020-07-28 | Senju Metal Industry Co., Ltd. | Solder ball supplying method, solder ball supplying device, and solder bump forming method |
JP6436455B2 (ja) * | 2013-10-16 | 2018-12-12 | 須賀 唯知 | 基板表面処理装置及び方法 |
JP6400318B2 (ja) * | 2014-03-28 | 2018-10-03 | 株式会社谷黒組 | チップ部品及びその製造方法 |
JP6414779B2 (ja) * | 2015-01-08 | 2018-10-31 | 株式会社アルバック | マイクロバンプの製造方法 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5669853A (en) * | 1979-11-12 | 1981-06-11 | Nissan Motor Co Ltd | Forming method for crossover of thick film ic |
US5046658A (en) * | 1989-07-27 | 1991-09-10 | At&T Bell Laboratories | Method and apparatus for soldering articles |
US5249733A (en) * | 1992-07-16 | 1993-10-05 | At&T Bell Laboratories | Solder self-alignment methods |
JPH0691366A (ja) * | 1992-09-10 | 1994-04-05 | Fujitsu Ltd | 銀ロウによる金属部材の接合方法及びその接合構造 |
JPH06226437A (ja) | 1993-02-03 | 1994-08-16 | Taiho Kogyo Co Ltd | はんだリフロー方法及び装置 |
JPH10178261A (ja) * | 1996-10-17 | 1998-06-30 | Fuji Electric Co Ltd | 電子部品のはんだ付け方法および装置 |
JP3599950B2 (ja) * | 1997-04-16 | 2004-12-08 | 株式会社アルバック | 金属ペーストの焼成方法 |
KR100285783B1 (ko) | 1998-10-13 | 2001-05-02 | 조홍식 | 플럭스를 사용하지 않는 납땜방법 |
US6528345B1 (en) * | 1999-03-03 | 2003-03-04 | Intel Corporation | Process line for underfilling a controlled collapse |
JP2001156091A (ja) * | 1999-11-30 | 2001-06-08 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP3378852B2 (ja) * | 1999-12-20 | 2003-02-17 | 富士通株式会社 | 加熱溶融処理装置 |
JP3397313B2 (ja) * | 1999-12-20 | 2003-04-14 | 富士通株式会社 | 半導体装置の製造方法及び電子部品の実装方法 |
US6861370B1 (en) * | 2000-10-23 | 2005-03-01 | Renesas Technology Corp. | Bump formation method |
TW570856B (en) * | 2001-01-18 | 2004-01-11 | Fujitsu Ltd | Solder jointing system, solder jointing method, semiconductor device manufacturing method, and semiconductor device manufacturing system |
KR100521081B1 (ko) * | 2002-10-12 | 2005-10-14 | 삼성전자주식회사 | 플립 칩의 제조 및 실장 방법 |
US7059512B2 (en) * | 2002-11-06 | 2006-06-13 | Ricoh Company, Ltd. | Solder alloy material layer composition, electroconductive and adhesive composition, flux material layer composition, solder ball transferring sheet, bump and bump forming process, and semiconductor device |
US7332424B2 (en) * | 2004-08-16 | 2008-02-19 | International Business Machines Corporation | Fluxless solder transfer and reflow process |
JP4471825B2 (ja) * | 2004-12-09 | 2010-06-02 | 日本電波工業株式会社 | 電子部品、及び電子部品の製造方法 |
JP4956963B2 (ja) * | 2005-11-02 | 2012-06-20 | 富士通セミコンダクター株式会社 | リフロー装置、リフロー方法、および半導体装置の製造方法 |
US20080164609A1 (en) * | 2007-01-08 | 2008-07-10 | International Business Machines Corporation | Injection molded solder ball method |
-
2007
- 2007-09-27 JP JP2007251411A patent/JP5262045B2/ja active Active
-
2008
- 2008-06-20 TW TW097123151A patent/TWI369747B/zh active
- 2008-06-23 US US12/143,921 patent/US7888258B2/en active Active
- 2008-09-26 KR KR1020080094526A patent/KR101023693B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR101023693B1 (ko) | 2011-03-25 |
KR20090033086A (ko) | 2009-04-01 |
JP2009081398A (ja) | 2009-04-16 |
TW200915454A (en) | 2009-04-01 |
US20090087984A1 (en) | 2009-04-02 |
US7888258B2 (en) | 2011-02-15 |
TWI369747B (en) | 2012-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5262045B2 (ja) | 電極の形成方法及び半導体装置の製造方法 | |
US8664760B2 (en) | Connector design for packaging integrated circuits | |
KR101688262B1 (ko) | 기판 상에 솔더 합금 성막을 형성하는 방법 | |
TWI402925B (zh) | 金屬柱凸塊結構及其形成方法 | |
JP2013534367A (ja) | 基板上にはんだ堆積物および非溶融バンプを形成する方法 | |
KR20080102271A (ko) | 양면 전극 구조의 반도체 장치 및 그 제조 방법 | |
JP2010109032A (ja) | 半導体装置の製造方法 | |
KR20120128967A (ko) | 솔더 범프 붕괴를 억제하는 반도체 소자의 범프 형성방법 | |
TWI453882B (zh) | 封裝基板及其製造方法 | |
KR20130084652A (ko) | 기판 상에 솔더 성막을 형성하는 방법 | |
JP4372690B2 (ja) | はんだバンプの形成方法及び装置 | |
CN102201389A (zh) | 设有锡扩散抑制层的半导体装置及其制造方法 | |
JP2005252162A (ja) | 半導体装置及びその製造方法 | |
US6861370B1 (en) | Bump formation method | |
US8093148B2 (en) | Method for manufacturing semiconductor device having electrode for external connection | |
JP2007220959A (ja) | 半導体装置及びその製造方法 | |
WO2018135325A1 (ja) | 電子部品、電子部品の製造方法及び電子装置 | |
KR100863772B1 (ko) | 솔더볼 및 공동이 형성된 몰드를 이용한 솔더볼의 제조방법 | |
US8174113B2 (en) | Methods of fabricating robust integrated heat spreader designs and structures formed thereby | |
JP4442273B2 (ja) | スクリーン印刷版、およびこれを用いた電子部品装置の製造方法 | |
JP7470748B2 (ja) | 半導体装置の製造方法 | |
JP2009164524A (ja) | 電極の形成方法 | |
JP3748419B2 (ja) | フリップチップ型icの製造方法 | |
KR101138585B1 (ko) | 범프의 형성 방법 | |
JP2005209683A (ja) | はんだ供給方法並びにこれを用いたはんだバンプの形成方法及び装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100430 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110926 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111004 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120717 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120911 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130402 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130415 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5262045 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |