CN111354700A - 半导体封装件 - Google Patents

半导体封装件 Download PDF

Info

Publication number
CN111354700A
CN111354700A CN201911338310.3A CN201911338310A CN111354700A CN 111354700 A CN111354700 A CN 111354700A CN 201911338310 A CN201911338310 A CN 201911338310A CN 111354700 A CN111354700 A CN 111354700A
Authority
CN
China
Prior art keywords
metal layer
external connection
connection terminal
external
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911338310.3A
Other languages
English (en)
Inventor
郑起雕
曹昌用
李永模
吴情植
韩钟镐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEPES
Nepes Co Ltd
Original Assignee
Nepes Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020190038610A external-priority patent/KR102240409B1/ko
Priority claimed from KR1020190038611A external-priority patent/KR102153413B1/ko
Application filed by Nepes Co Ltd filed Critical Nepes Co Ltd
Publication of CN111354700A publication Critical patent/CN111354700A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0382—Applying permanent coating, e.g. in-situ coating
    • H01L2224/03825—Plating, e.g. electroplating, electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0382—Applying permanent coating, e.g. in-situ coating
    • H01L2224/03826—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03828—Applying flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03901—Methods of manufacturing bonding areas involving a specific sequence of method steps with repetition of the same manufacturing step
    • H01L2224/03902—Multiple masking steps
    • H01L2224/03903—Multiple masking steps using different masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03914—Methods of manufacturing bonding areas involving a specific sequence of method steps the bonding area, e.g. under bump metallisation [UBM], being used as a mask for patterning other parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04073—Bonding areas specifically adapted for connectors of different types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05007—Structure comprising a core and a coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05017—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05157—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/0517—Zirconium [Zr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05176—Ruthenium [Ru] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05562—On the entire exposed surface of the internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05609—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05613—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05616—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05618—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/0562—Antimony [Sb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05657—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/1312—Antimony [Sb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明的技术思想包括一种半导体封装件，包括：半导体芯片，其包括设置在第一表面上的芯片焊盘；外部焊盘，其与所述半导体芯片的所述芯片焊盘电连接；外部连接端子，其遮盖所述外部焊盘；以及中间层，其设置在所述外部焊盘与所述外部连接端子之间，且包括第三金属材料，所述第三金属材料不同于包括在所述外部焊盘中的第一金属材料和包括在所述外部连接端子中的第二金属材料。

Description

半导体封装件
相关申请的交叉引用
本申请要求于2018年12月24日提交的韩国专利申请No.10-2018-0168468、于2019年04月02日提交的韩国专利申请No.10-2019-0038610、于2019年04月02日提交的 韩国专利申请No.10-2019-0038611、于2019年04月18日提交的韩国专利申请 No.10-2019-0045644以及于2019年06月11日提交的韩国专利申请 No.10-2019-0068803的优先权和权益，其通过引用合并于此用于所有目的，如同在此 完全阐述一样。
技术领域
本发明的技术构思涉及半导体封装件，更详细地涉及一种晶圆级封装件(waferlevel package)。
背景技术
通常，对通过对晶圆进行各种半导体工艺而制备的半导体芯片进行半导体封装工艺来制造半导体封装件。最近，为了节省半导体封装件的生产成本，提出了一种晶圆 级封装技术，其在晶圆级进行半导体封装工艺，且将经过半导体封装工艺的晶圆级的 半导体封装件逐个切割。
发明内容
本发明的技术构思的目的在于提供半导体封装件以及其制造方法。
为了解决上述技术问题，本发明的技术思想提供一种半导体封装件，所述半导体封装件包括：半导体芯片，其包括设置在第一表面上的芯片焊盘；外部焊盘，其与所 述半导体芯片的所述芯片焊盘电连接；外部连接端子，其遮盖所述外部焊盘；以及中 间层，其设置在所述外部焊盘与所述外部连接端子之间且包括第三金属材料，所述第 三金属材料不同于包括在所述外部焊盘中的第一金属材料和包括在所述外部连接端子 中的第二金属材料。
根据示例性的实施例，所述中间层的所述第三金属材料包括金(Au)。
根据示例性的实施例，所述半导体封装件还包括在所述半导体芯片的第一表面上的绝缘层，所述外部连接端子遮盖所述外部焊盘的侧壁，且与所述绝缘曾的上表面面 接触(surface contact)。
根据示例性的实施例，半导体封装件的特征在于，对于与所述半导体芯片的第一表面平行的第一方向，在所述外部焊盘的所述侧壁的最上端与所述外部连接端子的外 部表面之间，所述外部连接端子的沿着所述第一方向的厚度为10um至约30um之间。
根据示例性的实施例，半导体封装件的特征在于，还包括在所述半导体芯片的第一表面上的绝缘层，对于垂直于所述半导体芯片的第一表面的第二方向，以所述绝缘 层的上表面为准，所述外部焊盘的沿着所述第二方向的高度为10um至50um之间。
根据示例性实施例，半导体封装件的特征在于还包括布线图案，其在所述半导体芯片的芯片焊盘与所述外部焊盘之间延长且电连接所述芯片焊盘与所述外部焊盘。
根据示例性的实施例，所述半导体封装件包括扇出(fan-out)形状的半导体封装件。
为了解决上述的技术问题，本发明的技术思想提供一种半导体封装件，包括：半导体芯片，其包括设置在第一表面上的芯片焊盘；外部焊盘，其与所述半导体芯片的 所述芯片焊盘电连接；以及外部连接端子，其遮盖所述外部焊盘且包括焊锡(solder)， 其中，所述外部连接端子还包括第二金属材料，所述第二金属材料不同于包括在所述 焊锡和所述外部焊盘中的第一金属材料。
根据示例性的实施例，半导体封装件的特征在于所述第二金属材料占所述外部连接端子的整个重量的0.00001wt％至1wt％之间。
根据示例性的实施例，半导体封装件的特征在于所述第二金属材料包括金(Au)。
根据示例性的实施例，半导体封装件的特征在于，所述外部连接端子遮盖所述外部焊盘的侧壁，对于与所述半导体芯片的所述第一表面平行的第一方向，在所述外部 焊盘的侧壁的最上端与所述外部连接端子的外部表面之间，所述外部连接端子的沿着 所述第一方向的厚度为10um至约30um之间。
并且，为了解决上述的技术问题，本发明的技术思想提供一种半导体封装件，包括：基板，其包括设置在第一表面上的导电性焊盘；绝缘图案，其露出所述导电性焊 盘的至少一部分且设置在所述第一表面上；下部金属层，其连接到所述导电性焊盘； 上部金属层，其设置在所述下部金属层上；以及外部连接端子，其遮盖所述上部金属 层的整个上部表面及整个侧壁表面，其中，所述下部金属层的侧方向轮廓与所述上部 金属层的所述侧壁表面相比位于内侧。
根据示例性的实施例，半导体封装件的特征在于，所述下部金属层的侧表面包括凹陷的曲面，所述上部金属层包括相对于所述下部金属层沿侧方向凸出的凸出部，所 述外部连接端子包括延长到所述上部金属层的所述凸出部的下部的延长部。
根据示例性的实施例，半导体封装件的特征在于，所述外部连接端子接触所述上部金属层的下部表面。
根据示例性的实施例，半导体封装件的特征在于，所述延长部接触所述下部金属层的所述侧表面。
根据示例性的实施例，半导体封装件的特征在于，在所述外部连接端子与所述上部金属层之间还包括金属间化合物。
根据示例性的实施例，半导体封装件的特征在于，所述外部连接端子接触所述上部金属层的侧壁表面和所述侧壁表面附近的所述绝缘图案的上部表面。
根据示例性的实施例，半导体封装件的特征在于，所述导电性焊盘为与所述半导体基板电连接的芯片焊盘。
根据示例性的实施例，半导体封装件的特征在于，所述下部金属层通过布线图案与所述导电性焊盘电连接，所述布线图案的厚度为3μm至8μm，所述布线图案厚度 T1与所述上部金属层和所述下部金属层的厚度之和T2之间的比例T2/T1为1.25至40。
根据示例性的实施例，半导体封装件的特征在于，沿着垂直于所述第一表面的方向的所述上部金属层的厚度为约10um至约100um。
附图说明
图1为根据本发明的示例性实施例的半导体封装件的剖面图。
图2为示出根据本发明的示例性实施例的半导体封装件的剖面图。
图3为示出根据本发明的示例性实施例的半导体封装件的一部分的剖面图， 且是显示与图1的由“Ⅲ”表示的区域对应的区域的剖面图。
图4A至4H为根据顺序示出根据本发明的示例性实施例的半导体封装件的制 造方法的剖面图。
图5为根据本发明的示例性实施例的半导体封装件的剖面图。
图6为将图5的用“Ⅵ”表示的区域放大并示出的剖面图。
图7A至7F为根据顺序示出根据本发明的示例性实施例的半导体封装件的制 造方法的剖面图。
图8为根据本发明的示例性实施例的半导体封装件的剖面图。
图9A至图9C为根据顺序示出显示在图8中的半导体封装件的制造方法的剖 面图。
图10为示出根据本发明的示例性实施例的半导体封装件的一部分的剖面图。
图11为根据本发明的示例性实施例的半导体封装件的剖面图。
图12为将图11的用“ⅩⅡ”表示的区域放大显示的剖面图。
图13A至图13K为根据顺序示出根据本发明一实施例的显示在图11中的半 导体封装件的制造方法的剖面图。
图14为放大图13I中的用“ⅩⅣ”表示的部分的部分放大图。
图15A至图15D为依序示出根据本发明的另一实施例的显示在图11中的半 导体封装件的制造方法的剖面图。
图16为放大图15D中的用“ⅩⅥ”表示的部分的部分放大图。
图17为根据本发明的示例性实施例的半导体封装件的剖面图。
图18A至图18C为根据顺序示出显示在图17中的半导体封装件的制造方法的 剖面图。
图19为根据本发明的示例性实施例的半导体封装件的剖面图。
图20为将图19中的用“ⅩⅩ”表示的区域放大并示出的剖面图。
具体实施方式
为了
以下，参照附图详细描述本发明概念的优选实施例。然而，本发明概念的实 施例可以被变形为各种不同的形态，不应解释为本发明概念的范围限于以下详细 描述的实施例。应理解为提供本发明概念的实施例以向本领域的普通技术人员更 完整地说明本发明的概念。相同的符号始终代表相同的要素。进而，在附图中的 各种要素和区域是概略地图示的。因此，本发明的概念不限于显示在附图中的相 对大小或间隔。
虽然第一、第二等术语可以被用于描述各种构成要素，但是，所述构成要素 不限于所述术语。所述术语只用于将一个构成要素与其他构成要素区分开。例如， 不脱离本发明概念的权利范围的同时，第一构成要素可以被命名为第二构成要素， 相反，第二构成要素可以被命名为第一构成要素。
在本申请中使用的术语只用于描述特定实施例而不是用于限定本发明概念。 除非明确地另有所指，否则单数形式的表达还包括复数形式的表达。在本申请中， “包括”或“具有”等的表达应理解为用于制定记载于说明书中的特征、数量、 步骤、动作、构成要素、部件，或其组合的存在，而不是提前排除一个或更多其 他特征、数量、动作、构成要素、部件，或其组合的存在或附加的可能性。
除非有其他定义，在此使用的所有术语，包括技术术语和科学术语，具有与 本发明概念所属的技术领域的普通技术人员共同理解的含义相同的含义。并且， 应理解通常被使用的、在词典中定义的术语应解释为所述术语具有与在有关技术 的语境中所表示的含义一致的含义，除非在此明确地定义，否则不应被过度解释 为表面含义。
在可以不同地实现有些实施例的情况下，可以与描述顺序不同地进行特定工 艺。例如，被连续描述的两个工艺在实际上可以被同时进行，也可以与描述的顺 序相反的顺序进行。
在附图中，例如，根据制造技术及/或公差，可以预测所示形状的变形。因此， 本发明的实施例不应被解释为限于显示在本说明书中的区域的特定形状，例如要 包括在制造过程中导致的形状的变化。在此使用的所有“及/或”包括涉及的构成 要素的各个或一个以上的所有组合。并且，在本说明书中使用的术语“基板”可 以包括基板本身，或者包括基板和形成于其表面的预定层或膜等的堆叠结构。还 有，在本说明书中“基板的表面”可以包括基板本身被露出的表面，或者形成于 基板上的预定层或膜等的外侧表面。
图1为根据本发明的示例性实施例的半导体封装件100的剖面图。
参照图1，半导体封装件100可以包括半导体芯片110、所述半导体芯片110 上的重新布线结构体120、外部焊盘150，及外部连接端子160。
各种类别的多个单独的器件(individual devices)可以形成于半导体芯片110。例 如，所述多个单独的器件可以包括各种微电子元件(microelectronic devices)，例如，如互补金属氧化物半导体(comlementary metal-oxide-semiconductor(CMOS))晶体 管等的金属氧化物半导体场效应晶体管(metal-oxide-semiconductor field effecttransistor(MOSFET))、大规模集成电路(LSI:large scale integration)系统、如CMOS 图像传感器(CIS)等图像传感器、微型电子机械系统(micro-electro-mechanical system(MEMS))、有源元件，及无源元件等。
半导体芯片110可以包括设置在第一表面118上的芯片焊盘111。芯片焊盘 111可以与形成于半导体芯片110的所述各个元件电连接。并且，半导体芯片110 可以包括遮盖第一表面118的钝化膜113。
根据示例性的实施例，半导体芯片110例如可以是存储器半导体芯片。所述 存储器半导体芯片例如可以是动态随机存取存储器(Dynamic Random Access Memory(DRAM))或静态随机存取存储器(Static Random Access Memory(SRAM)) 等易失性存储器半导体芯片，或者相变存储器(Phase-change Random Access Memory(PRAM))、磁阻式随机存取存储器(Magnetoresistive Random Access Memory(MRAM))、铁电随机存取存储器(Ferroelectric Random Access Memory (FeRAM))，或电阻式存取存储器(ResistiveRandom Access Memory(RRAM))的非易 失性存储器半导体芯片。
或者，根据示例性的实施例，半导体芯片110可以是逻辑芯片。例如，半导 体芯片110可以是中央处理器(central processor unit(CPU))、微处理器(micro processorunit(MPU))、图形处理单元(graphic processor unit(GPU))，或应用程序处 理器(application processor(AP))。
并且，虽然图1示出半导体封装件110包括一个半导体芯片110，但半导体封 装件100可以包括两个以上的半导体芯片110。包括在半导体封装件100中的两个 以上的半导体芯片110可以是同一类别的半导体芯片，也可以是不同类别的半导 体芯片。根据一些实施例，半导体封装件100可以是通过使不同类别的半导体芯 片互相电连接而以一个系统进行操作的系统级封装件(SIP:system in package)。
重新布线结构体120可以被设置在半导体芯片110的第一表面118上。重新 布线结构体120可以包括绝缘图案230及布线图案140。
绝缘图案230可以被设置于半导体芯片110的第一表面118上。绝缘图案230 可以具有堆叠多个绝缘膜的结构。例如，绝缘图案230可以包括在半导体芯片110 的第一表面118上依次堆叠的第一绝缘图案131及第二绝缘图案133。
例如，第一绝缘图案131及第二绝缘图案133可以分别由绝缘性聚合物、环 氧树脂(epoxy)、氧化硅膜、氮化硅膜、绝缘性聚合物，或其组合制成。
布线图案140可以被设置在绝缘图案230内且将半导体芯片110的芯片焊盘 111与外部焊盘150电连接。更具体地，布线图案140的一部分可以通过第一绝缘 图案131的开口部连接到半导体芯片110的芯片焊盘111，布线图案140的另一部 分可以沿着第一绝缘图案131的表面延长。例如，布线图案140可以由钨 (W:tungsten)、铜(Cu:copper)、锆(Zr:zirconium)、钛(Ti:titanium)、钽(Ta:tantalum)、 铝(Al:aluminum)、钌(Ru:ruthenium)、钯(Pd:palladium)、铂(Pt:platinum)、钴 (Co:cobalt)、镍(Ni：nickel)，或其组合制成。
虽然图1图示布线图案140具有单层结构，但是，布线图案140还可以具有 以垂直方向堆叠多个布线层的多层结构。
外部焊盘150被设置在第二绝缘图案133上，且可以用作设置外部连接端子 160的焊盘。外部焊盘150可以通过第二绝缘图案133的开口部连接至布线图案 140，且可以通过布线图案140电连接至半导体芯片110的芯片焊盘111。例如， 外部焊盘150可以是凸点下金属层(UBM:under bump metal layer)。
外部焊盘150可以被形成为比布线图案140厚。例如，与布线图案140形成 为具有大约3μm至8μm的厚度相比，外部焊盘150可以被形成为具有10μm以 上的厚度。
对垂直于半导体芯片110的第一表面118的第二方向(例如，Z方向)，外部 焊盘150的高度150h可以表示以第二绝缘图案133的上表面为准外部焊盘150的 沿着所述第二方向的高度。根据示例性的实施例，外部焊盘150的高度150h可以 为10um至50um之间。例如，外部焊盘150的高度150h可以为约30um。
外部焊盘150可以包括下部金属层151及下部金属层151上的上部金属层153。
下部金属层151可以被形成于通过第二绝缘图案133的开口部露出的布线图 案上140且沿着第二绝缘表面133的表面延长。下部金属层151例如可以是用于 形成上部金属层153的种子层(seed layer)或粘结层。例如，下部金属层151可以包 括钛(Ti)、铜(Cu)、铬(Cr)、钨(W)、镍(Ni)、铝(Al)、钯(Pd)、金(Au)，或其组合。
根据示例性的实施例，尽管下部金属层151可以是一个金属层，但也可以具 有包括多个金属层的多层结构。例如，下部金属层151可以包括在第二绝缘图案 133和布线图案140上依次堆叠的第一亚金属层和第二亚金属层。所述第一亚金属 层可以包括具有与第二绝缘图案的优异粘结特性的金属材料。例如，第一亚金属 层可以包括钛(Ti)。所述第二亚金属层可以用作用于形成上部金属层153的种子层。 例如，所述第二亚金属层可以包括铜(Cu)。
上部金属层153可以被设置于下部金属层151上。例如可以通过使用下部金 属层151作为种子(seed)的镀金方法来形成上部金属层153。上部金属层153可以 具有竖起于绝缘图案230上的柱子(pillar)形状且具有其中心部凹陷的结构。根据示 例性的实施例，上部金属层153可以包括铜(Cu)或其合金，但不限于此。
外部连接端子160可以被设置在外部焊盘150上。外部连接端子160可以是 用于将半导体芯片100安装于外部的基板上的芯片-基板连接端子。根据示例性的 实施例，外部连接端子160可以具有矩形形状。例如，外部连接端子160可以包 括锡(Sn)、银(Ag)、铟(In)、铋(Bi)、锑(Sb)、铜(Cu)、锌(Zn)、铅(Pb)，及/或其合 金。
根据示例性的实施例，外部连接端子160可以遮盖外部焊盘150。例如，外部 连接端子160可以遮盖外部焊盘150的上部表面和侧壁158。并且，外部连接端子 160可以遮盖外部焊盘150附近的第二绝缘图案133的表面且与第二绝缘图案133 的上表面形成面接触(surface contact)。
根据示例性的实施例，关于与半导体芯片110的所述第一表面118平行的第 一方向(例如，X方向或Y方向)，在外部焊盘150的侧壁158上，外部连接端子 160的沿着第一方向的厚度可以为至少5μm。例如，在外部焊盘150的侧壁158 上，外部连接端子160的沿着第一方向的厚度可以为至少5μm。根据一些示例性 实施例，在外部连接端子160的侧壁158的最上端与外部连接端子160的外部表 面之间，外部连接端子160的沿着第一方向的厚度可以为10μm至30μm之间。 并且，根据一些示例性实施例，在外部连接端子160的侧壁158的最下端与外部 连接端子160的外部表面之间，外部连接端子160的沿着第一方向的厚度可以为5μm至20μm之间。
根据本发明的示例性实施例，外部连接端子160可以完全遮盖外部焊盘150 以防止外部焊盘150外露，且可以防止因外部焊盘150外露而引起的外部焊盘150 的损伤，从而提高半导体芯片100的可靠性。
所述半导体封装件100可以是扇入(fan-in)结构的半导体封装件。或者，所述 半导体封装件100可以是扇出(fan-out)结构的半导体封装件。在所述半导体封装件 100为扇出结构的半导体封装件的情况下，布线图案140可以进一步延长至半导体 芯片110的外侧，至少一个外部焊盘150和至少一个外部连接端子160可以被设 置于半导体芯片110的外侧。
图2为示出根据本发明的示例性实施例的半导体封装件100a的剖面图。除了 进一步包括遮盖层170且省略外部连接端子160(参照图1)之外，图2所示的半 导体封装件100a可以具有与图1所示的半导体封装件100大致相同的构成。关于 图2，省略或简略地描述与图1的描述重复的描述。
参照图2，半导体封装件100a可以包括遮盖外部焊盘150的覆盖层170。例 如，覆盖层170可以由无电镀方式或溅镀方式形成，可以被形成为遮盖外部焊盘 150的表面的至少一部分。
根据示例性实施例，覆盖层170可以被形成为遮盖外部焊盘150的整个表面。 换言之，覆盖层170可以遮盖外部焊盘150的上表面和侧壁158。或者，根据其他 示例性实施例，覆盖层170可以被形成为仅遮盖外部焊盘150的表面的一部分。 例如，覆盖层170可以被仅形成于外部焊盘150的侧壁158上。
在外部焊盘150上进一步形成外部连接端子160(参照图1)时，覆盖层170 可以提高构成外部连接端子160的材料的流动性。例如，在用于形成外部连接端 子160的回流焊接工艺中，处于熔融状态的焊锡可以沿着由润湿性优异的金属材 料制成的覆盖层170的表面扩展。因此，外部连接端子160可以被形成为厚厚地 遮盖外部焊盘150的侧壁158。
根据示例性的实施例，覆盖层170可以包括润湿性优异的金属材料。例如， 覆盖层170可以包括诸如金(Au)、银(Ag)、铂(Pt)、钯(Pd)的贵金属。例如，覆盖 层170可以包括金(Au)、钯(Pd)、镍(Ni)、铜(Cu)、焊锡，或其组合。
或者，根据其他示例性的实施例，导线可以被附着于覆盖层170。所述导线可 以在外部的基板与覆盖层170之间延长且电连接所述外部基板与覆盖层170。
覆盖层170可以是在外部焊盘150的表面上形成的薄金属膜。根据示例性的 实施例中，覆盖层170的厚度可以为0.001μm以上、0.005μm以上、0.01μm以 上、0.05μm以上，或0.1μm以上。在覆盖层170的厚度小于0.001μm的情况下， 由于覆盖层170的润湿性降低，因此在利用覆盖层170对外部连接端子160(参照 图1)实施回流焊接时构成外部连接端子160的材料的流动性未得到充分强化。结 果，外部焊盘150的侧壁不会被外部连接端子160遮盖，或者，外部焊盘150的 侧壁上的外部连接端子160可能被形成为厚度过薄。
并且，根据示例性的实施例，覆盖层170的厚度可以为1μm以下、0.95μm 以下、0.9μm以下、0.85μm以下，或0.8μm以下。在覆盖层170的厚度大于1 μm的情况下，在利用覆盖层170对外部连接端子160实施回流焊接时，构成外 部连接端子160的材料的流动性可能被过度加强而使得外部连接端子的高度过低， 并且在外部连接端子160与外部焊盘150之间可能形成有过厚的金属间化合物。
图3为示出根据本发明的示例性实施例的半导体封装件100b的一部分的剖面 图，且是显示与图1的由“Ⅲ”表示的区域对应的区域的剖面图。除了包括中间 层171之外，图3所示的半导体封装件100c可以具有与图1所示的半导体封装件 100大致相同的构成。关于图3，省略或简略地描述与在上文中描述的内容重复的 描述。
参照图1和图3，半导体封装件100c可以包括设置在外部焊盘150与外部连 接端子160之间的中间层171。中间层171可以包括金属间化合物(intermetallic compound)。所述金属间化合物是通过包括在外部焊盘150中的金属材料和包括在 外部连接端子160中的金属材料在相对高的温度下进行反应而形成的。可以沿着 外部焊盘150的表面形成所述金属间化合物。
根据示例性的实施例，除了包括在外部焊盘150中的第一金属材料和包括在 外部连接端子160中的第二金属材料之外，中间层171可以进一步包括第三金属 材料，所述第三金属材料不同于所述第一金属材料和所述第二金属材料。根据示 例性的实施例，中间层171的第三金属材料可以包括润湿性优异的金属材料。例 如，中间层171的第三金属材料可以包括接触角为0°至90°之间的材料、接触角 为10°至80°的材料，或接触角为20°至70°的材料，接触角是表示中间层171与 外部连接端子160之间的润湿性的尺度。例如，中间层171的第三金属物质可以 包括诸如金(Au)、银(Ag)、铂(Pt)、或钯(Pd)的贵金属。例如，中间层171的第三 金属材料可以包括金(Au)、钯(Pd)、镍(Ni)、铜(Cu)、焊锡，或其组合。
例如，可以在焊锡球位于覆盖层170(参照图2)上的状态下执行回流焊接工 艺来形成中间层171。进一步具体地，在回流焊接工艺之中，包括在形成为具有薄 的厚度的覆盖层170中的第三金属材料扩散，所述覆盖层170的第三金属材料在 高温下与包括在外部焊盘150的第一金属材料和外部连接端子160的第二金属材 料反应，从而，可以在外部焊盘150与外部连接端子160之间生成中间层171。例 如，当外部焊盘150包括铜和/或镍，外部连接端子160包括锡和/或铜，且覆盖层 170包括金时，中间层171可以包括Cu-Ni-Sn-Au。然而，所述中间层171的材料 或组成不限于此，而可以根据外部焊盘150的材料、外部连接端子160的材料、 覆盖层170的材料，及回流焊接工艺的温度和时间等变化。
根据示例性的实施例，在用于形成外部连接端子160的回流焊接中，包括在 覆盖层170的第三金属材料扩散，从而，外部连接端子160可以包括第三金属材 料。根据示例性的实施例，包括在外部连接端子160中的所述第三金属材料的含 量可以为外部连接端子160的整个重量的0.00001wt％以上、0.00005wt％以上、 0.0001wt％以上、0.0003wt％以上，及0.0005wt％以上。在包括外部连接端子160 中的所述第三金属材料的含量少于外部连接端子160的整个重量的0.00001wt％的 情况下，由于覆盖层170的润湿性降低，在利用覆盖层170对外部连接端子160 实施回流焊接时构成外部连接端子160的材料的流动性未得到充分加强，结果， 外部焊盘150的侧壁不会被外部连接端子160遮盖，或者，外部焊盘150的侧壁 上的外部连接端子160可以被形成为具有过薄的厚度。
并且，根据示例性的实施例，包括在外部连接端子160中的所述第三金属材 料的含量可以为外部连接端子160的整个重量的1wt％以下、0.95wt％以下、0.85wt％ 以下，及0.8wt％以下。在包括在外部连接端子160中的所述第三金属材料的含量 大于外部连接端子160的整个重量的1wt％的情况下，在利用覆盖层170对外部连 接端子160回流焊接时，由于构成外部连接端子160的材料的流动性得到过度强 化，因此外部连接端子160的高度会过低，在外部连接端子160与外部焊盘150 之间的金属间化合物可能被形成得过厚。
在通常的半导体封装件中，形成于外部焊盘和外部连接端子之间的界面的金 属间化合物外露，或者，在外部焊盘的侧壁上遮盖所述金属间化合物的外部连接 端子形成为具有极薄的厚度。金属间化合物具有易受外部冲击的特点，外部冲击 导致在外部焊盘上面的边缘附近频繁地产生裂纹，从而存在降低半导体封装件与 外部装置之间的粘结可靠性的问题。
然而，根据本发明的示例性实施例，在形成润湿性优异的覆盖层170的状态 下执行回流焊接工艺。从而，在外部焊盘150的侧壁158上遮盖金属间化合物的 外部连接端子160可以被形成为具有较厚的厚度。例如，关于与半导体芯片110 的第一表面118平行的第一方向(例如，X方向或Y方向)，在外部焊盘150的侧 壁158的最上端157与外部连接端子160的外部表面之间，所述外部连接端子160 的沿着第一方向的第一厚度159可以为至少10μm。例如，外部连接端子160的 所述第一厚度159可以为10μm至30μm之间。在此，外部连接端子160的所述 第一厚度159可以表示从外部焊盘150的侧壁158的最上端157与外部连接端子160的外部表面之间的沿着第一方向的距离减去外部焊盘150的侧壁158上的中间 层171的沿着第一方向的厚度而得的值。因此，根据本发明的示例性实施例，可 以通过遮盖外部焊盘150的侧壁158的外部连接端子160减轻外部冲击，由此可 以抑制在外部焊盘150附近产生裂纹，最终可以提高半导体封装件100b与外部装 置之间的粘结可靠性。
图4A至图4H为依次示出根据本发明的示例性实施例的半导体封装件的制造 方法的剖面图。以下，参照图4A至图4H描述图1的半导体封装件100的制造方 法。
参照图4，在半导体芯片110的第一表面118上形成第一绝缘图案131。例如， 为了形成第一绝缘图案131，可以形成遮盖半导体芯片110的第一表面118的第一 绝缘膜，并除去所述第一绝缘膜的一部分以露出半导体芯片110的芯片焊盘111。
在形成第一绝缘图案131后，在第一绝缘图案131上形成布线图案140。布线 图案140可以被形成于第一绝缘图案131及通过第一绝缘图案131露出的半导体 芯片110的芯片焊盘111上。例如，可以通过种子膜形成工艺、掩模工艺，及镀 金工艺形成布线图案140。
在形成布线图案140后，在第一绝缘图案131上形成第二绝缘图案133。第二 绝缘图案133可以包括用于露出布线图案140的一部分的开口部133H。例如，为 了形成第一绝缘图案131，可以形成遮盖第一绝缘图案131及布线图案140的第二 绝缘膜，且除去所述第二绝缘膜的一部分以形成露出布线图案140的一部分的开 口部133H。
参照图4B，形成下部金属层151m，所述下部金属层151m遮盖第二绝缘图案133及通过第二绝缘图案133的开口部133H露出的布线图案140。例如，可以通 过溅镀(sputtering)工艺形成下部金属层151m。下部金属层151m例如可以包括钛 (Ti)、铜(Cu)、铬(Cr)、钨(W)、镍(Ni)、铝(Al)、钯(Pd)、金(Au)，或其组合。
参照图4C，在形成下部金属层151m后，在下部金属层151m上形成第一掩 模图案181。第一掩模图案181可以包括露出下部金属层151m的一部分的开口部 181H。例如，第一掩模图案181可以在下部金属层151m上形成感光性材料膜， 且可以通过对所述感光性材料膜的曝光及显像工艺在所述感光性材料膜中构成图 案。
参照图4D，在形成第一掩模图案181后，在第一掩模图案181的开口部181H 内形成上部金属层153。可以通过使用下部金属层151m作为种子的镀金工艺来形 成上部金属层153。
参照图4E，在形成上部金属层153之后除去第一掩模图案181(参照图4D)， 并除去位于第一掩模图案181的下部的下部金属层151m(参照图4D)的一部分。 例如，可以通过剥离(strip)工艺除去第一掩模图案181，可以通过蚀刻工艺除去下 部金属层151m的所述一部分。上部金属层153和上部金属层153下面的下部金属 层151可以构成外部焊盘150。
参照图4F，在外部焊盘150上形成覆盖层170。覆盖层170可以被形成为遮 盖外部焊盘150的至少一部分。例如，为了形成覆盖层170，通过实施无电解镀金 或溅镀工艺来在外部焊盘150上形成包括润湿性优异的金属材料的金属膜。所述 金属膜可以被形成为具有薄的厚度，例如，约0.001μm至约1μm之间或约0.01 μm至约0.9μm之间的厚度。例如，覆盖层170可以包括润湿性优异的金属材料， 例如，金(Au)、钯(Pd)、镍(Ni)、铜(Cu)、焊锡，或其组合。
参照图4G，在覆盖层170上涂敷助溶剂(flux)180，在涂敷助溶剂180的覆盖 层170上设置焊锡球163。焊锡球163可以具有矩形形状。
参照图4H，可以在覆盖层170(参照图4G)上设置焊锡球163(参照图4G) 后进行回流焊接工艺来形成外部连接端子160。在高温，例如约200℃至约280℃ 的温度下可以进行几十秒至几分钟的所述回流焊接工艺。在进行回流焊接工艺中， 覆盖层170扩散，包括在覆盖层170中的第三金属材料与包括在外部焊盘150中 的第一金属材料和包括在外部连接端子160中的第二金属材料在高温反应，结果， 可以生成金属间化合物。
以后，将在晶圆级制造的半导体封装件沿着划线通道切断以将所述半导体封 装件切割为单个半导体封装件。
在将外部焊盘150有厚度地形成为具有10μm以上的高度150h(参照图1)的 情况下，在通常的半导体封装件中频繁发生在回流焊接工艺以后外部焊盘的侧壁 仍然外露或遮盖外部焊盘的侧壁的外部连接端子形成得不够厚的问题。然而，根 据本发明示例性的实施例，在将覆盖层170(参照图4G)形成于外部焊盘150上的状 态下执行回流焊接工程。因此，熔融状态的焊锡沿着由润湿性优异的金属材料制 成的覆盖层170的表面扩散，根据回流焊接工艺的结果形成的外部连接端子160 可以被形成为有厚度地遮盖外部焊盘150的侧壁158。可以通过遮盖外部焊盘150 的侧壁158的外部连接端子160减轻外部冲击，因此，可以抑制在外部焊盘150 附近产生裂纹，最终可以提高半导体封装件与外部装置之间的粘结可靠性。
图5为根据本发明示例性实施例的半导体封装件100c的剖面图。图6为将图 5的用“Ⅵ”表示的区域放大显示的剖面图。
参照图5和图6，半导体封装件100c可以包括半导体芯片110、所述半导体 芯片110上的重新布线结构体120，及外部连接端子160。重新布线结构体120可 以被设置在半导体芯片110的第一表面118上。重新布线结构体120可以包括绝 缘图案130、布线图案140，及外部焊盘150。
外部焊盘150可以包括下部金属层151及下部金属层151上的上部金属层153。
下部金属层151可以被形成于通过第二绝缘图案133的开口部露出的布线图 案140上且沿着第二绝缘图案133的表面延长。下部金属层151例如可以是用于 形成上部金属层153的种子层(seed layer)或粘结层。例如，下部金属层151可以包 括钛(Ti)、铜(Cu)、铬(Cr)、钨(W)、镍(Ni)、铝(Al)、钯(Pd)、金(Au)，或其组合。
根据示例性的实施例，下部金属层151可以是一个金属层，也可以具有包括 多个金属层的多层结构。例如，下部金属层151可以包括在第二绝缘图案133和 布线图案140上依次堆叠的第一亚金属层和第二亚金属层。所述第一亚金属层可 以包括具有与第二绝缘图案133的优异粘结特性的金属材料。例如，第一亚金属 层可以包括钛(Ti)。所述第二亚金属层可以用作用域形成上部金属层153的种子层。 例如，所述第二亚金属层可以包括铜(Cu)。
根据示例性的实施例，下部金属层151可以包括从上部金属层153的侧壁1531 凸出的凸出部1511。下部金属层151的凸出部1511可以沿着第二绝缘图案133的 表面延长。关于与半导体芯片110的第一表面118平行的第一方向(例如，X方 向或Y方向),下部金属层151的凸出部1511从上部金属层153的侧壁1531沿着所 述第一方向凸出的长度可以为5μm至50μm之间。或者，根据示例性的实施例， 下部金属层151的凸出部1511从上部金属层153的侧壁1531沿着所述第一方向 凸出的长度可以为5μm至50μm之间或者10μm至30μm之间。
上部金属层153可以被设置于下部金属层151上。例如可以通过使用下部金 属层151作为种子的镀金方法来形成上部金属层153。上部金属层153可以具有竖 起于绝缘图案130上的柱子(pillar)的形状且具有中心部凹陷的结构。上部金属层 153可以具有垂直于半导体芯片110的第一表面118的侧壁1531。根据示例性实 施例，上部金属层153可以包括铜(Cu)或其合金，但是，本发明的技术思想不限于 此。
外部连接端子160可以被设置在外部焊盘150上。外部连接端子160可以是 用于将半导体封装件100c安装于外部的基板上的芯片-基板连接端子。根据示例性 的实施例，外部连接端子160可以具有矩形形状。例如，外部连接端子160可以 包括锡(Sn)、银(Ag)、铟(In)、铋(Bi)、锑(Sb)、铜(Cu)、锌(Zn)、铅(Pb)，及/或其 合金。
根据示例性的实施例，外部连接端子160可以遮盖外部焊盘150。例如，外部 连接端子160可以遮盖上部金属层153的上部表面和上部金属层153的侧壁1531。 并且，外部连接端子160可以遮盖外部焊盘150附近的第二绝缘图案133的表面。 外部连接端子160可以与第二绝缘图案133的表面形成面接触(surface contact)。
根据示例性的实施例，关于与半导体芯片110的所述第一表面118平行的第 一方向(例如，X方向或Y方向)，当将与所述金属层153的侧壁1531以所述第 一方向重叠的外部连接端子160的一部分定义为外部连接端子160的第一部分169 时，以上部金属层153的侧壁1531为准的外部连接端子160的第一部分169的沿 着所述第一方向的最小厚度169t可以为5μm至50μm之间，或者可以是10μm 至30μm之间。
换言之，上部金属层153的侧壁1531与外部连接端子160的第一部分169的 外周面之间的沿着所述第一方向的最小距离可以是5μm至50μm，或者可以是 10μm至30μm。
根据本发明的示例性实施例，外部连接端子160可以完全遮盖外部焊盘150 以防止外部焊盘150外露，且可以通过防止由于外部焊盘150外露而引起的外部 焊盘150的损伤，来提高半导体封装件100c的可靠性。
图7A至7F为依次示出根据本发明的示例性实施例的半导体封装件的制造方 法的剖面图。
参照图7A，制备与图4D的产物相应的产物，并除去第一掩模图案181(参照 图4D)。第一掩模图案181例如可以通过剥离工艺被除去。
参照图7B，在除去第一掩模图案181(参照图4D)后，在下部金属层151m上 形成第二掩模图案183。第二掩模图案183可以包括露出上部金属层153的开口部 183H。例如，第二掩模图案183可以在下部金属层151m上形成感光性材料膜， 并通过对所述感光性材料膜进行曝光和显像工艺在所述感光性材料膜中构成图 案。
根据示例性的实施例，第二掩模图案183的开口部183H可以被形成为具有比 上部金属层153更大的宽度。可以通过第二掩模图案183的开口部183H露出上部 金属层153的上表面和侧壁1531，且可以通过上部金属层153的侧壁1531与第二 掩模图案183的内壁之间露出下部金属层151m的一部分。
通过第二掩模图案183的开口部183H而形成的第二掩模图案183的内壁可以 与上部金属层153的侧壁间隔开一定距离。根据示例性实施例，关于与半导体芯 片110的第一表面118平行的第一方向(例如，X方向或Y方向),上部金属层153 的侧壁1531与第二掩模图案183的所述内壁之间的间隔距离可以为5μm至50μ m之间，或者可以为10μm至30μm之间。
参照图7C，在形成第二掩模图案183后，在第二掩模图案183的开口部183H 内形成遮盖外部焊盘150的预备金属层161。例如，预备金属层161可以遮盖上部 金属层153的上表面、上部金属层153的侧壁1531，及在上部金属层153的侧壁 1531与第二掩模图案183的内壁之间露出的下部金属层151m。例如，可以通过镀 金工艺形成预备金属层161。
例如，预备金属层161可以包括锡(Sn)、银(Ag)、铟(In)、铋(Bi)、锑(Sb)、铜 (Cu)、锌(Zn)、铅(Pb),及/或其合金。根据示例性的实施例，预备金属层161可以通 过后续工艺由与设置于预备金属层161上的焊锡求163(参照图7E)相同的材料 制成。
根据示例性的实施例，预备金属层161可以被形成为填充上部金属层153的 侧壁1531与第二掩模图案183的内壁之间的空间。从而，遮盖上部金属层153的 侧壁1531的预备金属层161的沿着第一方向(例如，X方向或Y方向)的厚度可 以对应于上部金属层153的侧壁1531与第二掩模图案183的所述内壁之间的间隔 距离。例如，遮盖上部金属层153的侧壁1531的预备金属层161的沿着所述第一 方向的厚度可以为5μm至50μm之间，或者可以为10μm至30μm。
参照图7D,在形成预备金属层161后，除去第二掩模图案183(参照图7C)。 第二掩模图案183例如可以通过剥离工艺被除去。
在除去第二掩模图案183后，除去通过除去第二掩模图案183而露出的下部 金属层151m(参照图7C)的一部分。换言之，被预备金属层161和上部金属层153 遮盖的下部金属层151m(参照图7C)的第一部分可以残留，由于第二掩模图案 183被除去而露出的下部金属层151m(参照图7C)可以被除去。例如，可以通过 蚀刻工艺除去下部金属层151m(参照图7C)的所述第二部分。
参照图7E，在预备金属层161上涂敷助溶剂(flux)180，在涂敷助溶剂180的 预备金属层161上设置焊锡球163。焊锡球163可以具有矩形形状。
参照图7F，可以通过在预备金属层161(参照图7E)上设置焊锡球163(参照 图7E)以后进行回流焊接工艺来形成外部连接端子160。在回流焊接工艺之中，由 于焊锡球163及预备金属层161在高温下被熔融并硬化，可以形成由焊锡球163 与预备金属层161形成为一体的外部连接端子160。
由于在事前形成预备金属层161的状态下执行回流焊接工艺，由预备金属层 161形成的外部连接端子160可以遮盖上部金属层153的侧壁1531。在这种情况 下，在上部金属层153的侧壁上，外部连接端子160的沿着第一方向(例如，X 方向或者Y方向)的厚度可以等于或大于预备金属层161的沿着所述第一方向的 厚度。例如，在上部金属层153的侧壁1531上，外部连接端子160的沿着所述第 一方向的最小厚度可以为5μm至50μm，或者可以为10μm至30μm。
以后，将在晶圆级制造的半导体封装件沿着划线通道切断以将所述半导体封 装件进行切割为单个半导体封装件。
根据本发明的示例性实施例，由于预先形成遮盖外部焊盘150的预备金属层 161(参照图7D)后执行回流焊接工艺，因此，外部连接端子160可以被形成为 完全遮盖外部焊盘150。可以通过外部连接端子160保护外部焊盘150，从而可以 防止外部焊盘150的损伤。
图8为根据本发明的示例性实施例的半导体封装件100d的剖面图。除了还包 括扩散阻挡层175，图8所示的半导体封装件100d可以具有与图5及图6所示的 半导体封装件100c大致相同的构成。关于图8，省略或简略地描述与图5及图6 的描述重复的描述。
参照图8，半导体封装件100d可以包括半导体芯片110、所述半导体芯片110 上的重新布线结构体120、外部连接端子160，及扩散阻挡层175。
扩散阻挡层175可以位于外部连接端子160与外部焊盘150之间。扩散阻挡 层170例如可以遮盖上部金属层153的上表面及上部金属层153的侧壁1531。并 且，扩散阻挡层175可以遮盖从上部金属层153的侧壁1531凸出的下部金属层151 的凸出部1511(参照图6)。
例如，扩散阻挡层175可以包括镍(Ni)、钴(Co)、铜(Cu)，或其组合。
根据示例性的实施例，扩散阻挡层175可以包括与外部连接端子160不同的 材料，也可以包括与外部焊盘150不同的材料。例如，在外部焊盘150的上部金 属层153包括铜(Cu)且外部连接端子160包括锡(Sn)和银(Ag)的情况下， 扩散阻挡层175可以包括镍(Ni)或其合金。
扩散阻挡层175可以位于外部连接端子160与外部焊盘150之间以防止由于 外部连接端子160与外部焊盘150之间的反应而产生过多的金属化合物。
进而，扩散阻挡层175可以通过遮盖外部焊盘150防止外部焊盘150外露， 且可以防止由于外部焊盘150外露而发生的外部焊盘150的损伤，从而提高半导 体封装件100d的可靠性。
图9A至图9C为依次示出图8所示的半导体封装件100d的制造方法的剖面图。
参照图9A，制备与图4F的产物相应的结构体，在第二掩模图案183的开口 部183H内形成遮盖外部焊盘150的扩散阻挡层175。扩散阻挡层175可以遮盖上 部金属层153的上表面、上部金属层153的侧壁1531，及被露出于上部金属层153 的侧壁1531与第二掩模图案183的内壁之间的下部金属层151m。例如，可以通 过镀金工艺形成扩散阻挡层175。
根据示例性的实施例，扩散阻挡层175可以被形成为填充上部金属层153的 侧壁1531与第二掩模图案183的内壁之间的空间。从而，遮盖上部金属层153的 侧壁1531的扩散阻挡层175的沿着第一方向(例如，X方向或Y方向)的厚度可 以对应于上部金属层153的侧壁1531与第二掩模图案183的所述内壁之间的间隔 距离。例如，遮盖上部金属层153的侧壁1531的扩散阻挡层175的沿着所述第一 方向的厚度可以为5μm至50μm之间，或者可以是10μm至于330μm之间。
参照图9B，在形成扩散阻挡层175后除去第二掩模图案183(参照图9A)。 例如，可以通过剥离工艺除去第二掩模图案183(图9A)。
参照图9C，在扩散阻挡层175上形成外部连接端子160。为了形成外部连接 端子160，类似于参照图4G及图4H描述的内容，可以在扩散阻挡层175涂敷助 溶剂180(参照图4G)，在涂敷有所述助溶剂的扩散阻挡层175上设置焊锡球163 (参照图4H)，且可以执行回流焊接工艺来熔融并硬化所述焊锡球163。
以后，可以将在晶圆级制造的半导体封装件沿着划线通道切断以将所述半导 体封装件切割为如图8所示的单个半导体封装件100d。
根据本发明的示例性实施例，即使在通过回流焊接工艺形成的外部连接端子 160被形成为不遮盖至外部焊盘150的上部金属层153的侧壁1531的情况下，也 在形成遮盖外部焊盘150的扩散阻挡层175的状态下执行回流焊接工艺，因此， 外部焊盘150可以被扩散阻挡层175完全遮盖。
图10为示出根据本发明的示例性实施例的半导体封装件的一部分的剖面图。
参照图10，外部连接端子160的水平宽度194可以大于外部连接端子160的 高度195。在此，外部连接端子160的水平宽度194可以表示沿着与半导体芯片 110的第一表面118平行的第一方向(例如，X方向或Y方向)的外部连接端子 160的宽度的最大值，或者可以表示关于沿着所述第一方向穿过外部连接端子160 的中心160M的任意的直线，与所述任意的直线和所述外部连接端子160的外部表 面相交的两个点之间的距离。并且，外部连接端子160的高度195可以是以绝缘 图案230的上表面为准沿着所述第二方向(例如，Z方向)的外部连接端子160 的高度。根据示例性的实施例，外部连接端子160的水平宽度194可以是外部连 接端子160的高度195的1.2倍至1.4倍之间。例如，外部连接端子160的水平宽 度194可以为210μm至250μm之间。例如，外部连接端子160的高度195可以 为165μm至200μm。
在示例性的实施例中，外部焊盘150的厚度191可以为外部连接端子160的 高度195的0.09倍至0.5倍。在外部焊盘150的厚度191大于外部连接端子160 的高度195的0.5倍的情况下，外部焊盘150的侧壁不会被外部连接端子160遮盖， 或者，外部焊盘150的侧壁上的外部连接端子160的厚度可能被形成为具有过薄 的厚度。并且，在外部焊盘150的厚度191小于外部连接端子160的高度195的 0.09倍的情况下，相比于外部焊盘150的大小，外部连接端子160的大小被形成 为大于所需的大小的大小。因此，由于外部连接端子160的高度过高而半导体封 装件100与外部装置之间的粘结可靠性可能会下降，也有可能在相邻的外部连接 端子160之间发生短路。
根据示例性的实施例，外部焊盘150的宽度196可以为外部连接端子160的 水平宽度194的0.6倍至0.9倍之间。在外部焊盘150的宽度196大于外部连接端 子160的水平宽度194的0.9倍的情况下，外部焊盘150的侧壁不会被外部连接端 子160遮盖，或者，有可能外部焊盘150的侧壁上的外部连接端子160被形成为 具有过薄的厚度。并且，在外部焊盘150的宽度196小于外部连接端子160的水 平宽度194的0.6倍的情况下，与外部焊盘150的大小相比，外部连接端子160被 形成为具有大于所需大小的大小。因此，因外部连接端子160的高度195过高而 半导体封装件100与外部装置之间的粘结可靠性可能会降低，也有可能在相邻的 外部连接端子160之间发生短路。
根据示例性的实施例，在外部焊盘150的侧壁158上，外部连接端子160的 沿着所述第一方向(例如，X方向或Y方向)的厚度可以为至少5μm。例如，在 外部焊盘150的侧壁158上，沿着第一方向的外部连接端子160的厚度可以为至 少5um。例如，在外部焊盘150的侧壁158的最上端157与外部连接端子160的 外部表面之间，外部连接端子160的沿着第一方向的厚度可以为10μm至30μm 之间。例如，在外部焊盘150的侧壁158的最下端与外部连接端子160的外部表 面之间，外部连接端子160的沿着第一方向的厚度可以为5μm至20μm之间。
关于与半导体芯片110的第一表面118平行且沿着所述第一方向的宽度最大 的外部连接端子160的一个剖面，当将外部连接端子160的一个剖面的中心定义 为外部连接端子160的中心160M时，外部连接端子160的中心160M可以低于通 常的封装件的外部连接端子的中心。外部连接端子160的中心160M越低，在外部 焊盘150的侧壁158上的外部连接端子160可以形成得越厚。例如，当将外部连 接端子160的中心160M与绝缘图案230的上表面之间的沿着所述第二方向的距离 定义为外部连接端子160的中心160M的高度190时，外部连接端子160的中心 160M的高度190可以为外部连接端子160的高度195的0.4倍以下、0.35倍以下， 及0.3倍以下。在外部连接端子160的中心160M的高度190大于外部连接端子160的高度195的0.4倍的情况下，外部焊盘150的侧壁可能不会被外部连接端子160 遮盖，或者，有可能外部焊盘150的侧壁上的外部连接端子160的厚度被形成得 过薄。并且，根据示例性的实施例，外部连接端子160的中心160M的高度190 可以为外部连接端子160的高度195的0.1倍以上、0.15倍以上，或0.2倍以上。 在外部连接端子160的中心160M的高度190小于外部连接端子160的高度195 的0.1倍的情况下，外部连接端子160的高度可能过低。
所述外部连接端子160的中心160M的高度190可以根据外部焊盘150的厚度 191、外部焊盘150的宽度198，及/或外部连接端子160的水平宽度194来调节。
外部连接端子160的中心160M与外部焊盘150沿所述第二方向(例如，Z方 向)间隔开且邻接外部焊盘150。外部连接端子160的中心160M越靠近外部焊盘 150，遮盖外部焊盘150的侧壁158的外部连接端子160的厚度可能越大。例如， 外部连接端子160的中心160M与外部焊盘150之间的沿着第二方向的最短距离 192可以为外部焊盘150的厚度的0.5倍至6倍之间。例如，外部连接端子160的 中心160M与外部焊盘150之间的沿着第二方向的最短距离可以为10um至60um 之间。
根据示例性的实施例，关于所述第二方向，外部连接端子160的中心160M与 外部焊盘之间150的沿着第二方向的最短距离192可以等于或小于外部焊盘150 的沿着所述第二方向的厚度191。
在通常的半导体封装件中，形成于外部焊盘与外部连接端子之间的界面的金 属间化合物外露，或者，在外部焊盘的侧壁上遮盖所述金属间化合物的外部连接 端子形成为极薄的厚度。金属间化合物具有易受外部冲击的特点，外部冲击导致 在外部焊盘上面的边缘附近频繁地产生裂纹，从而存在降低半导体封装件与外部 装置之间的粘结可靠性的问题。
图11为根据本发明示例性实施例的半导体封装件200的剖面图。图12为将 图11的用“ⅩⅡ”表示的区域放大显示的剖面图。
参照图11及图12，半导体封装件200可以包括半导体芯片210、所述半导体 芯片210上的重新布线结构体220，及外部连接端子260。
各种类别的多个单独的(individial devices)可以被形成于半导体芯片210中。例 如，所述多个单独的元件可以包括各种微电子元件(microelectronic devices),例如，如互补金属氧化物半导体(CMOS)等的金属氧化物半导体场效应晶体管 (MOSFET)、大规模集成电路(large scale integration)、如CMOS图像传感器(CIS) 等图像传感器、微型电子机械系统(MEMS)、有源元件，及无源元件等。
半导体芯片210可以包括设置于第一表面218上的芯片焊盘211。芯片焊盘 211可以与形成于半导体芯片210中的所述各个元件电连接。并且，半导体芯片 210可以包括遮盖第一表面218的钝化膜213。
根据示例性的实施例，半导体芯片210例如可以为存储器半导体装置。所述 存储器半导体装置例如可以是动态随机存取存储器(DRAM)或静态随机存取存储 器(SRAM)等易失性存储器半导体装置，或者相变随机存取存储器(PRAM)、磁阻 式随机存取存储器(MRAM)、铁电随机存取存储器(FeRAM)，或电阻式随机存取存 储器(RRAM)等的非易失性存储器半导体装置。
或者，根据示例性的实施例，半导体芯片210可以为逻辑芯片。例如，半导 体芯片210可以是中央处理器(CPU)、微处理器(MPU)、图形处理单元(GPU),或应 用程序处理器(AP)。
并且，虽然图11示出半导体封装件200包括一个半导体芯片210，半导体封 装件200可以包括两个或更多半导体芯片210。包括于半导体封装件200的两个或 更多半导体芯片210可以是同一类别的半导体芯片，也可以是不同类别的半导体 芯片。根据一些实施例，半导体封装件200可以是不同类别的半导体芯片互相电 连接且作为一个系统进行操作的系统级封装件(SIP:system in package)。
重新布线结构体220可以被设置于半导体芯片210的第一表面218上。重新 布线结构体220可以包括绝缘图案230、布线图案240，及外部焊盘250。
绝缘图案230可以被设置于半导体芯片210的第一表面218上。绝缘图案可 以具有多个绝缘膜堆叠的结构，例如，绝缘图案230可以包括在半导体芯片210 的第一表面218上依次堆叠的第一绝缘图案231及第二绝缘图案233。
例如，第一绝缘图案231及第二绝缘图案233可以分别由绝缘性聚合物、环 氧树脂(epoxy)、氧化硅膜、氮化硅膜、绝缘性聚合物，或其组合制成。
布线图案240可以被设置在绝缘图案230内且电连接半导体芯片210的芯片 焊盘211与外部焊盘250。更具体地，布线图案240的一部分可以通过第一绝缘图 案231的开口部连接到半导体芯片210的芯片焊盘211，布线图案240的另一部分 可以沿着第一绝缘图案231的表面延长。例如，布线图案240可以由钨(W)、铜(Cu)、 锆(Zr)、钛(Ti)、钽(Ta)、铝(Al)、钌(Ru)、钯(Pd)、铂(Pt)、钴(Co)、镍(Ni),或其组 合制成。
虽然图中显示布线图案240具有单层结构，但是，布线图案240可以具有多 个布线层沿垂直方向堆叠的多层结构。
外部焊盘(external pad)150可以被设置于第二绝缘图案233上且用作设置外部连接端子260的焊盘。外部焊盘250可以通过第二绝缘图案233的开口部连接至 布线图案240，且可以通过布线图案140电连接至半导体芯片210的芯片焊盘211。
外部焊盘250可以被形成为比布线图案240厚。例如，与布线图案240被形 成为具有大约3μm至8μm之间的厚度相比，外部焊盘250可以被形成为具有10 μm以上的厚度。所述外部焊盘250的厚度可以是将后述的上部金属层253的厚 度与下部金属层251的厚度之和。根据一些实施例，所述外部焊盘250的厚度T2 与所述布线图案240的厚度T1的比例(即，T2/T1)可以为约1.25至约40、约2 至约35，或约5至约20。如果所述外部焊盘250的厚度对所述布线图案240的厚 度的比例太小，则由于金属间化合物的成长不足而存在粘结力方面的问题，如果 所述比例太大，则所制造的半导体装置的厚度可能过大。
对垂直于半导体芯片210的第一表面218的第二方向(例如，Z方向)，外部 焊盘250的高度250h可以表示以第二绝缘图案233的上表面为准的外部焊盘250 的沿着所述第二方向的厚度。根据示例性实施例，外部焊盘250的高度250h可以 为约10μm至约120μm之间。根据一些实施例，外部焊盘250的高度250h可以 为约20μm至约50μm之间，或约30μm。
外部焊盘250可以包括下部金属层251和下部金属层251上的上部金属层253。
下部金属层251可以被形成于通过第二绝缘图案233的开口部露出的布线图 案240上且沿着第二绝缘图案233的表面延长。下部金属层251例如可以是用于 形成上部金属层153的种子层或粘结层。例如，下部金属层251可以包括钛(Ti)、 铜(Cu)、铬(Cr)、钨(W)、镍(Ni)、铝(Al)、钯(Pd)、金(Au)，或其组合。
根据示例性的实施例，虽然下部金属层251可以是一个金属层，但也可以具 有包括多个金属层的多层结构。例如，下部金属层251可以包括在第二绝缘图案 233和布线图案240上依次堆叠的第一亚金属层和第二亚金属层。所述第一亚金属 层可以包括具有与第二绝缘图案233的优异粘结特性的金属材料。例如，第一亚 金属层可以包括钛(Ti)。所述第二亚金属层可以用作用于形成上部金属层253的种 子层。例如，所述第二亚金属层可以包括铜(Cu)。
上部金属层253可以被设置于下部金属层251上。例如可以通过使用下部金 属层251作为种子的镀金方法形成上部金属层253。上部金属层253可以具有竖起 于绝缘图案230上的柱子(pillar)形状且具有中心部凹陷的结构。上部金属层253 可以具有垂直于半导体芯片210的第一表面218的侧壁2531。根据示例性实施例， 上部金属层253可以包括铜(Cu)或铜的合金，但本发明的技术构思不限于此。
根据一些实施例，所述上部金属层253可以具有约10μm至约100μm、约 15μm至约80μm,或者，约20μm至约60μm的厚度。
根据一些实施例，所述下部金属层251可以具有约1μm至约20μm、约3μ m至约15μm，或者，约4μm至约10μm的厚度。
根据示例性的实施例，下部金属层251可以具有与上部金属层253的侧壁2531 相比位于内侧的侧方向轮廓。换言之，与所述上部金属层253的侧壁2531相比， 所述下部金属层251的侧壁2511可能向所述下部金属层251的中心缩回。换言之， 所述上部金属层253可以包括对下部金属层251沿着侧方向凸出的凸出部2533。
根据一些实施例，所述下部金属层251的侧壁2511可以具有朝着所述下部金 属层251的中心凹陷的轮廓。根据一些实施例，所述下部金属层251的侧壁2511 可以具有朝着所述下部金属层251的中心凹陷的轮廓。例如，所述凹陷的轮廓实 质上可以是圆弧、抛物线，椭圆弧等。根据一些实施例，所述下部金属层251的 侧壁2511可以具有沿着垂直方向(Z方向)实质上为直线的轮廓。
所述下部金属层251的侧壁2511可以位于所述第二绝缘图案233的表面上。 换言之，所述下部金属层251的中心部接触所述布线图案240，而所述下部金属层 251的边缘可以延长到所述第二绝缘图案233的上部。
关于与半导体芯片210的第一表面218平行的第一方向(例如，X方向或Y 方向)，所述下部金属层251的侧壁2511可以与所述上部金属层253的侧壁2531 相比向所述上下部金属层251的中心朝内侧缩回第一宽度。所述第一宽度例如可 以为约0.1μm至约50μm、约8μm至约30μm，或约10μm至约25μm。然而， 本发明不限于此。
外部连接端子260可以被设置于外部焊盘250上。外部连接端子260可以是 用于将半导体封装件200安装于外部的基板上的芯片-基板连接端子。根据示例性 的实施例，外部连接端子260可以具有矩形形状。例如，外部连接端子260可以 包括锡(Sn)、银(Ag)、铟(In)、铋(Bi)、锑(Sb)、铜(Cu)、锌(Zn)、铅(Pb)，及/或其 合金。
根据示例性的实施例，外部连接端子260可以遮盖外部焊盘250。例如，外部 连接端子260可以遮盖上部金属层253的上部表面和上部金属层253的侧壁2531。 并且，外部连接端子260可以遮盖外部焊盘250附近的第二绝缘图案233的表面 的一部分。外部连接端子260可以与第二绝缘图案233的表面形成面接触(surface contact)。
根据示例性的实施例，关于与半导体芯片210的所述第一表面218的平行的 第一方向(例如，X方向或Y方向),当将与下部金属层251的侧壁2511和上部 金属层253的侧壁2531沿着所述第一方向重叠的外部连接端子260的一部分定义 为外部连接端子260的第一部分269时，以上部金属层253的侧壁2531为准的外 部连接端子260的第一部分269的沿着所述第一方向的最小厚度269t可以为5μm 至50μm之间，或者可以为10μm至30μm之间。
换言之，上部金属层253的侧壁与外部连接端子260的第一部分269的外周 面之间的沿着所述第一方向的最小距离可以为5μm至50μm之间，或者可以为 10μm至30μm之间。
所述外部连接端子260可以包括延长到所述凸出部2533的下部的延长部 260e。所述延长部260e可以是所述第一部分269的一部分。所述延长部260e的上 部可以接触所述上部金属层253的下部表面，所述延长部260e的下部可以接触所 述第二绝缘图案233的上部表面。进而，所述延长部260e可以接触所述下部金属 层251的侧壁2511的至少一部分。根据一些实施例，所述延长部260e可以延长 到所述侧壁2511的凹陷的凹陷部内部。
所述延长部260e可以以所述上部金属层253的侧壁2531为准向所述下部金 属层251的水平方向的中心延长约5μm至约50μm、约8μm至约30μm、或者 约10μm至约25μm。
根据本发明的示例性实施例，外部连接端子260可以完全遮盖外部焊盘250 以防止外部焊盘250外露，且可以防止由于外部焊盘250外露而引起的外部焊盘 250的损伤。进而，外部连接端子260延长到所述外部焊盘250的上部金属层253 的下部以使外部连接端子260与外部焊盘250之间的接触面积扩张，从而可以提 高半导体封装件200的可靠性。
根据示例性的实施例，外部连接端子260的水平宽度294可以大于外部连接 端子260的高度295。在此，外部连接端子260的水平宽度294可以表示与半导体 芯片210的第一表面218平行的第二方向(例如，X方向或Y方向)的外部连接 端子260的宽度的最大值，或者可以表示关于沿着所述第二方向穿过外部连接端 子260的中心260M的任意的直线，所述任意的直线和所述外部连接端子260的外 部表面相交的两个点之间的距离。并且，外部连接端子260的高度295可以为以 绝缘图案230的上表面为准沿着所述第一方向(例如，Z方向)的外部连接端子 260的高度。根据示例性实施例，外部连接端子260的水平宽度294可以为外部连 接端子260的高度295的1.2倍至1.4倍之间。例如，外部连接端子260的水平宽 度294可以为210μm至250μm之间。例如，外部连接端子260的高度295可以 为165μm至200μm之间。
根据示例性的实施例，外部焊盘250的厚度250h可以为外部连接端子260的 高度295的0.09倍至0.5倍之间。在外部焊盘250的厚度250h大于外部连接端子 260的高度295的0.5倍的情况下，外部焊盘250的侧壁不会被外部连接端子260 遮盖，或者，外部焊盘250的侧壁上的外部连接端子260的厚度可以形成为具有 过薄的厚度。并且，在外部焊盘250的厚度250h小于外部连接端子260的高度295 的0.09倍的情况下，与外部焊盘的大小相比，外部连接端子260被形成为具有大 于所需的大小的大小。因此，由于外部连接端子260的高度295过高而半导体封 装件200与外部装置之间的粘结可靠性可能降低，且在相邻的外部连接端子260 之间可能发生短路。
根据示例性的实施例，外部焊盘250的宽度296可以为外部连接端子260的 水平宽度294的0.6倍至0.9倍之间。在外部焊盘250的宽度296大于外部连接端 子260的水平宽度294的0.9倍的情况下，外部焊盘250的侧壁不会被外部连接端 子260遮盖，或者，有可能外部焊盘250的侧壁上的外部连接端子260被形成为 具有过薄的厚度。并且，在外部焊盘250的宽度296小于外部连接端子260的水 平宽度294的0.6倍的情况下，与外部焊盘250的大小相比，外部连接端子260被 形成为具有大于所需的大小的大小。因此，由于外部连接端子260的高度295过 高而半导体封装件200与外部装置之间的粘结可靠性可能降低，并且在相邻的外 部连接端子260之间可能发生短路。
关于与半导体芯片210的第一表面218平行且沿着所述第二方向(例如，X 方向或Y方向)的宽度最大的外部连接端子260的一个剖面，当将所述外部连接 端子260的一个剖面的中心定义为外部连接端子260的中心260M时，外部连接端 子260的中心260M可以低于通常的封装件的外部连接端子的中心。外部连接端子 260的中心260M越低，在外部焊盘250的侧壁上2531的外部连接端子260可以 形成为越厚。例如，当将外部连接端子260的中心260M与绝缘图案230的上表面 之间的沿着所述第一方向(例如，Z方向)的距离定义为外部连接端子260的中心 260M的高度290时，外部连接端子260的中心260M的高度290可以等于或小于 外部连接端子260的高度295的0.4倍、0.35倍，或0.3倍。在外部连接端子260 的中心260M的高度290大于外部连接端子260的高度295的0.4倍的情况下，外 部焊盘250的侧壁不会被外部连接端子260遮盖，或者，有可能外部焊盘250的 侧壁上的外部连接端子260被形成为具有过薄的厚度。并且，根据示例性的实施 例，外部连接端子260的中心260M的高度290可以等于或大于外部连接端子260 的高度295的0.1倍、0.15倍，或0.2倍。在外部连接端子260的中心260M的高 度290小于外部连接端子260的高度295的0.1倍的情况下，外部连接端子260的 高度可能过低。
所述外部连接端子260的中心260M的高度290可以根据外部焊盘250的厚度 250h、外部焊盘250的宽度296，及/或外部连接端子260的水平宽度294被调节。
外部连接端子260的中心260M可以与外部焊盘250沿所述第一方向(例如， Z方向)间隔开且邻接外部焊盘250。外部连接端子260的中心260M越邻接外部 焊盘250，遮盖外部焊盘250的侧壁2531的外部连接端子260的厚度可以越厚。 例如，外部连接端子260的中心260M与外部焊盘250之间的沿着第一方向的最短 距离292可以为外部焊盘250的厚度250h的0.5倍至6倍之间。例如，外部连接 端子260的中心260M与外部焊盘250之间的沿着第一方向的最短距离292可以为 10μm至60μm之间。
根据示例性的实施例，关于所述第一方向，外部连接端子260的中心260M与 外部焊盘250之间的沿着第一方向的最短距离292可以等于或小于外部焊盘250 的沿着所述第一方向的厚度250h。
图13A至图13K为依次示出根据本发明一实施例的图11中的半导体封装件 200的制造方法的剖面图。
参照图13A,在半导体芯片210的第一表面218上形成第一绝缘图案231。例 如，为了形成第一绝缘图案231，可以形成遮盖半导体芯片210的第一表面218的 第一绝缘膜，并除去所述第一绝缘膜的一部分以露出半导体芯片210的芯片焊盘 211。
根据一些实施例，在形成所述第一绝缘膜231之前，可以形成露出所述芯片 焊盘211的钝化膜213。可以通过利用钝化材料膜覆盖所述第一表面218的整个表 面后执行图案化以露出所述芯片焊盘211，从而形成所述钝化膜213。所述钝化材 料膜例如可以是硅氮化物、硅氧氮化物，及硅氧化物等，并且可以通过物理气象 沉积(PVD:physical vapordeposition)，化学气象沉积(CVD:chemical vapor deposition)等形成。
在形成第一绝缘图案231后，在第一绝缘图案231上形成布线图案240。布线 图案240可以被形成于第一绝缘图案231及通过第一绝缘图案231露出的半导体 芯片210的芯片焊盘211上。例如，可以通过种子膜形成工艺、掩模工艺，及镀 金工艺形成布线图案240。
在形成布线图案240后，在第一绝缘图案231上形成第二绝缘图案233。第二 绝缘图案233可以包括用于露出布线图案240的一部分的开口部233H。例如，为 了形成第一绝缘图案231，可以形成遮盖第一绝缘图案231及布线图案240的第二 绝缘膜，且除去所述第二绝缘膜的一部分以形成露出布线图案240的一部分的开 口部233H。
参照图13B，形成下部金属层251m，所述下部金属层251m遮盖第二绝缘图 案233及通过第二绝缘图案233的开口部233H露出的布线图案240。例如，可以 通过溅镀(sputtering)工艺形成下部金属层251m。下部金属层251m例如可以包括 钛(Ti)、铜(Cu)、铬(Cr)、钨(W)、镍(Ni)、铝(Al)、钯(Pd)、金(Au),或其组合。
参照图13C，在形成下部金属层251m后，在下部金属层251m上形成第一掩 模图案231。第一掩模图案281可以包括露出下部金属层251m的一部分的开口部 281H。例如，第一掩模图案281可以在下部金属层251m上形成感光性材料膜， 并通过对所述感光性材料膜的曝光和显像工艺在所述感光性材料膜中构成图案。
参照图13D，在形成第一掩模图案281后，在第一掩模图案281的开口部281H 内形成上部金属层253。可以通过使用下部金属层251m作为种子的镀金工艺来形 成上部金属层253。根据一些实施例，所述镀金工艺可以是电解镀金工艺。
参照图13E，在形成上部金属层253后，除去下部金属层251m上的第一掩模 图案281(参照图13D)。例如，可以通过剥离(strip)工艺除去第二掩模图案281(参 照图13D)。
参照图13F，在除去第一掩模图案281(参照图13D)后，在下部金属层251m 上形成第二掩模图案283。第二掩模图案283可以包括露出上部金属层253的开口 部283H。例如，第二掩模图案283可以在下部金属层251m上形成感光性材料膜， 并通过对所述感光性材料膜的曝光及显像工艺在所述感光性材料膜中构成图案。
根据示例性的实施例，第二掩模图案283的开口部283H可以被形成为具有大 于上部金属层253的幅的幅。可以通过第二掩模图案283的开口部283H露出上部 金属层253的上表面和侧壁2531，且可以露出上部金属层253的侧壁2531附近的 下部金属层251m的一部分。
通过第二掩模图案283的开口部283H形成的第二掩模图案283的内壁可以与 上部金属层253的侧壁2531以一定距离隔开。根据示例性的实施例，对与半导体 芯片210的第一表面218平行的第一方向(例如，X方向或Y方向)，上部金属 层253的侧壁2531与第二掩模图案283的所述内壁之间的隔开距离283t可以为 5um至50um之间，或者可以为10um至30um之间。
参照图13G，在形成第二掩模图案283后，在第二掩模图案283的开口部283H 内形成遮盖外部焊盘250的预备外部连接端子层261。例如，预备外部连接端子层 261可以遮盖上部金属层253的上表面、上部金属层253的侧壁2531、及露出于 上部金属层253的侧壁2531与第二掩模图案283的内壁之间的下部金属层251m。 例如，可以通过镀金工艺形成预备外部连接端子层261。
例如，预备外部连接端子层261可以包括锡(Sn)、银(Ag)、铟(In)、铋(Bi)、锑(Sb)、铜(Cu)、金(Au)、锌(Zn)、铅(Pb)，及/或其合金。根据示例性的实施例，预 备外部连接端子层261可以由通过后续工艺设置于预备外部连接端子层261上的 焊锡球263(参照图13J)相同的材料组成。根据一些实施例，所述预备外部连接 端子层261可以诸如金(Au)层的单一金属层。根据一些实施例，所述预备外部连接 端子层261可以为堆叠单一金属层的叠层体。
根据示例性的实施例，预备外部连接端子层261可以被形成为填充上部金属 层253的侧壁2531与第二掩模283的内壁之间的空间。从而，遮盖上部金属层253 的侧壁2531的预备外部连接端子层261的沿着第一方向(例如，X方向或Y方向) 的厚度可以对应于上部金属层253的侧壁2531与第二掩模图案283的所述内壁之 间的隔开距离283t(参照图13F)。例如，遮盖上部金属层253的侧壁2531的预 备外部连接端子层261的沿着所述第一方向的厚度可以为5μm至50μm之间， 或者可以为10μm至30μm之间。
参照图13H,在形成预备外部连接端子层261后，除去第二掩模图案283(参照 图13G)。例如，可以通过剥离工艺除去第二掩模283(图13G)。
参照图13I，在除去第二掩模图案283(图13G)后，除去因第二掩模图案283 (图13G)而被露出的下部金属层251m(图13G)的一部分。就是说，被预备外 部连接端子层261及上部金属层253遮盖的下部金属层251m(图13G)的第一部 分残留，由于第二掩模图案283(图13G)被除去而露出的下部金属层251m(图 13G)的第二部分可以被除去。例如，可以通过蚀刻工艺除去下部金属层251m(图 13G)所述第二部分。
可以通过各向同性蚀刻除去所述下部金属层251m(图13G)的第二部分。在 所述下部金属层251m(图13G)中，不但可以除去位于第二掩模图案283(图13G) 的下部的部分(即第二部分)，也可以除去被预备外部连接端子层261和上部金属 层253遮盖的下部金属层的部分(即第一部分)的边缘的一部分。通过如上所述 除去第一部分的边缘的一部分，下部金属层251的侧壁可以具有与上部金属层253 的侧壁2531相比位于内侧的侧方向轮廓。换言之，所述下部金属层251的侧壁 2511(参照图12)可能与所述上部金属层253的侧壁2531相比向所述外部金属层 251的中心往内侧缩回。
图14为放大图13I中的用“14”表示的部分的部分放大图。
参照图14，所述下部金属层251的侧壁2511可以具有凹陷的曲面。具体地， 所述侧壁2511可以具有面向所述下部金属层251的中心的凹陷的轮廓。根据一些 实施例，在所述侧壁2511中，接触上部金属层253的部分的先端部分2511a可以 与接触所述第二绝缘图案233接触的部分的先端部分2511b相比向所述下部金属 层251的中心更加缩回。
所述下部金属层251的侧壁2511与所述上部金属层253的侧壁2531相比向 所述下部金属层251的中心向内侧缩回第一宽度251W。在此，所述第一宽度251W 可以以在所述下部金属层251的侧壁2511的轮廓中从所述上部金属层253的侧壁 2531缩回地最多的点为准。
根据一些实施例，所述第一宽度251W可以为约5μm至约50μm、约8μm 至约30μm，或约10μm至约25μm。然而，本发明不限于此。
参照图13J，在预备外部连接端子层261上涂布溶剂180，且在涂布溶剂280 的预备外部连接端子层261上设置焊锡球263。焊锡球263可以具有矩形形状。
参照图13K，在预备外部连接端子层261(图13J)上设置焊锡球263(图13J) 后，进行回流焊接工艺来形成外部连接端子260。在高温，例如约200℃至约280 ℃的温度下可以进行几十秒至几分钟的所述回流焊接工艺。在回流焊接工艺中， 焊锡球263(图13J)和预备外部连接端子261(图13J)在高温被熔融后硬化，由 此可以形成焊锡球263(图13J)与预备外部连接端子261(图13J)成为一体的外 部连接端子260。
由于在事前形成预备外部连接端子261(图13J)的状态下执行回流焊接工艺， 由预备外部连接端子261(图13J)的外部连接端子260可以遮盖上部金属层253 的侧壁2531。在这种情况下，在上部金属层253的侧壁2531上，外部连接端子 260的沿着第一方向(例如，X方向或Y方向)的厚度可以等于或大于预备外部连 接端子261(图13J)的沿着所述第一方向的厚度。例如，在上部金属层253的侧 壁2531上，外部连接端子260的沿着所述第一方向的最小厚度可以为5μm至50 μm之间，或者可以为10μm至30μm之间。
并且，在所述预备外部连接端子261(图13J)的组成与焊锡球263(图13J) 相同的情况下，可以生成不能识别所述预备外部连接端子261(图13J)与焊锡球 之间的界线且大致均匀的外部连接端子260。根据一些实施例，在预备外部连接端 子261(图13J)的厚度充分薄的情况下，在回流焊接的同时，构成预备外部连接 端子的成分迅速地扩散到焊锡球内部，从而可以生成不能识别所述预备外部连接 端子261(图13J)与焊锡球之间的界线且大致均匀的外部连接端子260。
根据一些实施例，在所述预备外部连接端子261(图13J)包括如金(Au)层的 单一金属层的情况下，通过所述回流焊接，所述预备外部连接端子261(图13J) 可以与上部金属层253及/或焊锡球263(图13J)的特定组分形成金属间化合物 (IMC:intermetalliccompound)。在这种情况下，所述IMC可以位于外部连接端子 260与外部焊盘250之间。
根据一些实施例，通过回流焊接生成的所述IMC可以填埋外部焊盘250上的 一部分凹凸或所有凹凸。
以后，可以将在晶圆级制备的半导体封装件沿着划线通道切断以将所述半导 体封装件切割为如图11所示的单个半导体封装件200。
根据一些实施例，在图13G所示的步骤中，可以省略预备外部连接端子层261 的形成。在这种情况下，图13F至图13H中的步骤可以被省略。换言之，在不形 成第二掩模图案283(图13G)的情况下，在图13E所示的步骤以后可直接除去下 部金属层251m(图13G)的露出部分。
根据本发明的示例性实施例，外部连接端子260可以完全遮盖外部焊盘250。 尤其是，在将外部焊盘250有厚度地形成为具有10μm以上的厚度250h(参照图12)的情况下，频繁地发生在回流焊接工艺以后外部焊盘250的边缘仍外露且下 部金属层251与上部金属层253的粘着性不良的问题。然而，根据本发明的示例 性实施例，在事前形成遮盖外部焊盘250的预备外部连接端子261(图13J)后执 行回流焊接工艺，从而可以将外部连接端子260形成为完全遮盖外部焊盘250且 延长到上部金属层253的下部并接触下部金属层251。外部焊盘250因外部连接端 子260与外部隔离，从而可以防止外部焊盘250的损伤。
图15A至图15D为依序示出根据本发明另一实施例的图11所示的半导体封装 件200的制造方法的剖面图。
本实施例的制造方法在图15A至图15D的步骤与参照图13A至图13K描述的 实施例的制造方法相同。于是，主要描述有区别的制造步骤。
图15A中所示的步骤为图13A至图13D的步骤的后续步骤。参照图15A，在 形成上部金属层253后，除去下部金属层251m上的第一掩模图案281(参照图 13D)。例如，可以通过剥离(strip)工艺除去第一掩模图案281(参照图13D)。
接着，除去通过去除第一掩模图案281(参照图13D)而露出的下部金属层251m (参照图13D)的一部分。换言之，被上部金属层253遮盖的下部金属层251m(参 照图13D)的第一部分可以残留，由于除去第一掩模图案281(参照图13D)而被 露出的下部金属层251m(参照图13D)的第二部分可以被除去。例如，可以通过 蚀刻工艺除去下部金属层251m(参照图13D)的所述第二部分。
可以通过各向同性蚀刻除去所述下部金属层251m(参照图13D)的第二部分。 在所述下部金属层251m(参照图13D)中，不但可以除去位于第一掩模图案281 (参照图13D)的下部的部分(即第二部分)，还可以除去被上部金属层253遮 盖的下部金属层的部分(即第一部分)的边缘的一部分。通过如上所述除去第一 部分的边缘的一部分，下部金属层251的侧可以具有与上部金属层253的侧壁2531 相比位于内侧的侧方向轮廓。换言之，所述下部金属层251的侧壁2511(参照图12) 可能与所述上部金属层253的侧壁2531相比向所述外部金属层251的中心朝内侧 缩回。
参照图15B，在除去第一掩模图案281(图13D)后，在第二绝缘图案233上 形成第二掩模图案283。第二掩模图案283可以包括露出上部金属层253的开口部 283H。例如，第二掩模图案283可以在第二绝缘图案233及上部金属层253上形 成感光性材料膜，可以通过对所述感光性材料膜的曝光与显像工艺，来对所述感 光性材料膜进行图案化。
根据示例性的实施例，第二掩模图案283的开口部283H可以被形成为具有大 于上部金属层253的宽度的宽度。可以通过第二掩模图案283的开口部283H露出 上部金属层253的上表面和侧壁2531，并且可以露出上部金属层253的侧壁2531 附近的第二绝缘图案233的一部分。
通过第二掩模图案283的开口部283H形成的第二掩模图案283的内壁可以与 上部金属层253的侧壁2531间隔开一定距离。根据示例性的实施例，关于与半导 体芯片210的第一表面218平行的第一方向(例如，X方向或Y方向)，上部金 属层253的侧壁2531与第二掩模图案283的所述内壁之间的隔开距离283t可以为 5μm至50μm之间，或者可以为10μm至30μm之间。
参照图15C，在形成第二掩模图案283后，在第二掩模图案283的开口部283H 内形成遮盖外部焊盘250的预备外部连接端子层261。例如，预备外部连接端子层 261可以遮盖上部金属层253的上表面、上部金属层253的侧壁，及露出于上部金 属层253的侧壁2531与第二掩模图案283的内壁之间的第二绝缘图案233。例如， 可以通过镀金工艺形成预备外部连接端子层261。
例如，预备外部连接端子层261可以包括锡(Sn)、银(Ag)、铟(In)、铋(Bi)、锑(Sb)、铜(Cu)、锌(Zn)、铅(Pb),及/或其合金。根据示例性的实施例，预备外部连 接端子层261可以由通过后续工艺设置于预备外部连接端子层261上的焊锡球263 (参照图13J)相同的材料组成。
根据示例性的实施例，预备外部连接端子层261可以被形成为填充上部金属 层253的侧壁2531与第二掩模图案283的内壁之间的空间。从而，遮盖上部金属 层253的侧壁2531的预备外部连接端子层261的沿着第一方向(例如，X方向或 Y方向)的厚度可以对应于上部金属层253的侧壁2531与第二掩模图案283的所 述内壁之间的间隔距离283t(参照图13F)。例如，遮盖上部金属层253的侧壁 2531的预备外部连接端子层261的沿着所述第一方向的厚度可以为5μm至50μ m之间，或者可以为10μm至30μm之间。
参照图15D，在形成预备外部连接端子层261后除去第二掩模图案283(参照 图15C)。例如可以通过剥离工艺除去第二掩模图案283(参照图15C)。
图16为放大图15D中的用“XVI”表示的部分的部分放大图。
参照图16，所述下部金属层251的侧壁2511可以具有凹陷的曲面。具体地， 所述侧壁2511可以具有朝向所述下部金属层251的中心凹陷的轮廓。参照图14 详细描述了所述侧壁2511的形状与构成，故在此省略具体说明。
所述预备外部连接端子层261可以包括延长到凸出部2533的下部的延长部 261e。所述延长部261e的上部可以接触所述上部金属层253的下部表面，所述延 长部261e的下部可以接触所述第二绝缘图案233的上部表面。进而，所述延长部 261e可以接触所述下部金属层251的侧壁2511的至少一部分。
然后，可以根据参照图13J及图13K描述的步骤制造半导体封装件200。
图17为根据本发明的示例性实施例的半导体封装件200a的剖面图。除了还 包括扩散阻挡层270之外，图17所示的半导体封装件200a可以具有与图11及图 12所示的半导体封装件200大致相同的构成。关于图17，省略或简略地描述与图 11及图12的描述重复的描述。
参照图17，半导体封装件200a可以包括半导体芯片210、所述半导体芯片210 上的重新布线结构体220、外部连接端子260，及扩散阻挡层270。
扩散阻挡层270可以位于外部连接端子260与外部焊盘250之间。扩散阻挡 层270例如可以遮盖上部金属层253的上表面及上部金属层253的侧壁2531。并 且，扩散阻挡层270的下部表面可以位于与所述上部金属层253的下部表面相同 的平面。换言之，扩散阻挡层270的下部表面可以位于与所述下部金属层251的 上部表面相同的平面。
例如，扩散阻挡层270可以包括镍(Ni)、钴(Co)、铜(Cu)，或其组合。
根据示例性的实施例，扩散阻挡层270可以包括与外部连接端子260不同的 材料，也可以包括与外部焊盘250不同的材料。例如，在外部焊盘250的上部金 属层253包括铜(Cu)且外部连接端子260包括锡(Sn)和银(Ag)的情况下，扩散阻挡 层270可以包括镍(Ni)或者镍合金。
扩散阻挡层20可以位于外部连接端子260与外部焊盘250之间以防止由于外 部连接端子260与外部焊盘250之间的反应而产生过多的金属化合物。
进而，扩散阻挡层270可以遮盖外部焊盘250，从而防止外部焊盘250外露， 且可以通过防止由于外部焊盘250外露而引起的外部焊盘250的损伤来提高半导 体封装件200a的可靠性。
图18A至图18C为依序示出图17所示的半导体封装件200a的制造方法的剖 面图。
参照图18A,制备对应于图13F的产物的结构体，且在第二掩模图案283的开 口部283H内形成遮盖外部焊盘250的扩散阻挡层270。扩散阻挡层270可以遮盖 上部金属层253的上表面、上部金属层253的侧壁2531，及露出于上部金属层253 的侧壁2531与第二掩模图案283的内壁之间的下部金属层251m。例如，可以通 过镀金工艺形成扩散阻挡层270。
根据示例性实施例，扩散阻挡层270可以被形成为填充上部金属层253的侧 壁2531与第二掩模图案283的内壁之间的空间。从而，遮盖上部金属层253的侧 壁2531的扩散阻挡层270的沿着第一方向(例如，X方向或Y方向)的厚度可以 对应于上部金属层253的侧壁2531与第二掩模图案283的所述内壁之间的间隔距 离。例如，遮盖上部金属层253的侧壁2531的扩散阻挡层270的沿着所述第一方 向的厚度可以为5μm至50μm之间，或者可以为10μm至30μm之间。
参照图18B，在形成扩散阻挡层270后，除去第二掩模图案283(参照图18A)。 例如，可以通过剥离工艺除去第二掩模图案283(参照图18A)。
在除去第二掩模图案283(参照图18A)后，除去通过除去第二掩模图案283(参 照图18A)而被露出的下部金属层251m(参照图18A)的一部分。换言之，被扩散 阻挡层270和上部金属层253遮盖的下部金属层251m(参照图18A)的第一部分 可以残留，由于除去第二掩模图案283(参照图18A)而露出的下部金属层251m (参照图18A)的第二部分可以被除去。例如，可以通过蚀刻工艺除去下部金属 层251m(图18A)的所述第二部分。
参照图13I等描述了下部金属层251的形成，故在此省略详细说明。
参照图18C，在扩散阻挡层270上形成外部连接端子260。为了形成外部连接 端子，类似于参照图13J和图13K描述的内容，可以进行回流焊接工艺，其在扩 散阻挡层270上涂敷助溶剂280(参照图13J)、在涂敷所述助溶剂的扩散阻挡层 270上设置焊锡球263(参照图13J)，并对所述焊锡球263进行熔融和硬化。
以后，可以将在晶圆级制备的半导体封装件沿着划线通道切断以将所述半导 体封装件切割为如图17所示的单个半导体封装件200a。
根据本发明的示例性实施例，即使在通过回流焊接工艺形成的外部连接端子 260被形成为不遮盖外部焊盘250的上部金属层253的侧壁2531的情况下，由于 在形成遮盖外部焊盘250的扩散阻挡层270的状态下执行回流焊接工艺，因此， 外部焊盘250也可以被扩散阻挡层270完全遮盖。
图19为根据本发明的示例性实施例的半导体封装件200b的剖面图。图20为 将图19中的用“XX”表示的区域放大显示的剖面图。
参照图19和图20,除了在外部连接端子260与外部焊盘250之间进一步形成 金属间化合物区域255以外，半导体封装件200b与参照图11和图12描述的半导 体封装件相同。因此，以下将着重描述半导体封装件200b的上述区别。
如图19所示，在通过回流焊接形成所述外部连接端子260后，可以在所述外 部连接端子260与外部焊盘250之间形成金属间化合物区域255。所述金属间化合 物区域255包括构成所述外部焊盘250的一个或更多金属元素与构成所述外部连 接端子260的一个或更多金属元素按照预定的化学计量比形成化合物的合金。
根据一些实施例，包括所述金属间化合物区域255中的金属间化合物的组成 可以根据位置变化。参照图20，所述金属间化合物区域255邻接下部金属层251 并具有第一金属间化合物区域255L，且与所述下部金属层251间隔开并具有第二 金属间化合物区域255H。
根据一些实施例，与所述第二金属间化合物255H相比，所述第一金属间化合 物255L的包括构成下部金属层251的金属元素的金属间化合物的浓度可能会相对 更高。根据一些实施例，在所述第一金属间化合物区域255L的金属间化合物中， 与构成所述下部金属层251的金属元素的浓度相比，构成外部连接端子260的金 属元素的浓度会更高。根据一些实施例，在所述第二金属间化合物区域255H的金 属间化合物中，与构成所述下部金属层251的金属元素的浓度相比，构成上部金 属层253和外部连接端子260的金属元素的浓度会更高。
如上所述的金属间化合物区域255是例如可以通过如图13K所示的回流焊接 工艺形成的。换言之，如图13J所示，在涂敷助溶剂280的预备外部连接端子层 261上设置焊锡球263后，如图13K所示执行回流焊接工艺，由此可以在外部连 接端子260与外部焊盘250之间形成金属间化合物区域255。
根据本发明的示例性实施例，在形成润湿性(wetting)优异的覆盖层的状态下执行回流焊接工艺。因此，在外部焊盘的侧壁上遮盖金属间化合物的外部连接端子 可以被形成为具有较厚的厚度。可以通过遮盖外部焊盘的侧壁的外部连接端子减 轻外部冲击，因此，可以防止在外部焊盘附近产生裂纹，作为结果，可以提高半 导体封装件与外部装置之间的粘结可靠性。
如上所述，在附图与说明书中公开了示例性的实施例。虽然在本说明书中使 用特定术语描述了实施例，这仅是为了说明本公开的技术思想的目的而不是为了 限制含义或限制记载于权利要求书中的本公开的范围。于是，本领域的普通技术 人员应理解可以根据本说明书实现各种变形及等同的其他实施例。因此，本公开 的真正技术保护范围应取决于所附的权利要求书的技术思想。
[符号说明]
100：半导体封装件 110：半导体芯片
120:重新布线结构体 130：绝缘层
131：第一绝缘层 133：第二绝缘层
140：布线图案 150：外部焊盘
151：下部金属层 153：上部金属层
160：外部连接端子

Claims (20)

1.一种半导体封装件，包括：
半导体芯片，其包括设置在第一表面上的芯片焊盘；
外部焊盘，其与所述半导体芯片的所述芯片焊盘电连接；
外部连接端子，其遮盖所述外部焊盘；以及
中间层，其设置在所述外部焊盘与所述外部连接端子之间且包括第三金属材料，所述第三金属材料不同于包括在所述外部焊盘中的第一金属材料和包括在所述外部连接端子中的第二金属材料。
2.如权利要求1所述的半导体封装件，其特征在于，所述中间层的所述第三金属材料包括金。
所述中间层的所述第三金属材料包括包括金的贵金属，所述中间层通过非电解质方法被形成。
3.如权利要求1所述的半导体封装件，其特征在于，
还包括在所述半导体芯片的第一表面上的绝缘层，
所述外部连接端子遮盖所述外部焊盘的侧壁，且与所述绝缘层的上表面面接触。
4.如权利要求3所述的半导体封装件，其特征在于，
对于与所述半导体芯片的所述第一表面平行的第一方向，
在所述外部焊盘的所述侧壁的最上端与所述外部连接端子的外部表面之间，所述外部连接端子的沿着所述第一方向的厚度为10μm至30μm之间。
5.如权利要求1所述的半导体封装件，其特征在于，
还包括在所述半导体芯片的第一表面上的绝缘层，
对于垂直于所述半导体芯片的所述第一表面的第二方向，以所述绝缘层的上表面为准，所述外部焊盘的沿着所述第二方向的高度为10μm至50μm之间。
6.如权利要求1所述的半导体封装件，其特征在于，
还包括布线图案，其在所述半导体芯片的芯片焊盘与所述外部焊盘之间延长且电连接所述芯片焊盘与所述外部焊盘。
7.如权利要求1所述的半导体封装件，其特征在于，所述半导体芯片包括扇出形状的半导体封装件。
8.一种半导体封装件，包括：半导体芯片，其包括设置在第一表面上的芯片焊盘；
外部焊盘，其与所述半导体的所述芯片焊盘电连接；以及
外部连接端子，其遮盖所述外部焊盘且包括焊锡，
其中，
所述外部连接端子还包括第二金属材料，所述第二金属材料不同于包括在所述焊锡和所述外部焊盘中的第一金属材料。
9.如权利要求8所述的半导体封装件，其特征在于，
所述第二金属材料占所述外部连接端子的整个重量的0.00001wt％至1wt％之间。
10.如权利要求8所述的半导体封装件，其特征在于，所述第二金属材料包括贵金属。
11.如权利要求8所述的半导体封装件，其特征在于，
所述外部连接端子遮盖所述外部焊盘的侧壁，
对于与所述半导体芯片的所述第一表面平行的第一方向，在所述外部焊盘的侧壁的最上端与所述外部连接端子的外部表面之间，所述外部连接端子的沿着所述第一方向的厚度为10μm至30μm之间。
12.一种半导体封装件，包括：
基板，其包括设置在第一表面上的导电性焊盘；
绝缘图案，其露出所述导电性焊盘的至少一部分且设置在所述第一表面上；
下部金属层，其连接到所述导电性焊盘；
上部金属层，其设置在所述下部金属层上；以及
外部连接端子，其遮盖所述上部金属层的整个上部表面及整个侧壁表面，
其中，
所述下部金属层的侧方向轮郭与所述上部金属层的所述侧壁面相比位于内侧。
13.如权利要求12所述的半导体封装件，其特征在于，
所述下部金属层的所述侧方向轮廓包括凹陷的曲面，
所述上部金属层包括相对于所述下部金属层沿侧方向凸出的凸出部，
所述外部连接端子包括延长到所述上部金属层的所述凸出部的下部的延长部。
14.如权利要求13所述的半导体封装件，其特征在于，
所述外部连接端子接触所述上部金属层的下部表面。
15.如权利要求14所述的半导体封装件，其特征在于，
所述延长部接触所述下部金属层的所述侧表面。
16.如权利要求12所述的半导体封装件，其特征在于，
在所述外部连接端子与所述上部金属层之间还包括金属间化合物。
17.如权利要求12所述的半导体封装件，其特征在于，
所述外部连接端子接触所述上部金属层的侧壁表面和所述侧壁表面附近的所述绝缘图案的上部表面。
18.如权利要求12所述的半导体封装件，其特征在于，
所述基板包括半导体基板，
所述导电性焊盘为与所述半导体基板电连接的芯片焊盘。
19.如权利要求12所述的半导体封装件，其特征在于，
所述下部金属层通过布线图案与所述导电性焊盘电连接，
所述布线图案的厚度为3μm至8μm，
所述布线图案的厚度与所述上部金属层和所述下部金属层的厚度之和的比例为1.25至40。
20.如权利要求12所述的半导体封装件，其特征在于，
沿着垂直于所述第一表面的方向的所述上部金属层的厚度为10μm至100μm。
CN201911338310.3A 2018-12-24 2019-12-23 半导体封装件 Pending CN111354700A (zh)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
KR10-2018-0168468 2018-12-24
KR1020180168468 2018-12-24
KR1020190038610A KR102240409B1 (ko) 2018-12-24 2019-04-02 반도체 패키지 및 그 제조 방법
KR1020190038611A KR102153413B1 (ko) 2018-12-24 2019-04-02 반도체 패키지
KR10-2019-0038611 2019-04-02
KR10-2019-0038610 2019-04-02
KR10-2019-0045644 2019-04-18
KR1020190045644A KR102240408B1 (ko) 2018-12-24 2019-04-18 반도체 패키지
KR1020190068803A KR102317208B1 (ko) 2018-12-24 2019-06-11 반도체 패키지 및 그의 제조 방법
KR10-2019-0068803 2019-06-11

Publications (1)

Publication Number Publication Date
CN111354700A true CN111354700A (zh) 2020-06-30

Family

ID=71097818

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911338310.3A Pending CN111354700A (zh) 2018-12-24 2019-12-23 半导体封装件

Country Status (1)

Country Link
CN (1) CN111354700A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1177371A (ja) * 1997-07-14 1999-03-23 Ibiden Co Ltd 半田材料並びにプリント配線板及びその製造方法
CN1700435A (zh) * 2004-05-20 2005-11-23 恩益禧电子股份有限公司 半导体器件
JP2007059937A (ja) * 2006-10-26 2007-03-08 Fujitsu Ltd 外部接続端子
CN101752334A (zh) * 2008-12-03 2010-06-23 株式会社瑞萨科技 半导体集成电路器件
JP2012114148A (ja) * 2010-11-22 2012-06-14 Fujitsu Semiconductor Ltd 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1177371A (ja) * 1997-07-14 1999-03-23 Ibiden Co Ltd 半田材料並びにプリント配線板及びその製造方法
CN1700435A (zh) * 2004-05-20 2005-11-23 恩益禧电子股份有限公司 半导体器件
JP2007059937A (ja) * 2006-10-26 2007-03-08 Fujitsu Ltd 外部接続端子
CN101752334A (zh) * 2008-12-03 2010-06-23 株式会社瑞萨科技 半导体集成电路器件
JP2012114148A (ja) * 2010-11-22 2012-06-14 Fujitsu Semiconductor Ltd 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US10153240B2 (en) Method of packaging semiconductor devices
US9831202B2 (en) Semiconductor devices with solder-based connection terminals and method of forming the same
US8148822B2 (en) Bonding pad on IC substrate and method for making the same
US8742577B2 (en) Semiconductor package having an anti-contact layer
US8035215B2 (en) Semiconductor device and manufacturing method of the same
US20130256876A1 (en) Semiconductor package
US20070087544A1 (en) Method for forming improved bump structure
TWI788614B (zh) 半導體封裝件
US20230275052A1 (en) Semiconductor devices and semiconductor packages including the same
KR102283061B1 (ko) 반도체 패키지 및 그 제조 방법
US11276632B2 (en) Semiconductor package
CN111354700A (zh) 半导体封装件
KR102446924B1 (ko) 반도체 패키지
US10804218B2 (en) Semiconductor package
US20240162127A1 (en) Semiconductor packages having dummy posts
US20240047324A1 (en) Semiconductor package and method of manufacturing the same
US20240006288A1 (en) Interconnection structure and semiconductor package including the same
KR100597994B1 (ko) 반도체 패키지의 솔더 범프 및 그 제조 방법
CN112885803A (zh) 一种半导体结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination