JP2000216196A - 半田接合方法並びに電子装置及びその製造方法 - Google Patents

半田接合方法並びに電子装置及びその製造方法

Info

Publication number
JP2000216196A
JP2000216196A JP11014554A JP1455499A JP2000216196A JP 2000216196 A JP2000216196 A JP 2000216196A JP 11014554 A JP11014554 A JP 11014554A JP 1455499 A JP1455499 A JP 1455499A JP 2000216196 A JP2000216196 A JP 2000216196A
Authority
JP
Japan
Prior art keywords
electrode
film
solder
electronic device
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11014554A
Other languages
English (en)
Other versions
JP4130508B2 (ja
Inventor
Kozo Shimizu
浩三 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP01455499A priority Critical patent/JP4130508B2/ja
Priority to US09/453,278 priority patent/US6457233B1/en
Publication of JP2000216196A publication Critical patent/JP2000216196A/ja
Priority to US10/216,834 priority patent/US6740823B2/en
Application granted granted Critical
Publication of JP4130508B2 publication Critical patent/JP4130508B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/001—Interlayers, transition pieces for metallurgical bonding of workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01092—Uranium [U]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49174—Assembling terminal to elongated conductor
    • Y10T29/49179—Assembling terminal to elongated conductor by metal fusion bonding

Abstract

(57)【要約】 【課題】 Ｓｎを主成分とした半田材料を用いた場合で
あっても、良好な接合状態を得ることができる半田接合
方法並びに電子装置及びその製造方法を提供する。 【解決手段】 第１の電極３０と、Ｓｎを主成分とする
半田バンプ１８が上面に形成された第２の電極１６とを
半田接合する工程を有する半田接合方法であって、第１
の電極３０及び／又は第２の電極１６は、ＮｉとＰとを
含む合金層、ＮｉとＢとを含む合金層、又はＮｉとＷと
Ｐとを含む合金層より成る金属層１４、２６を有してい
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半田接合方法並び
に電子装置及びその製造方法に係り、特にＳｎを主成分
とする半田材料を用いた半田接合方法並びに電子装置及
びその製造方法に関する。
【０００２】
【従来の技術】近年、半導体装置の高速動作の観点か
ら、配線長を短縮する技術が求められている。そこで注
目されているのが、フリップチップ接合（Flip Chip Bo
nding）技術、即ち、半導体チップ上に形成された半田
バンプを、電極が形成された回路基板上に載置し、熱を
加えることにより半田バンプを溶解して接続する技術で
ある。
【０００３】従来のフリップチップ技術を用いた半田接
合方法について、図４を用いて説明する。
【０００４】まず、所定の素子が形成された半導体基板
１１０上に、Ａｌ膜１１１、Ｔｉ膜１１２、Ｎｉ膜１１
３、Ａｕ膜１１４より成る電極１１６を形成し、電極１
１６上に半田バンプ１１８を形成する。
【０００５】一方、所定の回路が形成されたアルミナ基
板１２０上に、Ｃｒ膜１２２、Ｃｕ膜１２４、Ｎｉ膜１
２６、及びＡｕ膜１２８よりなる電極１３０を形成す
る。こうして、上面に電極１３０が形成された回路基板
１３２が形成される。
【０００６】この後、半導体基板１１０側の半田バンプ
１１８を回路基板１２０側の電極１３０と位置合わせ
し、加熱することによりフリップチップ接合する。この
ようなフリップチップ接合技術を用いれば、リード線を
用いて接続する必要がないため、配線長を短縮すること
ができる。
【０００７】従来、フリップチップ接合には、Ｐｂ−Ｓ
ｎ（Ｐｂ：鉛、Ｓｎ：スズ）系の半田材料が広く用いら
れてきた。しかし、Ｐｂ−Ｓｎ系の半田材料に含まれる
Ｐｂは同位体が存在し、これら同位体はＵ（ウラン）や
Ｔｈ（トリウム）の崩壊系列中の中間生成物又は最終生
成物である。ＵやＴｈは、Ｈｅ原子を放出するα崩壊を
伴うため、半田材料からα線が生じることとなる。そし
て、このα線が半導体素子の動作に影響を与え、いわゆ
るソフトエラーが生じてしまうことがあった。また、Ｐ
ｂが土壌に流出した場合、酸性雨によりＰｂが溶解さ
れ、環境に悪影響を及ぼす場合があり、環境問題の面か
らもＰｂを主成分としない半田材料を用いることが求め
られていた。
【０００８】そこで、Ｐｂ−Ｓｎ系の半田材料に代わる
半田材料として、Ｓｎを主成分とする半田材料が注目さ
れている。
【０００９】
【発明が解決しようとする課題】しかしながら、Ｓｎを
主成分とする半田材料を半田バンプに用いた場合には、
電極１１６、１３０中のＮｉやＣｕが半田バンプ１１８
中のＳｎと反応しやすいため、フリップチップ接合の際
に加わる熱によりＮｉ−ＳｎやＣｕ−Ｓｎ等の金属化合
物等が生成される。ＮｉがＳｎと反応してＮｉ膜１１３
が消失した場合には、例えばＴｉ膜１１２等と半田バン
プ１１８とは互いになじみにくい材料より成るため、半
田バンプ１１８と電極１１６、１３０との間で良好な接
合状態を得ることが困難となる。また、熱サイクル試験
等の信頼性試験を行った場合にも、接合不良や導通不良
等が生じ、高い信頼性は得られない。
【００１０】本発明の目的は、Ｓｎを主成分とした半田
材料を用いた場合であっても、良好な接合状態を得るこ
とができる半田接合方法並びに電子装置及びその製造方
法を提供することにある。
【００１１】
【課題を解決するための手段】上記目的は、第１の電極
と、Ｓｎを主成分とする半田バンプが上面に形成された
第２の電極とを半田接合する工程を有する半田接合方法
であって、前記第１の電極及び／又は前記第２の電極
は、ＮｉとＰとを含む合金層、ＮｉとＢとを含む合金
層、又はＮｉとＷとＰとを含む合金層より成る金属層を
有することを特徴とする半田接合方法により達成され
る。これにより、Ｐ等の不純物が含まれた合金層より成
る金属層を用いるので、金属層中のＮｉが半田バンプ中
のＳｎと結合するのを抑制することができる。従って、
良好な接合状態を得ることができる。
【００１２】また、上記の半田接合方法において、前記
半田接合する工程の前に、前記金属層を熱処理する工程
を更に有することが望ましい。これにより、熱処理を行
うことにより金属層を結晶化することができるので、金
属層中のＮｉが半田バンプ中のＳｎと結合するのを抑制
することができる。
【００１３】また、上記目的は、第１の電極と、Ｓｎを
主成分とする半田バンプが上面に形成された第２の電極
とを半田接合する工程を有する半田接合方法であって、
前記第１の電極及び／又は前記第２の電極は、Ｎｉを主
成分とする金属層を有し、前記半田接合する工程の前
に、前記金属層を熱処理する工程を更に有することを特
徴とする半田接合方法により達成される。これにより、
熱処理を行うことにより金属層を結晶化することができ
るので、金属層中のＮｉが半田バンプ中のＳｎと結合す
るのを抑制することができる。
【００１４】また、上記の半田接合方法において、前記
金属層は、無電解めっき法により形成されていることが
望ましい。これにより、無電解めっき法により金属膜を
形成するので、簡便な工程で電子装置等を製造すること
ができる。
【００１５】また、上記目的は、第１の電極を有する第
１の基板と、Ｓｎを主成分とする半田バンプが上面に形
成された第２の電極を有する第２の基板とを有し、前記
第１の電極と前記第２の電極とが半田接合された電子装
置であって、前記第１の電極及び／又は前記第２の電極
は、ＮｉとＰとを含む合金層、ＮｉとＢとを含む合金
層、又はＮｉとＷとＰとを含む合金層より成る金属層を
有することを特徴とする電子装置により達成される。こ
れにより、Ｐ等の不純物が含まれた合金層より成る金属
層を用いるので、金属層中のＮｉが半田バンプ中のＳｎ
と結合するのを抑制することができる。従って、良好な
接合状態を有する電子装置を提供することができる。
【００１６】また、上記目的は、第１の基板上に形成さ
れた第１の電極と、第２の基板上に形成され、Ｓｎを主
成分とする半田バンプが上面に形成された第２の電極と
を半田接合する工程を有する電子装置の製造方法であっ
て、前記第１の電極及び／又は前記第２の電極は、Ｎｉ
とＰとを含む合金層、ＮｉとＢとを含む合金層、又はＮ
ｉとＷとＰとを含む合金層より成るめっき層を有するこ
とを特徴とする電子装置の製造方法により達成される。
これにより、Ｐ等の不純物が含まれた合金層より成る金
属層を用いるので、金属層中のＮｉが半田バンプ中のＳ
ｎと結合するのを抑制することができる。従って、良好
な接合状態を有する電子装置の製造方法を提供すること
ができる。
【００１７】また、上記の電子装置の製造方法におい
て、前記半田接合する工程の前に、前記金属層を熱処理
する工程を更に有することが望ましい。これにより、熱
処理を行うことにより金属層を結晶化することができる
ので、金属層中のＮｉが半田バンプ中のＳｎと結合する
のを抑制することができる。
【００１８】また、上記目的は、第１の基板上に形成さ
れた第１の電極と、第２の基板上に形成され、Ｓｎを主
成分とする半田バンプが上面に形成された第２の電極と
を半田接合する工程を有する電子装置の製造方法であっ
て、前記第１の電極及び／又は前記第２の電極は、Ｎｉ
を主成分とする金属層を有し、前記半田接合する工程の
前に、前記金属層を熱処理する工程を更に有することを
特徴とする電子装置の製造方法により達成される。これ
により、熱処理を行うことにより金属層を結晶化するこ
とができるので、金属層中のＮｉが半田バンプ中のＳｎ
と結合するのを抑制することができる。
【００１９】また、上記の電子装置の製造方法におい
て、前記金属層を無電解めっき法により形成することが
望ましい。これにより、無電解めっき法により金属膜を
形成するので、簡便な工程で電子装置を製造することが
できる。
【００２０】
【発明の実施の形態】［第１実施形態］本発明の第１実
施形態による半田接合方法を図１を用いて説明する。図
１は、本実施形態による半田接合方法を示す断面図であ
る。
【００２１】まず、所定の半導体素子が形成されたシリ
コン基板より成る半導体基板１０を用意する。次に、半
導体基板１０上に、スパッタ法により膜厚１００ｎｍの
Ｔｉ膜１２を形成する。この後、Ｔｉ膜１２を電極１６
の平面形状にパターニングする。電極１６の平面形状は
例えば直径７０乃至１００μｍとし、隣接する電極（図
示せず）との間のピッチは例えば１５０乃至２１０μｍ
とする。
【００２２】次に、無電解めっき法により、Ｔｉ膜１２
上に、ＮｉとＰ（リン）とを含むめっき膜１４を形成す
る。めっき膜１４の厚さは例えば６μｍとし、めっき膜
１４中のＰの含有率は、例えば５〜２０ｗｔ％とするこ
とができる。めっき膜１４中にＰを含ませているのは、
めっき膜１４中のＮｉが半田バンプ１８中のＳｎと結合
してしまうのを抑制するためである。なお、めっき膜１
４中のＰの含有率は、５〜２０ｗｔ％に限定されるもの
ではなく、所望の半田接合状態が得られるよう適宜設定
することが望ましい。
【００２３】また、めっき膜１４の膜厚は、フリップチ
ップ接合の際に加わる熱によりめっき膜１４中のＮｉが
半田バンプ１８中のＳｎと結合してめっき膜１４の膜厚
が薄くなった場合にでも良好な接合状態を維持すること
ができるよう、適宜設定することが望ましい。こうして
Ｔｉ膜１２及びめっき膜１４より成る電極１６が形成さ
れる。
【００２４】次に、４００〜６００℃、０．５〜２時間
程度の熱処理を行うことにより、めっき膜１４を結晶化
する。ここで熱処理を行うのは、下記の理由によるもの
である。即ち、単に無電解めっき法により形成したＮｉ
膜より成るめっき膜は、アモルファス（非晶質）状態で
あり、金属結合力が弱く、しかも、ピンホールが多く生
じている。従って、単に無電解めっき法により形成した
めっき膜の場合には、フリップチップ接合等により熱が
加わると、めっき膜中のＮｉが半田バンプ中のＳｎと結
合しやすい。無電解めっき法により形成されためっき膜
中のＮｉの拡散速度は、Ｎｉ金属板や電解めっき膜法に
より形成されためっき膜に比べて２〜３倍速い。このた
め、無電解めっき法により形成されためっき膜では、フ
リップチップ接合を行うと、Ｎｉ−Ｓｎ系の金属化合物
が成長し、ひいてはめっき膜が消失してしまうこととな
る。本実施形態では、無電解めっき法により形成しため
っき膜１４に熱処理を行うことにより、めっき膜１４を
結晶化するので、めっき膜１４中のＮｉが半田バンプ１
８中のＳｎと結合してＮｉ−Ｓｎ系の化合物が生成され
るのを抑制することができる。しかも、上述したように
めっき膜１４にＰが含まれているので、めっき膜１４中
のＮｉが半田バンプ１８中のＳｎと結合するのを更に抑
制することができる。また、本実施形態では、めっき膜
を無電解めっき法により形成することができるので、電
解めっき法等により形成する場合に比べて簡便な工程で
形成することが可能となる。
【００２５】次に、電極１６上に、Ｓｎを主成分とする
半田材料を用いて半田バンプ１８を形成する。半田バン
プ１８の形成方法としては、例えばＤＰ（Dimple Plat
e）法等を用いることができる。なお、半田バンプ１８
の半田材料中のＰｂの濃度は例えば１ｐｐｍ以下である
ことが望ましい。また、半田バンプ１８の半田材料から
放出されるα線量は、ソフトエラーを防止すべく、例え
ば０．０１ｃｐｈ／ｃｍ 2以下とすることが望ましい。
こうして、半導体基板１０の電極１６上に半田バンプ１
８が形成された半導体素子１９が形成される。
【００２６】一方、アルミナ基板２０上に、スパッタ法
によりＣｒ膜２２、Ｃｕ膜２４を形成する。この後、Ｃ
ｒ膜２２、及びＣｕ膜２４を電極３０の平面形状にパタ
ーニングする。電極３０の平面形状は例えば直径７０乃
至１００μｍとし、隣接する電極（図示せず）との間の
ピッチは例えば１５０乃至２１０μｍとする。
【００２７】次に、無電解メッキ法により、Ｃｕ膜２４
上に、膜厚６μｍのめっき膜２６を形成する。めっき膜
２６は、上記めっき膜１４と同様にして形成することが
できる。次に、フラッシュめっき法により、膜厚５０ｎ
ｍのＡｕ膜２８を形成する。Ａｕ膜２８は、Ｓｎとの反
応性が高いため、半田付け性（ぬれ性）の向上に寄与す
ることができる。こうしてＣｒ膜２２、Ｃｕ膜２４、め
っき膜２６、及びＡｕ膜より成る電極３０が形成され
る。こうして、電極３０が形成された回路基板３２が形
成されることとなる。
【００２８】次に、半導体素子１９と回路基板３２との
位置合わせを行い、窒素雰囲気中のリフロー炉内でフリ
ップチップ接合を行う。このようにして回路基板３２上
に半導体素子１９が実装され、電子装置が製造されるこ
ととなる。
【００２９】（信頼性評価試験結果）次に、上記のよう
な半田接合方法を用いて製造された電子装置の信頼性評
価試験結果を表１及び表２を用いて説明する。表１及び
表２は、本実施形態による半田接合方法を用いて製造さ
れた電子装置の信頼性評価試験結果を示す表である。
【００３０】半田バンプ１８の直径は７０〜１００μｍ
とし、隣接する半田バンプ（図示せず）との間のピッチ
は１５０〜２１０ｎｍとした。めっき膜１４、２６の膜
厚は、いずれも６μｍとした。
【００３１】信頼性評価試験は、フリップチップ接合を
行った直後の抵抗値を測定し、この後、熱サイクル試験
（−５５℃〜１２５℃）を繰り返し、５０サイクルおき
に抵抗値を測定することにより行った。なお、表１及び
表２において、残存膜厚とは、回路基板３２側のＮｉ系
合金のめっき膜の残存膜厚を示している。比較例１乃至
４は、いずれもＰ等の不純物を含まないめっき膜を無電
解めっき法により形成し、しかも熱処理を行っていない
場合を示している。
【００３２】
【表１】
【００３３】
【表２】
【００３４】表１の比較例１乃至４に示すように、Ｐ等
の不純物を含まないめっき膜を無電解めっき法により形
成し、めっき膜に熱処理を行っていない場合には、めっ
き膜の残存膜厚は０〜２μｍ程度と薄くなっており、必
ずしも良好な接合状態を維持することはできなかった。
接合状態で「可」とは、一応接合はしているものの、接
合状態が良好ではないことを示している。
【００３５】これに対し、表１及び表２の実施例１乃至
１６に示すように、Ｐが含まれためっき膜１４、２６を
形成し、しかもめっき膜１４、２６に熱処理を行った場
合には、めっき膜１４、２６中のＰの含有率が５ｗｔ
％、１５ｗｔ％のいずれの場合においても、めっき膜２
６の残存膜厚は３μｍ以上となり、良好な接合状態が維
持された。
【００３６】このように、本実施形態によれば、無電解
めっき法により形成したＮｉ膜より成るめっき膜を、熱
処理を行うことにより結晶化するので、めっき膜中のＮ
ｉが半田バンプ中のＳｎと結合するのを抑制することが
でき、良好な接合状態を得ることができる。本実施形態
では、無電解めっき法によりめっき膜を形成するため、
簡便な工程でめっき膜を形成することができる。
【００３７】また、本実施形態ではＮｉを主成分とする
めっき膜にＰが含まれているため、めっき膜中のＮｉが
半田バンプ中のＳｎと結合するのを抑制することができ
る。従って、良好な接合状態を得ることができる。
【００３８】［第２実施形態］本発明の第２実施形態に
よる半田接合方法を図２を用いて説明する。図２は、本
実施形態による半田接合方法を示す断面図である。図１
に示す第１実施形態による半田接合方法と同一の構成要
素には、同一の符号を付して説明を省略または簡潔にす
る。
【００３９】本実施形態による半田接合方法は、無電解
めっき法により、Ｔｉ膜１２上に、ＮｉとＢ（ボロン）
とを含むめっき膜１４ａを形成し、同じく無電解めっき
法により、Ｃｕ膜２４上に、ＮｉとＢとを含むめっき膜
２６ａを形成することに主な特徴がある。
【００４０】めっき膜１４ａ、２６ａについては、第１
実施形態と同様に熱処理を行う。めっき膜１４ａ、２６
ａ中のＢの含有量は、例えば５〜２０ｗｔ％とすること
ができる。めっき膜１４ａ、２６ａ中にＢが含まれてい
るので、第１実施形態でめっき膜中にＰが含まれている
のと同様に、めっき膜中のＮｉが半田バンプ中のＳｎに
結合するのを抑制することができる。従って、本実施形
態でも、第１実施形態と同様に良好な接合状態を有する
電子装置を提供することができる。
【００４１】（信頼性評価試験結果）次に、上記のよう
な半田接合方法を用いて製造された電子装置の信頼性評
価試験結果を表３及び表４を用いて説明する。表３及び
表４は、本実施形態による半田接合方法を用いて製造さ
れた電子装置の信頼性評価試験結果を示す表である。
【００４２】第１実施形態と同様に、半田バンプ１８の
直径は７０〜１００μｍとし、隣接する半田バンプとの
間のピッチは１５０〜２１０ｎｍとした。また、めっき
膜１４ａ、２６ａの膜厚も第１実施形態と同様に６μｍ
とした。信頼性評価試験の方法も第１実施形態と同様と
した。
【００４３】
【表３】
【００４４】
【表４】
【００４５】表３及び表４の実施例１７乃至３２に示す
ように、Ｂの含有率が１ｗｔ％、１０ｗｔ％のいずれの
場合においても、めっき膜２６ａの残存膜厚は３μｍ以
上となり、良好な接合状態が維持された。
【００４６】このように、本実施形態によれば、無電解
めっき法により形成されたＮｉ膜より成るめっき膜に熱
処理が行われており、かかるめっき膜にＢが含まれてい
るため、めっき膜中のＮｉが半田バンプ中のＳｎと結合
するのを抑制することができる。従って、良好な接合状
態を有する電子装置を提供することができる。
【００４７】［第３実施形態］本発明の第３実施形態に
よる半田接合方法を図３を用いて説明する。図３は、本
実施形態による半田接合方法を示す断面図である。図１
及び図２に示す第１又は第２実施形態による半田接合方
法と同一の構成要素には、同一の符号を付して説明を省
略または簡潔にする。
【００４８】本実施形態による半田接合方法は、無電解
めっき法により、Ｔｉ膜１２上に、ＮｉとＷ（タングス
テン）とＰとを含むめっき膜１４ｂを形成し、同じく無
電解めっき法により、Ｃｕ膜２４上に、ＮｉとＢとを含
むめっき膜２６ｂを形成することに主な特徴がある。
【００４９】めっき膜１４ｂ、２６ｂについては、第１
実施形態と同様に熱処理を行う。めっき膜１４ｂ、２６
ｂ中のＷの含有量は、例えば５〜１５ｗｔ％とすること
ができ、Ｐの含有量は例えば５〜１０ｗｔ％とすること
ができる。めっき膜１４ｂ、２６ｂにＷやＰが含まれて
いるので、めっき膜１４ｂ、２６ｂ中のＮｉが半田バン
プ中のＳｎに結合するのを抑制することができる。従っ
て、本実施形態でも、良好な接合状態を有する電子装置
を提供することができる。
【００５０】（信頼性評価試験結果）次に、上記のよう
な半田接合方法を用いて製造された電子装置の信頼性評
価試験結果を表５及び表６を用いて説明する。表５及び
表６は、本実施形態による半田接合方法を用いて製造さ
れた電子装置の信頼性評価試験結果を示す表である。
【００５１】第１実施形態と同様に、半田バンプ１８の
直径は７０〜１００μｍとし、隣接する半田バンプとの
間のピッチは１５０〜２１０ｎｍとした。また、めっき
膜１４ｂ、２６ｂの膜厚も第１実施形態と同様に６μｍ
とした。信頼性評価試験の方法も第１実施形態と同様と
した。また、Ｐの含有率は、５ｗｔ％とした。
【００５２】
【表５】
【００５３】
【表６】
【００５４】表５及び表６の実施例３３乃至４８に示す
ように、Ｗの含有率が５ｗｔ％、１０ｗｔ％のいずれの
場合においても、めっき膜の残存膜厚は３μｍ以上とな
り、良好な接合状態が維持された。
【００５５】このように、本実施形態によれば、無電解
めっき法により形成されたＮｉ膜より成るめっき膜に熱
処理が行われており、しかも、かかるめっき膜中にＷと
Ｐとが含まれているので、めっき膜中のＮｉが半田バン
プ中のＳｎと結合するのを抑制することができる。従っ
て、良好な接合状態を有する電子装置を提供することが
できる。
【００５６】［変形実施形態］本発明は上記実施形態に
限らず種々の変形が可能である。
【００５７】例えば、めっき膜の厚さは上記実施形態に
限定されるものではなく、所望の接合状態が得られるよ
う適宜設定すればよい。
【００５８】また、Ｎｉを主成分とするめっき膜中に含
まれるＰ、Ｂ、Ｗ等の不純物の含有率は上記実施形態に
限定されるものではなく、めっき膜中のＮｉが半田バン
プ中のＳｎと結合するのを所望の程度で抑制し得るよ
う、適宜Ｐ、Ｂ、Ｗ等の含有率を設定すればよい。
【００５９】また、上記実施形態では、Ｐ等の不純物を
含むめっき膜を形成したが、めっき膜に含ませる不純物
はＰ等に限定されるものではなく、めっき膜中のＮｉが
半田バンプ中のＳｎと結合するのを抑制しうるならば他
の不純物をめっき膜に含ませてもよい。
【００６０】また、上記実施形態では、熱処理温度を４
００〜６００℃、熱処理時間を０．５〜２時間とした
が、熱処理温度や熱処理時間はこれに限定されるもので
はなく、めっき膜が所望の結晶状態を得られるよう適宜
設定することができる。
【００６１】また、上記実施形態では、半田バンプをＤ
Ｐ法により形成したが、半田バンプの形成方法はＤＰ法
に限定されるものではなく、例えば半田ペーストを用い
て半田バンプを形成したり、半田合金を蒸着することに
より半田バンプを形成したり、転写することにより半田
バンプを形成したりしてもよい。
【００６２】また、上記実施形態では、回路基板と半導
体素子とを接合する場合を例に説明したが、半導体素子
としては、あらゆる半導体素子、例えばＬＳＩ等の半導
体素子を用いることができる。そして、上記の半田接合
方法はあらゆる電子装置を製造する場合に適用すること
ができ、例えばマルチチップモジュール等を製造する場
合に適用することができる。
【００６３】また、上記実施形態では、アルミナ基板を
用いる場合を例に説明したが、アルミナ基板に限定され
るものではなく、例えばガラスエポキシ基板、ＢＴレジ
ン基板等の樹脂基板や、ＡｌＮ基板等あらゆる基板を用
いる場合に適用することができる。
【００６４】また、上記実施形態では、Ｐ等の不純物を
含むめっき膜を形成したが、めっき膜を熱処理すること
によりめっき膜中のＮｉが半田バンプ中のＳｎと結合す
るのを所望の程度抑制できるならば、Ｐ等の不純物を含
まないめっき膜を形成してもよい。
【００６５】また、上記実施形態では、めっき膜に熱処
理を行ったが、Ｐ等の不純物を含ませることによりめっ
き膜中のＮｉが半田バンプ中のＳｎと結合するのを所望
の程度抑制できるならば、めっき膜に熱処理を行わなく
てもよい。
【００６６】また、上記実施形態では、Ｐ等の不純物を
含むめっき膜を形成し、更にめっき膜に熱処理を行った
が、めっき膜を十分に厚くすることにより良好な接合状
態を維持できるならば、Ｐ等の不純物をめっき膜に含ま
せなくてもよいし、また熱処理を行わなくてもよい。
【００６７】また、上記実施形態では、無電解めっき法
を用いてめっき膜を形成したが、無電解めっき法に限定
されるものではなく、例えば電解めっき法等他の成膜方
法により形成してもよい。
【００６８】
【発明の効果】以上の通り、本発明によれば、無電解め
っき法により形成したＮｉ膜より成るめっき膜を、熱処
理を行うことにより結晶化するので、めっき膜中のＮｉ
が半田バンプ中のＳｎと結合するのを抑制することがで
き、良好な接合状態を得ることができる。本実施形態で
は、無電解めっき法によりめっき膜を形成するため、簡
便な工程でめっき膜を形成することができる。
【００６９】また、本実施形態ではＮｉを主成分とする
めっき膜にＰ等の不純物が含まれているため、めっき膜
中のＮｉが半田バンプ中のＳｎと結合するのを抑制する
ことができる。従って、良好な接合状態を得ることがで
きる。
【図面の簡単な説明】
【図１】本発明の第１実施形態による半田接合方法を示
す断面図である。
【図２】本発明の第２実施形態による半田接合方法を示
す断面図である。
【図３】本発明の第３実施形態による半田接合方法を示
す断面図である。
【図４】従来の半田接合方法を示す断面図である。
【符号の説明】
１０…半導体基板 １２…Ｔｉ膜 １４…めっき膜 １４ａ…めっき膜 １４ｂ…めっき膜 １６…電極 １８…半田バンプ １９…半導体素子 ２０…アルミナ基板 ２２…Ｃｒ膜 ２４…Ｃｕ膜 ２６…めっき膜 ２６ａ…めっき膜 ２６ｂ…めっき膜 ２８…Ａｕ膜 ３０…電極 ３２…回路基板 １１０…半導体基板 １１１…Ａｌ膜 １１２…Ｔｉ膜 １１３…Ｎｉ膜 １１４…Ａｕ膜 １１６…電極 １１８…半田バンプ １１９…半導体素子 １２０…アルミナ基板 １２２…Ｃｒ膜 １２４…Ｃｕ膜 １２６…Ｎｉ膜 １２８…Ａｕ膜 １３０…電極 １３２…回路基板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/92 ６０４Ｈ

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 第１の電極と、Ｓｎを主成分とする半田
    バンプが上面に形成された第２の電極とを半田接合する
    工程を有する半田接合方法であって、 前記第１の電極及び／又は前記第２の電極は、ＮｉとＰ
    とを含む合金層、ＮｉとＢとを含む合金層、又はＮｉと
    ＷとＰとを含む合金層より成る金属層を有することを特
    徴とする半田接合方法。
  2. 【請求項２】 請求項１記載の半田接合方法において、 前記半田接合する工程の前に、前記金属層を熱処理する
    工程を更に有することを特徴とする半田接合方法。
  3. 【請求項３】 第１の電極と、Ｓｎを主成分とする半田
    バンプが上面に形成された第２の電極とを半田接合する
    工程を有する半田接合方法であって、 前記第１の電極及び／又は前記第２の電極は、Ｎｉを主
    成分とする金属層を有し、 前記半田接合する工程の前に、前記金属層を熱処理する
    工程を更に有することを特徴とする半田接合方法。
  4. 【請求項４】 請求項１乃至３のいずれか１項に記載の
    半田接合方法において、 前記金属層は、無電解めっき法により形成されているこ
    とを特徴とする半田接合方法。
  5. 【請求項５】 第１の電極を有する第１の基板と、Ｓｎ
    を主成分とする半田バンプが上面に形成された第２の電
    極を有する第２の基板とを有し、前記第１の電極と前記
    第２の電極とが半田接合された電子装置であって、 前記第１の電極及び／又は前記第２の電極は、ＮｉとＰ
    とを含む合金層、ＮｉとＢとを含む合金層、又はＮｉと
    ＷとＰとを含む合金層より成る金属層を有することを特
    徴とする電子装置。
  6. 【請求項６】 第１の基板上に形成された第１の電極
    と、第２の基板上に形成され、Ｓｎを主成分とする半田
    バンプが上面に形成された第２の電極とを半田接合する
    工程を有する電子装置の製造方法であって、 前記第１の電極及び／又は前記第２の電極は、ＮｉとＰ
    とを含む合金層、ＮｉとＢとを含む合金層、又はＮｉと
    ＷとＰとを含む合金層より成るめっき層を有することを
    特徴とする電子装置の製造方法。
  7. 【請求項７】 請求項６記載の電子装置の製造方法にお
    いて、 前記半田接合する工程の前に、前記金属層を熱処理する
    工程を更に有することを特徴とする電子装置の製造方
    法。
  8. 【請求項８】 第１の基板上に形成された第１の電極
    と、第２の基板上に形成され、Ｓｎを主成分とする半田
    バンプが上面に形成された第２の電極とを半田接合する
    工程を有する電子装置の製造方法であって、 前記第１の電極及び／又は前記第２の電極は、Ｎｉを主
    成分とする金属層を有し、 前記半田接合する工程の前に、前記金属層を熱処理する
    工程を更に有することを特徴とする電子装置の製造方
    法。
  9. 【請求項９】 請求項６乃至８のいずれか１項に記載の
    電子装置の製造方法において、 前記金属層を無電解めっき法により形成することを特徴
    とする電子装置の製造方法。
JP01455499A 1999-01-22 1999-01-22 半田接合方法及び電子装置の製造方法 Expired - Fee Related JP4130508B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP01455499A JP4130508B2 (ja) 1999-01-22 1999-01-22 半田接合方法及び電子装置の製造方法
US09/453,278 US6457233B1 (en) 1999-01-22 1999-12-03 Solder bonding method, and process of making electronic device
US10/216,834 US6740823B2 (en) 1999-01-22 2002-08-13 Solder bonding method, and electronic device and process for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01455499A JP4130508B2 (ja) 1999-01-22 1999-01-22 半田接合方法及び電子装置の製造方法

Publications (2)

Publication Number Publication Date
JP2000216196A true JP2000216196A (ja) 2000-08-04
JP4130508B2 JP4130508B2 (ja) 2008-08-06

Family

ID=11864379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01455499A Expired - Fee Related JP4130508B2 (ja) 1999-01-22 1999-01-22 半田接合方法及び電子装置の製造方法

Country Status (2)

Country Link
US (2) US6457233B1 (ja)
JP (1) JP4130508B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002239780A (ja) * 2001-02-09 2002-08-28 Nippon Steel Corp ハンダ合金、ハンダボール及びハンダバンプを有する電子部材
KR100718169B1 (ko) 2006-01-12 2007-05-15 한국과학기술원 니켈 표면 처리된 전자부품과 무전해 니켈 표면 처리된전자부품의 접합방법
JP2007141881A (ja) * 2005-11-14 2007-06-07 Oizumi Seisakusho:Kk サーミスタの電極構造

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359459A (ja) * 2001-06-01 2002-12-13 Nec Corp 電子部品の実装方法、プリント配線基板および実装構造体
JP2003303842A (ja) * 2002-04-12 2003-10-24 Nec Electronics Corp 半導体装置およびその製造方法
US6943434B2 (en) * 2002-10-03 2005-09-13 Fairchild Semiconductor Corporation Method for maintaining solder thickness in flipchip attach packaging processes
TWI228286B (en) * 2003-11-24 2005-02-21 Ind Tech Res Inst Bonding structure with buffer layer and method of forming the same
US20070052105A1 (en) * 2005-09-07 2007-03-08 Rohm And Haas Electronic Materials Llc Metal duplex method
US7656042B2 (en) * 2006-03-29 2010-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. Stratified underfill in an IC package
JP5058766B2 (ja) * 2007-12-07 2012-10-24 山陽特殊製鋼株式会社 鉛フリー接合用材料を用いてはんだ付けしてなる電子機器
JP2010219241A (ja) * 2009-03-16 2010-09-30 Fujitsu Ltd 電子部品のはんだ付け方法及び電子部品
US20100277880A1 (en) * 2009-04-30 2010-11-04 Jenq-Gong Duh Electronic package structure
US8701281B2 (en) * 2009-12-17 2014-04-22 Intel Corporation Substrate metallization and ball attach metallurgy with a novel dopant element
US8641845B2 (en) 2011-01-13 2014-02-04 Siemens Energy, Inc. Method of determining bond coverage in a joint
WO2015029811A1 (ja) * 2013-08-26 2015-03-05 三菱マテリアル株式会社 接合体及びパワーモジュール用基板
JP6079505B2 (ja) 2013-08-26 2017-02-15 三菱マテリアル株式会社 接合体及びパワーモジュール用基板
JP6409568B2 (ja) * 2014-12-26 2018-10-24 ブラザー工業株式会社 液体吐出装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3495133A (en) * 1965-06-18 1970-02-10 Ibm Circuit structure including semiconductive chip devices joined to a substrate by solder contacts
US3373481A (en) * 1965-06-22 1968-03-19 Sperry Rand Corp Method of electrically interconnecting conductors
US3724068A (en) * 1971-02-25 1973-04-03 Du Pont Semiconductor chip packaging apparatus and method
JPS53149763A (en) * 1977-06-01 1978-12-27 Citizen Watch Co Ltd Mounting method of semiconductor integrate circuit
JPS647542A (en) * 1987-06-30 1989-01-11 Toshiba Corp Formation of bump
KR910006949B1 (ko) * 1987-09-24 1991-09-14 가부시키가이샤 도시바 범프 및 그 형성방법
JP2796919B2 (ja) * 1992-05-11 1998-09-10 インターナショナル・ビジネス・マシーンズ・コーポレーション メタライゼーション複合体および半導体デバイス
EP1134805B1 (en) * 1995-03-20 2004-07-21 Unitive International Limited Solder bump fabrication methods and structure including a titanium barrier layer
JP3311215B2 (ja) * 1995-09-28 2002-08-05 株式会社東芝 半導体装置
US5889326A (en) * 1996-02-27 1999-03-30 Nec Corporation Structure for bonding semiconductor device to substrate
US6225569B1 (en) * 1996-11-15 2001-05-01 Ngk Spark Plug Co., Ltd. Wiring substrate and method of manufacturing the same
KR100219806B1 (ko) * 1997-05-27 1999-09-01 윤종용 반도체장치의 플립 칩 실장형 솔더 범프의 제조방법, 이에 따라 제조되는 솔더범프 및 그 분석방법
US6028011A (en) * 1997-10-13 2000-02-22 Matsushita Electric Industrial Co., Ltd. Method of forming electric pad of semiconductor device and method of forming solder bump
JPH11307565A (ja) * 1998-04-24 1999-11-05 Mitsubishi Electric Corp 半導体装置の電極およびその製造方法ならびに半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002239780A (ja) * 2001-02-09 2002-08-28 Nippon Steel Corp ハンダ合金、ハンダボール及びハンダバンプを有する電子部材
JP2007141881A (ja) * 2005-11-14 2007-06-07 Oizumi Seisakusho:Kk サーミスタの電極構造
KR100718169B1 (ko) 2006-01-12 2007-05-15 한국과학기술원 니켈 표면 처리된 전자부품과 무전해 니켈 표면 처리된전자부품의 접합방법

Also Published As

Publication number Publication date
US6740823B2 (en) 2004-05-25
US6457233B1 (en) 2002-10-01
US20030042047A1 (en) 2003-03-06
JP4130508B2 (ja) 2008-08-06

Similar Documents

Publication Publication Date Title
JP5099644B2 (ja) 電子部品、半導体パッケージ及び電子機器
JP2758373B2 (ja) 低温三元ｃ４ボンディング法
US7554201B2 (en) Tin-bismuth (Sn-Bi) family alloy solder and semiconductor device using the same
US7224067B2 (en) Intermetallic solder with low melting point
JP2000216196A (ja) 半田接合方法並びに電子装置及びその製造方法
US6444562B1 (en) Nickel alloy films for reduced intermetallic formation in solder
JP3866503B2 (ja) 半導体装置
EP3974096A1 (en) Hybrid bonding structures, solder paste composition, semiconductor devices, and manufacturing methods thereof
US20110136335A1 (en) Semiconductor Device with Improved Contacts
JP2003338517A (ja) 基板上に無鉛はんだ合金を形成する方法
JP2009054790A (ja) 半導体装置
JP2002530865A (ja) 低アルファ放出性はんだバンプ
TWI242866B (en) Process of forming lead-free bumps on electronic component
JP3682758B2 (ja) 半導体装置及びその製造方法
JP2003290974A (ja) 電子回路装置の接合構造及びそれに用いる電子部品
JP2000150574A (ja) 半導体装置及び半田による接合方法
JP2007123577A (ja) 半導体装置
JP2001237259A (ja) ハンダ合金、回路基板、半導体装置及びその製造方法
JP3672733B2 (ja) 半田接合方法及び電子装置
US7578966B2 (en) Solders with intermetallic phases, solder bumps made thereof, packages containing same, and methods of assembling packages therewith
JP3594442B2 (ja) 半導体装置
JP2813409B2 (ja) 半導体チップの接続方法
JP3469093B2 (ja) 印刷回路基板および実装回路基板の製造方法
JP3557797B2 (ja) 半導体装置
JP3091076B2 (ja) バンプ用微小金ボール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070904

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080520

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080522

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110530

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120530

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130530

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140530

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees