JP2002530865A - 低アルファ放出性はんだバンプ - Google Patents

低アルファ放出性はんだバンプ

Info

Publication number
JP2002530865A
JP2002530865A JP2000583083A JP2000583083A JP2002530865A JP 2002530865 A JP2002530865 A JP 2002530865A JP 2000583083 A JP2000583083 A JP 2000583083A JP 2000583083 A JP2000583083 A JP 2000583083A JP 2002530865 A JP2002530865 A JP 2002530865A
Authority
JP
Japan
Prior art keywords
lead
alpha
low
solder
solder bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000583083A
Other languages
English (en)
Other versions
JP4397530B2 (ja
JP2002530865A5 (ja
Inventor
ミラー，ロイ・エム
マイル，ベルント
ティフィン，ドン・エイ
ハッセイン，ティム・ゼット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JP2002530865A publication Critical patent/JP2002530865A/ja
Publication of JP2002530865A5 publication Critical patent/JP2002530865A5/ja
Application granted granted Critical
Publication of JP4397530B2 publication Critical patent/JP4397530B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H01L23/556—Protection against radiation, e.g. light or electromagnetic waves against alpha rays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/11502—Pre-existing or pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01092—Uranium [U]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/011—Groups of the periodic table
    • H01L2924/01105—Rare earth metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 改良されたはんだバンプ組成と方法とは、アルファ粒子反応性装置の近傍に配置される鉛（Ｐｂ）の薄い低アルファ層（３１０）を有利に用いる一方、一般の（すなわち低コストの）Ｐｂを、はんだバンプ（３２０）のバルク（３０２）に用いる。この方策によって、全体のコストを減じつつ、アルファ粒子起因ソフトエラーからの防護を提供する。低アルファ層は、装置へのアルファ粒子のフラックスを２つの方法で減じる。第１に、低アルファ層はそれ自体主にＰｂ210を含まず、それにより低アルファ層からのアルファ粒子放出は無視可能である。第２に、低アルファ層はＰｂ210を含む通常のＰｂによって放出されるアルファ粒子に対して実質的に不透過性である。結果として、改良されたはんだバンプを用いる半導体チップ上の反応性回路は、はんだバンプの低コストＰｂ210含有部分のアルファ粒子放出から遮蔽される。

Description

【発明の詳細な説明】
【０００１】
【技術分野】
この発明は、半導体パッケージング技術に関し、より特定的にはフリップチッ
プおよび関連のチップスケーリング半導体パッケージング技術に関する。
【０００２】
【発明の背景】
電子装置がより小さくより緻密化されるにつれ、半導体チップと基板との間に
効率的で信頼性のある相互接続を確立する能力に対する要求が高まっている。チ
ップを基板に相互接続するための、少なくとも３つの公知の方法が存在する。こ
れらの３つの方法とは、フェイスアップワイヤボンディング、フェイスアップ自
動テープボンディング、およびフリップチップ方法である。これらの３つの方法
の中で、フリップチップ方法が半導体パッケージングのための好ましい方法とし
てしばしば選択されるが、これは該方法が多数の入力および出力経路を有する高
密度装置の相互接続を可能にするためである。特に、フリップチップ方法が好ま
れるのは、これがチップから基板への短い導電性リードと、装置の小さなフット
プリントと、低インダクタンスと、高周波能力と、良好なノイズ制御とをもたら
すためである。
【０００３】 フリップチップとは、チップの表面を基板に対向させて基板上に載置される、
半導体チップである。フリップチップと基板との間に相互接続を形成するために
、いくつかの材料を用いることができるが、はんだはより一般に用いられる材料
の１つである。制御組立チップ接続（controlled-collapse chip connection,Ｃ
４）と呼ばれるはんだ相互接続プロセスにおいては、はんだバンプは半導体チッ
プ上の塗れ性導電性端子上に配置される。次いで半導体チップを基板と整列させ
ることによりはんだバンプが基板のはんだ塗れ性端子の真上にくるようにする。
はんだバンプは次いで基板に留められてリフローされ、チップから基板への電気
的および機械的接続と、放熱のための経路とを生成する。
【０００４】 Ｃ４プロセスは、典型的にははんだのような鉛系の合金を用いる。たとえば、
３〜５重量パーセントの錫の組成を有する鉛−錫合金が一般に用いられてきた。
そのような鉛系の合金を用いると、望ましい処理条件と信頼性のある相互接続構
造とが得られるが、はんだの組成は、半導体チップ上の放射線に反応する装置に
間接的にエラーをもたらす。
【０００５】 Ｃ４はんだを形成するために用いられるほとんどの鉛は、ウランの崩壊生成物
であるＰｂ210同位体を含む。Ｐｂ210は、放射性起源同位体であって２２年の半
減期を有し、最終的に約５５００万電子ボルト（５．５ＭｅＶ）のエネルギでア
ルファ粒子を放出する。鉛はんだバンプからのそのようなアルファ粒子の放出は
、はんだバンプに接合された半導体チップ上に存在する放射線反応性装置のエラ
ーにつながる。
【０００６】 半導体チップに衝突するアルファ粒子の入射電離放射線は、半導体チップ内で
空孔対の軌道を生成する。これらの空孔対からもたらされる電荷は、半導体チッ
プ上の装置のポテンシャル井戸に収集され得る。たとえば、電荷は記憶装置の空
の記憶キャパシタ内に収集され得る。もしこうして収集された電荷の量が臨界反
転電荷値（critical upset charge value）を超えると、記憶装置は空ではなく
フルであると記録する。よって、アルファ粒子は、メモリアレイの単一ビットで
単発の一時的な読取エラーを引起し得る。言い換えると、はんだバンプから放出
されるアルファ粒子は、ソフトエラーの潜在的な発生源である。
【０００７】 上述の説明から、Ｐｂ210のような鉛内のすべてのアルファ粒子放出性同位体
をなくすことは、対応して能動素子内の放射線起因のソフトエラーを減じること
が明らかである。この問題の最も直接的な解決法であるかもしれないが、はんだ
バンプ内の放射性同位体の完全な除去は、困難でありかつ非常に費用がかかるこ
とが証明されている。たとえば、Ｐｂ210をバルクの鉛から分離することは、非
常に困難であって費用がかかる。鉛同位体分離には、加速器のような大きく高価
な設備を用いることが必要である。さらに、その供給量が限られているので、元
来Ｐｂ210同位体の存在度が低い鉛の使用には非常に費用がかかる。実際、その
ような「低アルファ」鉛は典型的には、はんだバンプを形成するために通常使用
される鉛の費用の、５０倍から６０倍の費用がかかる。したがって、鉛含有はん
だバンプのアルファ粒子放出を減じるための比較的低コストな技術に対する必要
性が存在する。
【０００８】 はんだの組成自体に注目することによってソフトエラーの問題に対処すること
とは別に、エラー訂正コードを用いてソフトエラーを減じることが公知である。
エラー訂正コードは、ソフトエラーを検出しかつ訂正する機構を提供することに
より、ソフトエラーを減じる。記憶キャパシタがアルファ粒子からもたらされた
電荷によって満たされていても、エラー訂正コードはエラーを検出し、装置をそ
の元の（かつ正確な）空の状態に戻す。エラー訂正コードはソフトエラーの減少
においてある程度の有用性を示したが、改良の余地が残る。特に、エラー訂正コ
ードは、メモリ冗長度を生成しかつ実現化のためにさらなる論理を要求する点で
、コストがかかる。したがって、メモリを犠牲にする必要なしに、または半導体
チップ上にさらなる論理回路を実現する必要なしに、ソフトエラーを減じること
に対する必要性が存在する。
【０００９】 少なくとも先に記載のことから、信頼性があって効率的な相互接続を生成する
一方で、アルファ粒子放出によって引起されるソフトエラーを減じるかまたはな
くす、経済的で改良されたはんだバンプが所望であることが明らかである。
【００１０】
【発明の開示】
したがって、改良されたはんだバンプ組成および方法は、アルファ粒子反応性
装置の近傍に配置された薄い低アルファ鉛（Ｐｂ）層を有利に用いる一方、一般
の（すなわち低コストの）Ｐｂをバルクのはんだバンプに用いる。この方策によ
って、全体のコストを減じる一方、アルファ粒子起因ソフトエラーからの防護は
与え続けることができる。低アルファ層は、２つの方法で装置へのアルファ粒子
のフラックスを減じる。第１に、低アルファ層はそれ自体主にＰｂ210を含まず
、よって低アルファ層からのアルファ粒子放出は無視可能である。第２に、低ア
ルファ層は、Ｐｂ210を含む通常のＰｂによって放出されるアルファ粒子に対し
ては実質的に不透過性（opaque）である。結果として、改良されたはんだバンプ
を用いる半導体チップ上の反応性回路は、はんだバンプの、低コストのＰｂ210
含有部分からのアルファ粒子放出から遮蔽される。
【００１１】 この発明による一実施例においては、アルファ粒子（α粒子）反応性装置また
はその上に規定された回路を有する、集積回路チップ上に形成されたはんだバン
プは、第１の部分と低アルファ鉛層とを含む。第１の部分は、少なくとも１つの
α粒子放出性成分を含む。低アルファ鉛層は、集積回路チップと接触して形成さ
れ、かつ第１の部分とアルファ粒子反応性装置または回路との間に配置される。
【００１２】 ある変形例においては、第１の部分は鉛含有はんだを含み、α粒子放出性成分
はＰｂ210である。ある変形例においては、低アルファ鉛層はα粒子放出性成分
とその放射性崩壊先行核とを（第１の部分と比較して）実質的に含まない。ある
実施例においては、低アルファ鉛は、第１の部分よりも約１００分の１から約１
０００分の１のα粒子放出特性を示す。ある実施例においては、低アルファ鉛は
毎時間０．１−０．００１α粒子／ｃｍ2未満の、α粒子放出特性を示す。ある
変形例においては、第１の部分はＳｎＰｂまたはＩｎＰｂはんだを含む。いくつ
かの変形例においては、低アルファ鉛層は付加的な成分を含んで第１の部分に対
するリフロー温度より上にその融点を上昇させる。ある変形例では、ＳｎＰｂま
たはＩｎＰｂはんだのリフロー温度は、ドープされていない低アルファ鉛の融点
からさえ少なくとも約２５℃低い。
【００１３】 この発明による別の実施例においては、鉛含有はんだバンプから集積回路チッ
プのα粒子反応性装置または回路に入射するα粒子放射線を減じるための方法は
、集積回路チップ上に低アルファ鉛層を形成するステップと、その上に鉛含有は
んだを形成してはんだバンプ先行物を規定するステップとを含む。はんだバンプ
先行物は、鉛含有はんだとα粒子反応性装置または回路との間に配置される、低
アルファ鉛層を有する。方法はさらに、鉛含有はんだを低アルファ鉛層に実質的
に混合することなく、鉛含有はんだをリフローするために選択された条件下で、
はんだバンプ先行物をリフローするステップを含む。
【００１４】 ある変形例においては、リフローするステップは、低アルファ鉛層の融点より
は低いが、鉛含有はんだのリフロー温度よりは高い温度で行なわれる。ある変形
例においては、低アルファ鉛層を形成するステップは、低アルファ鉛層の融点を
鉛含有はんだのリフロー温度よりも少なくとも約２５℃高く上昇させるために選
択された成分で、低アルファ鉛をドープするステップを含む。ある変形例におい
ては、低アルファ鉛層を形成するステップは、その多数のサブレイヤを形成する
ステップを含む。サブレイヤの間の境界は、リフローの間の鉛含有はんだの低ア
ルファ鉛層への侵入を実質的に制限する。
【００１５】 この発明によるさらなる実施例においては、装置は、集積回路チップを含み、
該集積回路チップはその上に規定されたα粒子反応性装置を有し、かつ集積回路
チップを接続するための鉛系のはんだバンプを含む。鉛系のはんだバンプは、集
積回路チップの表面上に形成された低アルファ鉛層と、低アルファ鉛層の上に形
成された鉛含有はんだ部分とを含む。低アルファ鉛層は、実質的にα粒子放出性
成分を含まず、鉛含有はんだ部分からのα粒子放出に対して実質的に不伝導であ
る。
【００１６】 ある変形例においては、装置はさらに基板パッケージ、チップキャリアまたは
プリント回路板、集積回路チップをこれに電気的に接続する鉛系のはんだバンプ
とを含む。ある変形例においては、鉛系のはんだバンプはα粒子反応性装置の上
に直接形成される。ある変形例においては、α粒子反応性装置はＳＲＡＭメモリ
セルまたはＤＲＡＭメモリセルに関連付けられる。ある変形例においては、集積
回路チップはマイクロプロセッサ、メモリ、および／またはキャッシュを含む。
【００１７】 添付の図面を参照することにより、この発明はよりよく理解され、多くの目的
、特徴および利点とが当業者においては明らかとなるであろう。
【００１８】 異なった図面中の同じ参照符号は同様のまたは同一の品目を示す。
【００１９】
【発明の最良の実施形態】
図１Ａおよび図１Ｂは、はんだバンプ１０１を用いたチップ１１０の基板１０
５へのフリップチップ相互接続を示す。はんだバンプ１０１はチップ１１０上に
形成され、次いで位置決めされかつリフローされて基板１０５上の整合する塗れ
性基板ランド１０６と電気的および機械的接続を形成する。こうして、チップ１
１０上の回路から外部への電気的接続を設けることができる。フリップチップ技
術はＩＢＭによって１９６０年代に開発され、フリップチップおよび関連のチッ
プスケール半導体パッケージング技術の従来の技術分野は、「フリップチップお
よびチップスケール技術の実現化（Implementation of Flip Chip and Chip Sca
le Technology）」と題される、１９９６年１月１９日付の合同産業規格文書（j
oint industry standard document）Ｊ−ＳＴＤ−０１２に記載される。当業者
においては、合同産業規格に記載のそのような相互接続技術のための技術、材料
、組成、および製造方法が理解されるであろう。Ｊ−ＳＴＤ−０１２（１９９６
年１月）を引用によりその全体をここに援用する。
【００２０】 図２Ａ、図２Ｂ、および図２Ｃは、相互接続およびパッケージングプロセスの
さまざまな段階での、バンプ１０１（図１Ａ、図１Ｂ）のようなはんだバンプを
示す。特に、図２Ａははんだバンプ先行物２０１を示し、これは鉛（Ｐｂ）の本
体と、錫（Ｓｎ）の頂部層とを含む。バンプ先行物２０１は、パッシベーション
層２０３と金属層２１１とを有するシリコン基板２１０上に形成される。図２Ａ
の実施例においては、金属層はクロム、銅、および金を含む。一般的に、そのよ
うな金属層２１１はパッド限定金属領域を確立し、はんだ付けされた接続のサイ
ズと領域とを規定し、はんだバンプの流れを限定し、チップ配線への接着と接触
とを提供するはんだ塗れ性端子冶金である。好適なパッド限定金属構成は、当該
技術分野において公知である。たとえば、Ｊ−ＳＴＤ−０１２の２０頁を参照さ
れたい。はんだバンプ先行体（２１０）は、たとえば蒸発、電着、電気めっき、
スクリーンプリンティングを含む、いずれかの好適なプロセスによって形成し得
る。
【００２１】 図２Ａは、ＰｂＳｎはんだバンプの形成のためのはんだバンプ先行物を示すが
、対応して先行物に変形を加えた他のはんだバンプ組成も可能である。一般的な
はんだバンプ組成は、９０ＰｂＳｎ、９７ＰｂＳｎ、６３ＳｎＰｂ、５０ＩｎＰ
ｂ、および９５ＰｂＳｎを含む。はんだバンプ先行物の組成および形成方法に関
わらず、後の非酸化リフロープロセスは丸められたはんだバンプをもたらす。た
とえば、はんだバンプ先行物２１０は加熱されて、その鉛および錫成分は溶解し
はんだバンプ２１０Ｂ（図２Ｂ）を形成する。
【００２２】 メタライゼーションボンディングパッド２１１を含む基板２０５は次いではん
だバンプ２１０Ｂをリフローするために加熱され、基板２０５は対応のメタライ
ゼーションパッド２１１をシリコン基板２１０の金属面２１２に接合するよう置
かれる。結果として生じるはんだバンプ２１０Ｃは、チップと次のレベルのアセ
ンブリとの間に、このケースでは基板２０５との間に、電気的および機械的なブ
リッジを形成する。
【００２３】 図２Ａ、図２Ｂ、および図２Ｃには示さないが、さまざまな技術を用いてはん
だバンプ２０１ｃのようなはんだバンプが基板の対応の金属パッドとの間に接続
を形成し、かつはんだバンプを崩壊させることなく基板２０５とチップ２１０と
にスキップすることを確実にできる。それらの１つは制御組立チップ接続（Ｃ４
）方法であって、ここではんだジョイントはフリップチップを集め、はんだバン
プはフリップチップと基板とを接続し、液体はんだのチップ接続表面張力はチッ
プの重みを支持し、かつジョイントの高さの崩壊を制御する。代替的なまたは相
補的な技術は、はんだジョイント内での銅ボール碍子またはガラスダムのような
、機械的な碍子の使用を含む。
【００２４】 上述のように、はんだバンプ材料（たとえば２０１、２０１Ｂ、および２０１
Ｃ）内の鉛は、しばしばα粒子放出体を含み得る。たとえば、低コストの鉛はし
ばしば微量のトリウムと、ポロニウムのようなさまざまな崩壊生成物と、放射性
起源同位体Ｐｂ210とを含む。図３Ａおよび図３Ｂ、図６Ａおよび図６Ｂ、図４
Ａおよび図４Ｂは、低アルファ鉛層３１０が、アルファ粒子放出に応答する回路
を含み得るチップ３３０の近傍に用いられる、さまざまな改良されたはんだバン
プ構成を示す。例示的な構成の各々を以下に説明する。
【００２５】 第１の例示的な構成においては、低アルファ鉛層３１０を用いる。図３Ａに示
すように、低アルファ鉛層３１０がチップ３３０の表面上に形成され、鉛３０２
（たとえばアルファ粒子放出体を含み得る低コストの鉛）がその上に形成される
。上述のように、錫の頂部層３１０が鉛の頂部に形成される。このようにして、
はんだバンプ先行物３２０が提供される。はんだバンプ先行物３２０は鉛３０２
と錫３０１との融点より上に加熱され、金属をリフローして図３Ｂに示すように
２つの合金にはんだバンプ３０３を形成させる。錫３０１と鉛３０２との合金が
はんだバンプ３０３を形成するにもかかわらず、低アルファ鉛層３１０は結果と
して生じるはんだバンプ３０３と実質的に混合せずに残留することに留意された
い。結果として、低アルファ鉛層３１０は、アルファ放出体を含むはんだバンプ
と、チップ３３０の反応性回路との間でα粒子バリアを形成する。低アルファ鉛
層３１０を結果として生じたはんだバンプ３０３と実質的に混合させずに維持す
るためのいくつもの方法を以下に詳述する。
【００２６】 Ｊ−ＳＴＤ−０１２（１９９６年１月）の２２−２３、２６頁に記載のように
、回路および装置、たとえばＤＲＡＭおよびＳＲＡＭチップのメモリセル内のソ
フトエラーは、実質的な問題である。実際、合同規格文書は、はんだはそのよう
なアルファ粒子反応性回路から適切な距離に保たれるべきことを記載する。たと
えば、（９７ＢｂＳｎ）とポリイミドでパッシベートされた４つのバンプ装置上
の反応性回路との間を１５０μｍ離すことが必要とされる。より厚いパッシベー
ションまたは金属シールドなどの対策は、近距離の影響を緩和することができる
が、この発明による低アルファ鉛層の使用は、現在のプロセス技術における変化
が要求されるために製造上の利点を有する。ここに説明する低アルファ鉛層を用
いると、通常の鉛（たとえば低コストのアルファ放出体含有鉛）を含む典型的な
はんだバンプを、０．３５μｍ（またはより小さな）プロセスによって製造され
た典型的なＳＲＡＭまたはＤＲＡＭセル上に、直接形成し得る。
【００２７】 一般的に鉛は、バルクの低コストの鉛と比較した場合の、α粒子放出性の相対
的な測定値と、α粒子反転に対する特定の装置技術の反応性とに基づき、低アル
ファ鉛であると考えられるであろう。言い換えると、「低さ」とはＣ４または他
のはんだバンププロセスに好適な低コストのバルク鉛の放出特性に相対的なもの
であって、かつ装置要件に相対的なものである。α粒子放出性に対する最適な「
低さ」は、特定の装置技術のα粒子反転に対するコストと反応性との関数である
。たとえば、装置反応性の所与の特定のレベルに対し、極度に低放出性の低アル
ファ鉛（たとえば、毎時間０．００１α粒子／ｃｍ2未満）が望ましい可能性が
ある。しかしながら、他の状況においては、毎時間０．１α粒子／ｃｍ2未満の
α粒子放出性を備えた低アルファ鉛が好適であり得る。低アルファ鉛層は一般の
鉛含有はんだからのα粒子に対するバリアとしても作用することから、低アルフ
ァ鉛層の厚みもまた因子である。市場の価格に応じて、非常に低い放出性の鉛の
より薄い低アルファ鉛層が、やや低い放出性の鉛のより厚い低アルファ鉛層より
も好ましいかも知れず、またはその逆であるかも知れない。
【００２８】 適切なα粒子放出性特性と層の厚みとは、異なった装置技術、統合性のレベル
、アルファ粒子反応性装置への近接性、バルクの低コスト鉛の放出性、および鉛
市場条件に対して、変動する。しかしながら、はんだバンプが直接キャッシュメ
モリセル上に設けられるマイクロプロセッサ製造において用いられる０．３５μ
ｍ技術に対しては、毎時間約０．０５α粒子／ｃｍ2未満の放出性を示す、１μ
ｍ未満の低アルファ鉛層が好適である。
【００２９】 低アルファ鉛層３１０を通常の鉛のはんだバンプ３０３と実質的に混合させず
に維持するために、いくつかの技術が好適である。たとえば、低アルファ鉛層３
１０は、付加的な成分とともに形成することにより、低アルファ鉛層３１０の融
点を錫３０１と鉛３０２との溶解のために必要となる温度より上に上昇させるこ
とができる。こうして、低アルファ鉛層３１０は、はんだバンプ３０３が形成さ
れたとしても固体形状に維持される。そのような付加的な成分材料は、融点を約
３０℃上昇させるだけでよい。好適な付加的な成分要素は以下を含み、 ・Ａｕ（＠重量％で１−１０％） ・Ｂａ（＠重量％で１−１０％） ・Ｃａ（＠重量％で１−１０％） ・Ｃｕ（＠重量％で１−１０％） ・Ｍｇ（＠重量％で１−１０％） ・Ｈｇ（＠重量％で１−１０％） ・希土類元素（＠重量％で１−５％） および、これらの組合せをも含む。これらの中で、Ｈｇ（＠重量％で４−５％
）、Ｍｇ（＠重量％で２−３％）およびＡｕ（＠重量％で３−４％）の成分要素
濃度が一般的に好ましい。特定の製造プロセスにおいて利用できる温度制御の精
度に応じて、低アルファ鉛層３１０の融点のより大きなまたはより小さな上昇を
もたらす成分要素の選択を行なうことができる。
【００３０】 低アルファ鉛層を、アルファ放出物含有材料と実質的に混合しないように維持
することを確実にするための別の技術は、低アルファ鉛の融点に比較してアルフ
ァ放出物含有材料の融点を低下させることにかかわる。図６Ａおよび図６Ｂに、
低アルファ鉛層６１０の上にＰｂＳｎはんだ合金６０２が形成される例示的な実
施例を示す。特に、低アルファ鉛層６１０は蒸発（または他の電気めっきなどの
方法）によって約１μｍの厚さに堆積される。はんだバンプ先行物６２０の残り
は、所望のＰｂ／Ｓｎ比率で堆積される。たとえば、蒸発プロセスにおいて、第
１のボート（または複数のボート）は低アルファ鉛を含み、残りは所望のＰｂＳ
ｎ混合物を含む、金属標的を含む一連のボートを用いることができる。蒸発サイ
クルが完了したとき（すなわち１回の完全なパスの後に）、ＰｂＳｎ合金の下に
約１μｍ厚さの低アルファ鉛層が形成される。
【００３１】 Ｓｎの分率は、ＰｂＳｎ合金の融点を低アルファ鉛の融点よりも低くするよう
選択される。たとえば、１０％のＳｎ分率は、低アルファ鉛層６１０の３２７℃
の融点に比較した場合、ＰｂＳｎ合金の融点を約３００℃に下げる。このように
、便利なリフロー温度を選択して、低アルファ鉛層６１０が溶解せずにα粒子放
出物を含有するＰｂＳｎ合金と実質的に混合せずに残留することを確実にするこ
とができる。したがって、低アルファ鉛層６１０の統合性（integrity）が維持
される一方、ＰｂＳｎはんだ合金６０２はリフローされ、チップ６３０上の反応
性装置（たとえばＳＲＡＭまたはＤＲＡＭセル）にα粒子遮蔽物を提供する。
【００３２】 実質的に純粋な低アルファ鉛が初期の層として約１μｍの厚みに堆積され、そ
の上にＰｂＩｎバンプが堆積される、ＰｂＩｎ合金のための同様の構成およびプ
ロセスも想起される。Ｉｎの分率は、ＰｂＩｎ混合物の融点が低アルファ鉛の融
点よりも低くなるように選択される。上述のように、この技術は、ＰｂＩｎ混合
物内の低コスト鉛の成分から放出されるα粒子への遮蔽物として作用する、整っ
た低アルファ鉛層を提供する。
【００３３】 はんだバンプ３０３が形成される場合であっても、低アルファ鉛層３１０がα
粒子放出物含有鉛と実質的に混合せずに残留することを確実にするための、別の
技術を、図４Ａおよび図４Ｂに示す。低アルファ鉛層３１０の多数の後続の組成
層が形成される。図４Ａおよび図４Ｂの例示的な実施例においては、たとえば蒸
発、スパッタリング、電着、電気めっき、スクリーンプリンティングなどの後続
の層形成プロセスステップによって、５つの０．２μｍ低アルファ鉛層４１１が
形成される。こうして、集積した（aggregate）低アルファ鉛層４１０は、低ア
ルファ鉛の頂部層と通常の鉛４０２の上の層との間の境界層４１２と、低アルフ
ァ鉛層４１０の間の多数の内部境界とを含む。これらの層の間の境界は、、リフ
ロー温度が鉛４０２、錫４０１、および低アルファ鉛４１０を溶解するのに十分
なときであっても、含有鉛４０２と少なくとも低アルファ鉛層４１０の下の部分
との混合を有利に制限する。ゲッタリングサイトとして作用することにより熱の
均一なフローを妨げる、層の間の境界（たとえば４１２、４１３）の存在によっ
て混合は妨げられる。
【００３４】 図４Ｂにリフロー後に結果として生じるはんだバンプ４０３を示す。低アルフ
ァ鉛４１０の個々の層が保たれていることに留意されたい。したがって、リフロ
ー後に、この発明によるはんだバンプは低アルファ鉛層を含み、該低アルファ鉛
層は実質的にアルファ粒子放出性同位体を含まず、かつ（通常のアルファ粒子放
出鉛を含む）はんだバンプ４０３からのα粒子放出に対するα粒子バリア層とし
て作用する。このようにして、大量の高価な低アルファ鉛、エラー訂正技術、他
のインジウムまたは金などの被覆層材料などを必要とすることなく、メモリセル
などの反応性回路がα粒子放出から防護される。
【００３５】 再び図３Ａおよび図３Ｂを参照するが、はんだバンプ先行物に対する典型的な
スケールは以下のとおりである。鉛層３０２の厚みは約６０μｍから７０μｍで
あるのに対し、低アルファ鉛層３１０の厚みは約１μｍである。さまざまな相対
的な寸法が可能であるが、消費される低アルファ鉛の量と経費とを減じるために
は、より低い低アルファ鉛層が一般的に有利である。他方では、より厚い層はα
粒子放出に対するより効果的なバリアと、起こり得る過渡エラーからのより堅固
な防護とを提供する。実施においては、１μｍの低アルファ鉛層が効率的である
と見出されたが、より薄い層およびより厚い層（たとえば０．５μｍから約５μ
ｍに変動する層）もまた好適であろう。そのような低アルファ鉛層は、蒸発、ス
パッタリング、電気めっき、または他のいかなる好適な方法によっても形成する
ことができる。
【００３６】 図５は、低アルファ鉛層３１０、４１０がはんだバンプ５０３のα粒子放出物
含有鉛とチップ３３０、４２０の反応性装置領域５０１との間に挿入される、チ
ップ３３０、４２０と基板５５０との間のＣ４バンプ相互接続（はんだバンプ５
０３）を示す。低アルファ鉛層はいずれかの好適な技術によって形成され維持さ
れる。たとえば、低アルファ鉛層は、図３Ａおよび図３Ｂに関して上述のとおり
（たとえば低アルファ鉛層をドープしてその融点を上げることにより）、または
図６Ａおよび図６Ｂに関して上述のとおり（たとえば、融点を下げた合金または
混合物を低アルファ鉛層の上に形成することにより）、または図４Ａおよび図４
Ｂに関して上述のとおり（たとえば、サブレイヤ境界にゲッタリングサイトを適
用することにより）、形成されリフローを通して維持されてもよい。いずれの場
合においても、通常のアルファ放出体含有鉛３０２、６０２、４０２の低アルフ
ァ鉛層３１０、６１０、４１０への混合は、実質的に制限されるかまたは妨げら
れる。
【００３７】 例示的に、α粒子反応性装置領域５０１は、チップ３３０、６３０、４２０上
に形成されるマイクロプロセッサに対する、たとえばキャッシュメモリの、ＤＲ
ＡＭまたはＳＲＡＭセルを含んでいてもよい。こうして、反応性装置領域５０１
をはんだバンプによって生成されたソフトエラーを引起こすα粒子放出に晒すこ
となく、はんだバンプ５０３を反応性装置領域５０１の近傍に形成することがで
きる。結果として、そのような反応性装置領域とはんだバンプの相互接続とは、
より高密度で、かつα粒子放出関連の位置的な制約がより少なく形成することが
できる。この発明に従って形成されたはんだバンプの利点は、３３０、６３０、
４２０などのチップ上のフィーチャサイズが減じられるにつれて、増加すること
が期待される。そのようなフィーチャサイズの減少は、たとえば約０．２５μｍ
に向上したマイクロプロセッサにおいては、α粒子起因ソフトエラーに対する装
置および回路（特にキャッシュのメモリセル）の脆弱性を増大させる。さらに、
そのようなより高密度の回路は高密度の相互接続を、よってチップスケール相互
接続形成のために利用可能であるチップ３３０、６３０、４２０の表面領域を、
必要とする。
【００３８】 この発明をさまざまな実施例を参照して説明してきたが、これらの実施例は例
示的なものであって、この発明の範囲はこれらに限定されるものではないことが
理解されるであろう。説明された実施例の多くの変形、修正例、追加および改良
が可能である。たとえば、鉛と錫とのはんだの組成が説明されてきたが、他のα
粒子放出物を含有する組成もまた低アルファ鉛層から利益を受けるであろう。た
とえば、ＩｎＳｂはんだ実施例が想起される。さらに、実施例は（１）はんだバ
ンプの低アルファ鉛部分の融点が、そのアルファ放出物含有鉛部分に対して高め
られるもの、（２）アルファ放出物含有鉛部分の融点が、そのはんだバンプの低
アルファ鉛部分に対して下げられるもの、および（３）低アルファ鉛層の構造的
な局面を用いて低アルファ鉛層とアルファ放出物含有鉛との混合を制限するもの
、が説明されてきたが、他の実施例は説明された局面を組合せて同様の効果を達
成してもよい。たとえば、低アルファ鉛層をドープしその融解温度を上昇させる
一方、その上にＰｂに基づく合金の融解温度を減じるように選択された合金成分
を備えた合金を形成してもよい。この発明の実施例は、たとえばＤＲＡＭ、ＳＲ
ＡＭなどのα粒子反応性メモリセルを有する半導体装置、またはオンチップキャ
ッシュまたはメインメモリを含むマイクロプロセッサに関して主に説明されてき
たが、他のα粒子反応性マイクロ電子装置に対する用途にもまた好適である。こ
れらおよび他の変形、修正例、追加および改良は、前掲の特許請求の範囲に規定
されるこの発明の範囲に含まれる。
【図面の簡単な説明】
【図１Ａ】 はんだバンプ相互接続を備えたフリップチップパッケージング
構成の側面図である。
【図１Ｂ】 相互接続前の図１Ａの構成の上面斜視図である。
【図２Ａ】 はんだバンプの側面図の時間系列での、Ｐｂ／Ｓｎバンプの先
行物の生成後の図である。
【図２Ｂ】 はんだバンプの側面図の時間系列での、ＰｂＳｎはんだバンプ
を形成するためのリフロー後の図である。
【図２Ｃ】 はんだバンプの側面図の時間系列での、パッケージング基板に
装着後の図である。
【図３Ａ】この発明の実施例に従った、はんだバンプ形成の側面図の時間系
列であって、通常の（α放出体含有）鉛からのα粒子から、半導体チップのα粒
子反応性装置および／または回路を遮蔽するよう一義召された低アルファ鉛（低
αＰｂ）層の図である。
【図３Ｂ】この発明の実施例に従った、はんだバンプ形成の側面図の時間系
列であって、その低α層がこの発明のさまざまな実施例に従って実質的に不変に
残留する、リフロー後の結果として生じるはんだバンプの図である。
【図４Ａ】その多数のサブレイヤから低α鉛層が形成されることにより、サ
ブレイヤの間の層が通常の（α放出体含有）鉛と低α鉛層との混合の防止に貢献
する、はんだバンプの実施例の図である。
【図４Ｂ】その多数のサブレイヤから低α鉛層が形成されることにより、サ
ブレイヤの間の層が通常の（α放出体含有）鉛と低α鉛層との混合の防止に貢献
する、はんだバンプの実施例の図である。
【図５】この発明の実施例に従って形成され維持される低α鉛層を含む改良
されたはんだバンプ構成と方法とを用いて、電気的および機械的に基板に結合さ
れたα粒子反応性装置および／または回路を含むチップの図である。
【図６Ａ】半導体チップのα粒子反応性装置および／または回路を、その上
に形成されるα放出体含有鉛のはんだ合金からのα粒子から遮蔽するよう位置決
めされる、低α鉛層の図である。
【図６Ｂ】その低α鉛層がそのはんだ合金よりも高い融点のために、実質的
に不変に保たれる、リフロー後に結果として生じるはんだバンプの図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ミラー，ロイ・エム アメリカ合衆国、78739 テキサス州、オ ースティン、アパチェ・フォレスト・ドラ イブ、3508 (72)発明者 マイル，ベルント ドイツ連邦共和国、デー−70378 シュト ゥットガルト、レーゲンプファイフェール ベーク、25 (72)発明者 ティフィン，ドン・エイ アメリカ合衆国、75056 テキサス州、 ザ・コロニー、ピィ・オゥ・ボックス・ 97902、ライス・ドライブ、5517 (72)発明者 ハッセイン，ティム・ゼット アメリカ合衆国、78739 テキサス州、オ ースティン、サビン・ヒル・レーン、 11117 Ｆターム(参考） 5E319 AA03 AC01 BB07 CC33 GG20

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 アルファ粒子（α粒子）反応性装置またはその上に規定され
    た回路を有する集積回路チップ上に形成されたはんだバンプであって、前記はん
    だバンプは、 少なくとも１つのα粒子放出性成分を含む第１の部分と、 前記集積回路チップに接触して形成された低アルファ鉛層とを含み、前記低ア
    ルファ鉛層は前記第１の部分と前記α粒子反応性装置または回路との間に位置決
    めされる、はんだバンプ。
  2. 【請求項２】 前記第１の部分は鉛含有はんだを含み、前記少なくとも１つ
    のα粒子放出性成分はＰｂ210を含む、請求項１に記載のはんだバンプ。
  3. 【請求項３】 前記低アルファ鉛層は実質的にα粒子放出性同位体を含まず
    、 前記低アルファ鉛層は前記第１の部分のα粒子放出に対し実質的に不透過性で
    あって、それにより前記α粒子反応性装置または回路内の、はんだバンプが関わ
    るα粒子起因ソフトエラーが実質的になくなる、請求項１に記載のはんだバンプ
    。
  4. 【請求項４】 前記低アルファ鉛層は、付加的な成分を含んで前記低アルフ
    ァ鉛層の融点を前記第１の部分のリフロー温度より上に上昇させる、請求項１に
    記載のはんだバンプ。
  5. 【請求項５】 前記第１の部分は鉛含有はんだを含み、 前記低アルファ鉛層は、複数の別々に形成されたそのサブレイヤを含み、前記
    サブレイヤの間の境界はリフローの間に、前記鉛含有はんだから前記低アルファ
    鉛層への前記α粒子放出放射性同位体の侵入を実質的に阻む、請求項１に記載の
    はんだバンプ。
  6. 【請求項６】 前記複数の別々に形成されたサブレイヤのうち少なくとも１
    つは、付加的な成分を含んで前記サブレイヤの融点を前記鉛含有体のリフロー温
    度より上に上昇させる、請求項５に記載のはんだバンプ。
  7. 【請求項７】 リフローされて、パッケージされた集積回路内の基板への電
    気的および機械的な接続を形成する、請求項１に記載のはんだバンプ。
  8. 【請求項８】 前記パッケージされた集積回路は、オンチップキャッシュを
    備えたマイクロプロセッサを含み、 前記α粒子反応性装置または回路は、前記オンチップキャッシュのメモリセル
    を含む、請求項７に記載のはんだバンプ。
  9. 【請求項９】 前記α粒子反応性装置または回路は、ＳＲＡＭメモリセルお
    よびＤＲＡＭメモリセルのうち１つを含む、請求項１に記載のはんだバンプ。
  10. 【請求項１０】 鉛含有はんだバンプから集積回路チップのα粒子反応性装
    置または回路上に入射するα粒子放射線を減じるための方法であって、 前記集積回路チップ上に低アルファ鉛層を形成し、その上に鉛含有はんだを形
    成して、前記鉛含有はんだと前記α粒子反応性装置または回路との間に配置され
    る前記低アルファ鉛層を有するはんだバンプ先行物を規定するステップと、 前記鉛含有はんだと前記低アルファ鉛層とを実質的に混合させることなく前記
    鉛含有はんだをリフローするよう選択された条件下で、前記はんだバンプ先行物
    をリフローするステップとを含む、方法。
  11. 【請求項１１】 前記リフローするステップは、前記低アルファ鉛層の融点
    より低いが、前記鉛含有はんだのリフロー温度より上の温度で行なわれる、請求
    項１０に記載の方法。
  12. 【請求項１２】 前記低アルファ鉛層を形成するステップは、前記低アルフ
    ァ鉛層の融点を、前記鉛含有はんだのリフロー温度よりも少なくとも約２５℃上
    昇させるよう選択された成分で低アルファ鉛をドープするステップを含む、請求
    項１０に記載の方法。
  13. 【請求項１３】 前記低アルファ鉛層を形成する前記ステップは、その複数
    のサブレイヤを形成するステップを含み、 前記サブレイヤの間の境界は、前記リフローするステップの間の前記鉛含有は
    んだの前記低アルファ鉛層への侵入を実質的に制限する、請求項１０に記載の方
    法。
  14. 【請求項１４】 上に規定されたα粒子反応性装置を有する集積回路チップ
    と、 前記集積回路チップに接続するための鉛系のはんだバンプとを含み、前記鉛系
    のはんだバンプは、前記集積回路チップの表面上に形成された低アルファ鉛層と
    、前記低アルファ鉛層の上に形成された鉛含有はんだ部分とを含み、前記低アル
    ファ鉛層はα粒子放出性成分を実質的に含まず、かつ前記鉛含有はんだ部分から
    のα粒子放出に対して実質的に不透過性である、装置。
  15. 【請求項１５】 半導体基板、チップキャリア、およびプリント回路板のう
    ちの１つを含み、前記鉛系のはんだバンプは、前記基板パッケージ、前記チップ
    キャリア、および前記プリント回路板のうちの１つを前記集積回路チップに電気
    的に接続する、請求項１４に記載の装置。
  16. 【請求項１６】 前記鉛系のはんだバンプは、前記α粒子反応性装置の上に
    直接形成される、請求項１４に記載の装置。
  17. 【請求項１７】 はんだバンプ先行物であって、 前記はんだバンプ先行物の近傍に規定される放射線反応性装置を有する半導体
    チップ上に形成される、第１の鉛系の導電性層を含み、前記第１の鉛系の導電性
    層は、実質的に放射性同位体を含まず、かつ放射線に対し実質的に不透過性であ
    り、前記はんだバンプ先行物はさらに 前記第１の鉛系の導電性層の上に形成された第２の鉛系の導電性層を含み、 前記第１および前記第２の鉛系の導電性層の組成は、前記はんだバンプ先行物
    が、前記第１の鉛系の導電性層の融点より低いリフロー温度でリフローされるこ
    とを可能にするよう選択される、はんだバンプ先行物。
  18. 【請求項１８】 前記第１の鉛系の導電性層は実質的にＰｂ210を含まず、
    前記第２の導電性材料はＰｂ210を含む、請求項１７に記載のはんだバンプ先行
    物。
  19. 【請求項１９】 半導体チップを基板、チップキャリアまたは回路板に接続
    するはんだバンプであって、前記半導体チップは、前記はんだバンプの近傍にお
    いて放射線起因ソフトエラーの影響を受けやすい装置を含み、前記はんだバンプ
    は、 複数の薄鉛層を含み、各々の厚みは０．５−０．２μｍ未満であり、前記複数
    の薄鉛層は前記半導体チップの回路に電気的に結合され、前記複数の薄鉛層はα
    粒子放出性同位体を実質的に含まず、かつα粒子に対して実質的に不透過性であ
    り、薄鉛層の各々は隣接する薄鉛層から層界面によって隔てられており、前記は
    んだバンプはさらに 前記複数の薄鉛層と前記基板との間に電気的に結合される鉛含有はんだ部分を
    含み、前記鉛含有はんだ部分は、前記はんだバンプの実質的な部分を含み、前記
    はんだバンプはさらに 前記薄鉛層のすべてではないがそれらの中に延在する遷移領域を含み、前記遷
    移領域は、前記鉛含有はんだ部分および前記薄鉛層からの混合材料を含む、はん
    だバンプ。
  20. 【請求項２０】 前記複数の薄鉛層に少なくとも１つ内の微量成分を含み、
    前記微量成分は、前記少なくとも１つの薄鉛層の溶解温度を前記鉛含有はんだ部
    分のリフロー温度に対して上昇させるよう選択される、請求項１９に記載のはん
    だバンプ。
JP2000583083A 1998-11-12 1999-09-02 低アルファ放出性はんだバンプ Expired - Fee Related JP4397530B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/189,922 US5965945A (en) 1998-11-12 1998-11-12 Graded PB for C4 pump technology
US09/189,922 1998-11-12
PCT/US1999/020143 WO2000030171A1 (en) 1998-11-12 1999-09-02 Low alpha emissive solder bumps

Publications (3)

Publication Number Publication Date
JP2002530865A true JP2002530865A (ja) 2002-09-17
JP2002530865A5 JP2002530865A5 (ja) 2006-09-28
JP4397530B2 JP4397530B2 (ja) 2010-01-13

Family

ID=22699324

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000583083A Expired - Fee Related JP4397530B2 (ja) 1998-11-12 1999-09-02 低アルファ放出性はんだバンプ

Country Status (6)

Country Link
US (2) US5965945A (ja)
EP (1) EP1138070B1 (ja)
JP (1) JP4397530B2 (ja)
KR (1) KR100608390B1 (ja)
DE (1) DE69907263T2 (ja)
WO (1) WO2000030171A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6330967B1 (en) 1997-03-13 2001-12-18 International Business Machines Corporation Process to produce a high temperature interconnection
US6043429A (en) * 1997-05-08 2000-03-28 Advanced Micro Devices, Inc. Method of making flip chip packages
US6140827A (en) * 1997-12-18 2000-10-31 Micron Technology, Inc. Method and apparatus for testing bumped die
US5965945A (en) * 1998-11-12 1999-10-12 Advanced Micro Devices, Inc. Graded PB for C4 pump technology
US6570251B1 (en) 1999-09-02 2003-05-27 Micron Technology, Inc. Under bump metalization pad and solder bump connections
US6545330B1 (en) * 2000-07-12 2003-04-08 International Business Machines Corporation On chip alpha-particle detector
US6572010B2 (en) * 2001-06-12 2003-06-03 Applied Materials Inc. Integrated solder bump deposition apparatus and method
US6877653B2 (en) * 2002-02-27 2005-04-12 Advanced Semiconductor Engineering, Inc. Method of modifying tin to lead ratio in tin-lead bump
US7547623B2 (en) 2002-06-25 2009-06-16 Unitive International Limited Methods of forming lead free solder bumps
AU2003272790A1 (en) * 2002-10-08 2004-05-04 Honeywell International Inc. Semiconductor packages, lead-containing solders and anodes and methods of removing alpha-emitters from materials
US7550858B1 (en) * 2005-07-19 2009-06-23 Xilinx, Inc. Random sequence generation using alpha particle emission
US20080203571A1 (en) * 2007-02-28 2008-08-28 Gotthard Jungnickel Backside metallization for integrated circuit devices
US7994043B1 (en) 2008-04-24 2011-08-09 Amkor Technology, Inc. Lead free alloy bump structure and fabrication method
US8877630B1 (en) * 2013-11-12 2014-11-04 Chipmos Technologies Inc. Semiconductor structure having a silver alloy bump body and manufacturing method thereof
US9368340B2 (en) * 2014-06-02 2016-06-14 Lam Research Corporation Metallization of the wafer edge for optimized electroplating performance on resistive substrates
KR102340973B1 (ko) 2015-09-18 2021-12-17 삼성전자주식회사 반도체 테스트 장치 및 방법과 데이터 분석 장치
US11152378B1 (en) 2020-03-25 2021-10-19 International Business Machines Corporation Reducing error rates with alpha particle protection

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4770698A (en) * 1987-09-21 1988-09-13 Cominco Ltd. Method for making low alpha count lead
US5089440A (en) * 1990-03-14 1992-02-18 International Business Machines Corporation Solder interconnection structure and process for making
US5406701A (en) * 1992-10-02 1995-04-18 Irvine Sensors Corporation Fabrication of dense parallel solder bump connections
US5329423A (en) * 1993-04-13 1994-07-12 Scholz Kenneth D Compressive bump-and-socket interconnection scheme for integrated circuits
US5651873A (en) * 1994-06-30 1997-07-29 Mitsubishi Materials Corporation Electroplating solution for forming Pb-Sn alloy bump electrodes on semiconductor wafer surface
US5808874A (en) * 1996-05-02 1998-09-15 Tessera, Inc. Microelectronic connections with liquid conductive elements
US5897336A (en) * 1996-08-05 1999-04-27 International Business Machines Corporation Direct chip attach for low alpha emission interconnect system
US6043429A (en) * 1997-05-08 2000-03-28 Advanced Micro Devices, Inc. Method of making flip chip packages
US5990564A (en) * 1997-05-30 1999-11-23 Lucent Technologies Inc. Flip chip packaging of memory chips
US5965945A (en) * 1998-11-12 1999-10-12 Advanced Micro Devices, Inc. Graded PB for C4 pump technology

Also Published As

Publication number Publication date
EP1138070B1 (en) 2003-04-23
JP4397530B2 (ja) 2010-01-13
DE69907263D1 (de) 2003-05-28
KR20010080445A (ko) 2001-08-22
US6144103A (en) 2000-11-07
EP1138070A1 (en) 2001-10-04
US5965945A (en) 1999-10-12
KR100608390B1 (ko) 2006-08-09
WO2000030171A1 (en) 2000-05-25
DE69907263T2 (de) 2004-03-25

Similar Documents

Publication Publication Date Title
JP4397530B2 (ja) 低アルファ放出性はんだバンプ
JP3232042B2 (ja) メモリチップパッケージ
US6043429A (en) Method of making flip chip packages
US7078822B2 (en) Microelectronic device interconnects
US7554201B2 (en) Tin-bismuth (Sn-Bi) family alloy solder and semiconductor device using the same
US8603861B2 (en) Alpha shielding techniques and configurations
TW510031B (en) Improved pillar connections for semiconductor chip and methods of manufacture
KR100876485B1 (ko) 주석 함량이 많은 땜납 범프의 이용을 가능하게 하는ｕｂｍ층
US20040262726A1 (en) Electromigration barrier layers for solder joints
JP4068801B2 (ja) 半導体装置
US20040046257A1 (en) Package design and method of manufacture for chip grid array
US20030183932A1 (en) Semiconductor element, manufacturing method thereof and BGA-type semiconductor device
KR20220147562A (ko) 범프 구조물을 갖는 반도체 디바이스 및 반도체 디바이스의 제조 방법
JP2000216196A (ja) 半田接合方法並びに電子装置及びその製造方法
JP2002530865A5 (ja)
JP3568676B2 (ja) 半導体装置、回路基板及び電子回路装置
US8268716B2 (en) Creation of lead-free solder joint with intermetallics
US20040065949A1 (en) [solder bump]
JP2001237259A (ja) ハンダ合金、回路基板、半導体装置及びその製造方法
JPH01286448A (ja) 半導体装置の製造方法
JPH11330678A (ja) 半田接合方法及び回路基板並びにその回路基板を用いた電子装置
JP3469093B2 (ja) 印刷回路基板および実装回路基板の製造方法
JP3594442B2 (ja) 半導体装置
Lim et al. Low temperature 1st level interconnect in Packaging and its Challenges
Lee Lead-free soldering and low alpha solders for wafer level interconnects

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060728

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081224

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090323

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090330

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090825

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090904

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091006

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091021

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121030

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121030

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121030

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131030

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees