JP2002530865A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2002530865A5 JP2002530865A5 JP2000583083A JP2000583083A JP2002530865A5 JP 2002530865 A5 JP2002530865 A5 JP 2002530865A5 JP 2000583083 A JP2000583083 A JP 2000583083A JP 2000583083 A JP2000583083 A JP 2000583083A JP 2002530865 A5 JP2002530865 A5 JP 2002530865A5
- Authority
- JP
- Japan
- Prior art keywords
- layer
- alpha
- particle
- low alpha
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910000679 solder Inorganic materials 0.000 description 40
- LBDSXVIYZYSRII-IGMARMGPSA-N α-particle Chemical compound [4He+2] LBDSXVIYZYSRII-IGMARMGPSA-N 0.000 description 21
- 238000002844 melting Methods 0.000 description 7
- 239000002245 particle Substances 0.000 description 6
- 239000000969 carrier Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910007116 SnPb Inorganic materials 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- OFHCOWSQAMBJIW-AVJTYSNKSA-N Alfacalcidol Chemical compound C1(/[C@@H]2CC[C@@H]([C@]2(CCC1)C)[C@H](C)CCCC(C)C)=C\C=C1\C[C@@H](O)C[C@H](O)C1=C OFHCOWSQAMBJIW-AVJTYSNKSA-N 0.000 description 1
- 102000014961 Protein Precursors Human genes 0.000 description 1
- 108010078762 Protein Precursors Proteins 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000029578 entry into host Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- OZAIFHULBGXAKX-UHFFFAOYSA-N precursor Substances N#CC(C)(C)N=NC(C)(C)C#N OZAIFHULBGXAKX-UHFFFAOYSA-N 0.000 description 1
- 230000005258 radioactive decay Effects 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
Description
【特許請求の範囲】
【請求項1】 α粒子反応性装置が上に規定された集積回路チップと、
前記集積回路チップに接続するためのPb系のはんだバンプとを含み、前記Pb系のはんだバンプは、前記集積回路チップの表面上に形成された低アルファPb層と、前記低アルファPb層の上に形成されたPb含有はんだ部分とを含み、前記低アルファPb層はα粒子放出性成分を実質的に含まず、かつ前記Pb含有はんだ部分からのα粒子放出に対して実質的に不透過性である、装置。
【請求項2】 基板パッケージ、チップキャリア、およびプリント回路板のうちの1つをさらに含み、前記Pb系のはんだバンプは、基板パッケージ、チップキャリア、およびプリント回路板のうちの前記1つを前記集積回路チップに電気的に接続する、請求項1に記載の装置。
【請求項3】 前記Pb系のはんだバンプは、前記α粒子反応性装置の上に直接形成される、請求項1に記載の装置。
【請求項4】 前記α粒子反応性装置は、SRAMメモリセルおよびDRAMメモリセルのうちの1つと関連付けられる、請求項1に記載の装置。
【請求項5】 前記集積回路チップはマイクロプロセッサ、メモリ、およびキャッシュのうちの1つを含む、請求項1に記載の装置。
【請求項6】 メモリ回路に結合されるマイクロプロセッサ回路をさらに含み、
前記メモリ回路および前記マイクロプロセッサ回路のうちの1つは、前記α粒子反応性装置を含む、請求項1に記載の装置。
【請求項7】 キャッシュ回路およびマイクロプロセッサ回路をさらに含み、前記キャッシュ回路および前記マイクロプロセッサ回路は双方とも前記集積回路チップ上に規定され、
前記α粒子反応性装置は前記キャッシュ回路のメモリセルと関連付けられる、請求項1に記載の装置。
【請求項8】 半導体チップを基板、チップキャリアおよび回路板のうちの1つに接続するはんだバンプであって、前記半導体チップは、前記はんだバンプの近傍において放射線起因ソフトエラーの影響を受けやすい装置を含み、前記はんだバンプは、
各々の厚さが約0.5−0.2μm未満である複数の薄いPb層を含み、前記複数の薄いPb層は前記半導体チップの回路に電気的に結合され、前記複数の薄いPb層はα粒子放出性同位体を実質的に含まず、かつα粒子に対して実質的に不透過性であり、薄いPb
層の各々は隣接する薄いPb層から層界面によって隔てられており、前記はんだバンプはさらに
前記複数の薄いPb層と前記基板との間に電気的に結合されるPb含有はんだ部分を含み、前記Pb含有はんだ部分は、前記はんだバンプの相当の割合を含み、前記はんだバンプはさらに
前記薄いPb層のすべてではないがそれらの中に延在する遷移領域を含み、前記遷移領域は、前記Pb含有はんだ部分および前記薄いPb層からの混合材料を含む、はんだバンプ。
【請求項9】 前記複数の薄いPb層の少なくとも1つ内に微量成分をさらに含み、前記微量成分は、前記少なくとも1つの薄いPb層の溶解温度を前記Pb含有はんだ部分のリフロー温度に対して上昇させるよう選択される、請求項8に記載のはんだバンプ。
【請求項10】 前記複数の薄いPb層は実質的にPb210を含まない、請求項8に記載のはんだバンプ。
【請求項11】 前記複数の薄いPb層の前記溶解温度は、前記リフロー温度よりも少なくとも約30℃高い、請求項8に記載のはんだバンプ。
【請求項12】 前記Pb含有はんだ部分は、少なくとも1つのα粒子放出性成分を含む、請求項1に記載の装置。
【請求項13】 前記少なくとも1つのα粒子放出性成分はPb210を含む、請求項12に記載の装置。
【請求項14】 前記低アルファPb層は、前記Pb含有はんだ部分の約100分の1から約1000分の1のα粒子放出特性を示す、請求項1に記載の装置。
【請求項15】 前記低アルファPb層は、毎時間約0.1から約0.001α粒子/cm2のα粒子放出特性を示す、請求項1に記載の装置。
【請求項16】 前記Pb含有はんだ部分は、毎時間約1−10α粒子/cm2よりも高いα粒子放出特性を示す、請求項1に記載の装置。
【請求項17】 前記低アルファPb層は第1のα粒子放出特性を示し、前記Pb含有はんだ部分は第2のα粒子放出特性を示し、
前記低アルファPb層の厚さは前記第1および第2のα粒子放出特性に従って選択され、前記第1のα粒子放出特性の前記第2のα粒子放出特性に対する比率が低いほど、前記低アルファPb層の厚さを薄くし得る、請求項1に記載の装置。
【請求項18】 前記Pb含有はんだ部分は、Pb210およびその放射性崩壊先行物のいずれかまたは両方を含む、請求項1に記載の装置。
【請求項19】 前記Pb含有はんだ部分は、SnPbはんだまたはInPbはんだのうちの1つを含む、請求項1に記載の装置。
【請求項20】 前記低アルファPb層は、前記低アルファPb層の融点を前記Pb含有はんだ部分のリフロー温度よりも高く上昇させるための付加的な成分を含む、請求項1に記載の装置。
【請求項21】 前記付加的な成分は、Au、Ba、Ca、Cu、Mg、Hg、および希土類元素の群から選択される元素を含む、請求項20に記載の装置。
【請求項22】 前記付加的な成分は前記低アルファPb層に、その融点を、前記Pb含有はんだ部分の前記リフロー温度よりも少なくとも約25度高く上昇させるのに十分な濃度で導入される、請求項20に記載の装置。
【請求項23】 前記付加的な成分は、約3重量%から約4重量%の濃度のAu、約2重量%から約3重量%の濃度のMg、約4重量%から約5重量%の濃度のHgの群から選択される元素を含む、請求項20に記載の装置。
【請求項24】 前記Pb含有はんだ部分は、前記低アルファPb層の融点よりも低いリフロー温度を有する、請求項20に記載の装置。
【請求項25】 前記Pb含有はんだ部分はSnPbはんだおよびInPbはんだのうちの1つを含み、
前記低アルファPb層は、前記Pb含有はんだ部分のリフロー温度よりも少なくとも約
25℃高い融点を有する、請求項20に記載の装置。
【請求項26】 前記低アルファPb層は、複数の別々に形成されたそのサブレイヤを含み、前記サブレイヤの間の境界は、リフローの間の前記Pb含有はんだ部分から前記低アルファPb層への前記α粒子放出放射性同位体の侵入を実質的に阻む、請求項1に記載の装置。
【請求項27】 前記低アルファPb層は、前記集積回路チップの導電性部分と電気的に接触して形成される、請求項1に記載の装置。
【請求項28】 前記Pb系はんだバンプは、リフローされて、パッケージされた集積回路内の電気的および機械的な接続を形成する、請求項1に記載の装置。
【請求項29】 前記パッケージされた集積回路は、オンチップキャッシュを備えたマイクロプロセッサを含み、
前記α粒子反応性装置または回路は、前記オンチップキャッシュのメモリセルを含む、請求項28に記載の装置。
【請求項30】 前記α粒子反応性装置または回路は、SRAMメモリセルおよびDRAMメモリセルのうちの1つを含む、請求項1に記載の装置。
【請求項31】 前記低アルファPb層は厚さが少なくとも約0.5μmである、請求項1に記載の装置。
【請求項32】 前記低アルファPb層は厚さが少なくとも約1.0μmである、請求項1に記載の装置。
【請求項33】 前記低アルファPb層の前記複数の別々に形成されたサブレイヤは、合計で厚さが少なくとも約1.0μmである、請求項26に記載の装置。
【請求項34】 前記低アルファPb層の前記複数の別々に形成されたサブレイヤは、各々の厚さが約0.2μmである、請求項26に記載の装置。
【請求項35】 前記低アルファPb層の前記複数の別々に形成されたサブレイヤのうちの少なくとも1つは、前記少なくとも1つのサブレイヤの融点を前記Pb含有はんだ部分のリフロー温度よりも高く上昇させるための付加的な成分を含む、請求項26に記載の装置。
【請求項36】 前記低アルファPb層は、前記Pb含有はんだ部分の約50分の1未満のα粒子放出特性を示す、請求項1に記載の装置。
【請求項37】 前記低アルファPb層は、毎時間約0.5α粒子/cm2のα粒子放出特性を示す、請求項1に記載の装置。
【請求項38】 前記低アルファPb層は、毎時間約0.1−約0.001α粒子/cm2未満のα粒子放出特性を示す、請求項1に記載の装置。
【請求項1】 α粒子反応性装置が上に規定された集積回路チップと、
前記集積回路チップに接続するためのPb系のはんだバンプとを含み、前記Pb系のはんだバンプは、前記集積回路チップの表面上に形成された低アルファPb層と、前記低アルファPb層の上に形成されたPb含有はんだ部分とを含み、前記低アルファPb層はα粒子放出性成分を実質的に含まず、かつ前記Pb含有はんだ部分からのα粒子放出に対して実質的に不透過性である、装置。
【請求項2】 基板パッケージ、チップキャリア、およびプリント回路板のうちの1つをさらに含み、前記Pb系のはんだバンプは、基板パッケージ、チップキャリア、およびプリント回路板のうちの前記1つを前記集積回路チップに電気的に接続する、請求項1に記載の装置。
【請求項3】 前記Pb系のはんだバンプは、前記α粒子反応性装置の上に直接形成される、請求項1に記載の装置。
【請求項4】 前記α粒子反応性装置は、SRAMメモリセルおよびDRAMメモリセルのうちの1つと関連付けられる、請求項1に記載の装置。
【請求項5】 前記集積回路チップはマイクロプロセッサ、メモリ、およびキャッシュのうちの1つを含む、請求項1に記載の装置。
【請求項6】 メモリ回路に結合されるマイクロプロセッサ回路をさらに含み、
前記メモリ回路および前記マイクロプロセッサ回路のうちの1つは、前記α粒子反応性装置を含む、請求項1に記載の装置。
【請求項7】 キャッシュ回路およびマイクロプロセッサ回路をさらに含み、前記キャッシュ回路および前記マイクロプロセッサ回路は双方とも前記集積回路チップ上に規定され、
前記α粒子反応性装置は前記キャッシュ回路のメモリセルと関連付けられる、請求項1に記載の装置。
【請求項8】 半導体チップを基板、チップキャリアおよび回路板のうちの1つに接続するはんだバンプであって、前記半導体チップは、前記はんだバンプの近傍において放射線起因ソフトエラーの影響を受けやすい装置を含み、前記はんだバンプは、
各々の厚さが約0.5−0.2μm未満である複数の薄いPb層を含み、前記複数の薄いPb層は前記半導体チップの回路に電気的に結合され、前記複数の薄いPb層はα粒子放出性同位体を実質的に含まず、かつα粒子に対して実質的に不透過性であり、薄いPb
層の各々は隣接する薄いPb層から層界面によって隔てられており、前記はんだバンプはさらに
前記複数の薄いPb層と前記基板との間に電気的に結合されるPb含有はんだ部分を含み、前記Pb含有はんだ部分は、前記はんだバンプの相当の割合を含み、前記はんだバンプはさらに
前記薄いPb層のすべてではないがそれらの中に延在する遷移領域を含み、前記遷移領域は、前記Pb含有はんだ部分および前記薄いPb層からの混合材料を含む、はんだバンプ。
【請求項9】 前記複数の薄いPb層の少なくとも1つ内に微量成分をさらに含み、前記微量成分は、前記少なくとも1つの薄いPb層の溶解温度を前記Pb含有はんだ部分のリフロー温度に対して上昇させるよう選択される、請求項8に記載のはんだバンプ。
【請求項10】 前記複数の薄いPb層は実質的にPb210を含まない、請求項8に記載のはんだバンプ。
【請求項11】 前記複数の薄いPb層の前記溶解温度は、前記リフロー温度よりも少なくとも約30℃高い、請求項8に記載のはんだバンプ。
【請求項12】 前記Pb含有はんだ部分は、少なくとも1つのα粒子放出性成分を含む、請求項1に記載の装置。
【請求項13】 前記少なくとも1つのα粒子放出性成分はPb210を含む、請求項12に記載の装置。
【請求項14】 前記低アルファPb層は、前記Pb含有はんだ部分の約100分の1から約1000分の1のα粒子放出特性を示す、請求項1に記載の装置。
【請求項15】 前記低アルファPb層は、毎時間約0.1から約0.001α粒子/cm2のα粒子放出特性を示す、請求項1に記載の装置。
【請求項16】 前記Pb含有はんだ部分は、毎時間約1−10α粒子/cm2よりも高いα粒子放出特性を示す、請求項1に記載の装置。
【請求項17】 前記低アルファPb層は第1のα粒子放出特性を示し、前記Pb含有はんだ部分は第2のα粒子放出特性を示し、
前記低アルファPb層の厚さは前記第1および第2のα粒子放出特性に従って選択され、前記第1のα粒子放出特性の前記第2のα粒子放出特性に対する比率が低いほど、前記低アルファPb層の厚さを薄くし得る、請求項1に記載の装置。
【請求項18】 前記Pb含有はんだ部分は、Pb210およびその放射性崩壊先行物のいずれかまたは両方を含む、請求項1に記載の装置。
【請求項19】 前記Pb含有はんだ部分は、SnPbはんだまたはInPbはんだのうちの1つを含む、請求項1に記載の装置。
【請求項20】 前記低アルファPb層は、前記低アルファPb層の融点を前記Pb含有はんだ部分のリフロー温度よりも高く上昇させるための付加的な成分を含む、請求項1に記載の装置。
【請求項21】 前記付加的な成分は、Au、Ba、Ca、Cu、Mg、Hg、および希土類元素の群から選択される元素を含む、請求項20に記載の装置。
【請求項22】 前記付加的な成分は前記低アルファPb層に、その融点を、前記Pb含有はんだ部分の前記リフロー温度よりも少なくとも約25度高く上昇させるのに十分な濃度で導入される、請求項20に記載の装置。
【請求項23】 前記付加的な成分は、約3重量%から約4重量%の濃度のAu、約2重量%から約3重量%の濃度のMg、約4重量%から約5重量%の濃度のHgの群から選択される元素を含む、請求項20に記載の装置。
【請求項24】 前記Pb含有はんだ部分は、前記低アルファPb層の融点よりも低いリフロー温度を有する、請求項20に記載の装置。
【請求項25】 前記Pb含有はんだ部分はSnPbはんだおよびInPbはんだのうちの1つを含み、
前記低アルファPb層は、前記Pb含有はんだ部分のリフロー温度よりも少なくとも約
25℃高い融点を有する、請求項20に記載の装置。
【請求項26】 前記低アルファPb層は、複数の別々に形成されたそのサブレイヤを含み、前記サブレイヤの間の境界は、リフローの間の前記Pb含有はんだ部分から前記低アルファPb層への前記α粒子放出放射性同位体の侵入を実質的に阻む、請求項1に記載の装置。
【請求項27】 前記低アルファPb層は、前記集積回路チップの導電性部分と電気的に接触して形成される、請求項1に記載の装置。
【請求項28】 前記Pb系はんだバンプは、リフローされて、パッケージされた集積回路内の電気的および機械的な接続を形成する、請求項1に記載の装置。
【請求項29】 前記パッケージされた集積回路は、オンチップキャッシュを備えたマイクロプロセッサを含み、
前記α粒子反応性装置または回路は、前記オンチップキャッシュのメモリセルを含む、請求項28に記載の装置。
【請求項30】 前記α粒子反応性装置または回路は、SRAMメモリセルおよびDRAMメモリセルのうちの1つを含む、請求項1に記載の装置。
【請求項31】 前記低アルファPb層は厚さが少なくとも約0.5μmである、請求項1に記載の装置。
【請求項32】 前記低アルファPb層は厚さが少なくとも約1.0μmである、請求項1に記載の装置。
【請求項33】 前記低アルファPb層の前記複数の別々に形成されたサブレイヤは、合計で厚さが少なくとも約1.0μmである、請求項26に記載の装置。
【請求項34】 前記低アルファPb層の前記複数の別々に形成されたサブレイヤは、各々の厚さが約0.2μmである、請求項26に記載の装置。
【請求項35】 前記低アルファPb層の前記複数の別々に形成されたサブレイヤのうちの少なくとも1つは、前記少なくとも1つのサブレイヤの融点を前記Pb含有はんだ部分のリフロー温度よりも高く上昇させるための付加的な成分を含む、請求項26に記載の装置。
【請求項36】 前記低アルファPb層は、前記Pb含有はんだ部分の約50分の1未満のα粒子放出特性を示す、請求項1に記載の装置。
【請求項37】 前記低アルファPb層は、毎時間約0.5α粒子/cm2のα粒子放出特性を示す、請求項1に記載の装置。
【請求項38】 前記低アルファPb層は、毎時間約0.1−約0.001α粒子/cm2未満のα粒子放出特性を示す、請求項1に記載の装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/189,922 | 1998-11-12 | ||
US09/189,922 US5965945A (en) | 1998-11-12 | 1998-11-12 | Graded PB for C4 pump technology |
PCT/US1999/020143 WO2000030171A1 (en) | 1998-11-12 | 1999-09-02 | Low alpha emissive solder bumps |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2002530865A JP2002530865A (ja) | 2002-09-17 |
JP2002530865A5 true JP2002530865A5 (ja) | 2006-09-28 |
JP4397530B2 JP4397530B2 (ja) | 2010-01-13 |
Family
ID=22699324
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000583083A Expired - Fee Related JP4397530B2 (ja) | 1998-11-12 | 1999-09-02 | 低アルファ放出性はんだバンプ |
Country Status (6)
Country | Link |
---|---|
US (2) | US5965945A (ja) |
EP (1) | EP1138070B1 (ja) |
JP (1) | JP4397530B2 (ja) |
KR (1) | KR100608390B1 (ja) |
DE (1) | DE69907263T2 (ja) |
WO (1) | WO2000030171A1 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6330967B1 (en) * | 1997-03-13 | 2001-12-18 | International Business Machines Corporation | Process to produce a high temperature interconnection |
US6043429A (en) * | 1997-05-08 | 2000-03-28 | Advanced Micro Devices, Inc. | Method of making flip chip packages |
US6140827A (en) | 1997-12-18 | 2000-10-31 | Micron Technology, Inc. | Method and apparatus for testing bumped die |
US5965945A (en) * | 1998-11-12 | 1999-10-12 | Advanced Micro Devices, Inc. | Graded PB for C4 pump technology |
US6570251B1 (en) * | 1999-09-02 | 2003-05-27 | Micron Technology, Inc. | Under bump metalization pad and solder bump connections |
US6545330B1 (en) * | 2000-07-12 | 2003-04-08 | International Business Machines Corporation | On chip alpha-particle detector |
US6572010B2 (en) * | 2001-06-12 | 2003-06-03 | Applied Materials Inc. | Integrated solder bump deposition apparatus and method |
US6877653B2 (en) * | 2002-02-27 | 2005-04-12 | Advanced Semiconductor Engineering, Inc. | Method of modifying tin to lead ratio in tin-lead bump |
US7547623B2 (en) | 2002-06-25 | 2009-06-16 | Unitive International Limited | Methods of forming lead free solder bumps |
WO2004034427A2 (en) * | 2002-10-08 | 2004-04-22 | Honeywell International Inc. | Semiconductor packages, lead-containing solders and anodes and methods of removing alpha-emitters from materials |
US7550858B1 (en) * | 2005-07-19 | 2009-06-23 | Xilinx, Inc. | Random sequence generation using alpha particle emission |
US20080203571A1 (en) * | 2007-02-28 | 2008-08-28 | Gotthard Jungnickel | Backside metallization for integrated circuit devices |
US7994043B1 (en) | 2008-04-24 | 2011-08-09 | Amkor Technology, Inc. | Lead free alloy bump structure and fabrication method |
US8877630B1 (en) * | 2013-11-12 | 2014-11-04 | Chipmos Technologies Inc. | Semiconductor structure having a silver alloy bump body and manufacturing method thereof |
US9368340B2 (en) * | 2014-06-02 | 2016-06-14 | Lam Research Corporation | Metallization of the wafer edge for optimized electroplating performance on resistive substrates |
KR102340973B1 (ko) | 2015-09-18 | 2021-12-17 | 삼성전자주식회사 | 반도체 테스트 장치 및 방법과 데이터 분석 장치 |
US11152378B1 (en) | 2020-03-25 | 2021-10-19 | International Business Machines Corporation | Reducing error rates with alpha particle protection |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4770698A (en) * | 1987-09-21 | 1988-09-13 | Cominco Ltd. | Method for making low alpha count lead |
US5089440A (en) * | 1990-03-14 | 1992-02-18 | International Business Machines Corporation | Solder interconnection structure and process for making |
US5406701A (en) * | 1992-10-02 | 1995-04-18 | Irvine Sensors Corporation | Fabrication of dense parallel solder bump connections |
US5329423A (en) * | 1993-04-13 | 1994-07-12 | Scholz Kenneth D | Compressive bump-and-socket interconnection scheme for integrated circuits |
US5651873A (en) * | 1994-06-30 | 1997-07-29 | Mitsubishi Materials Corporation | Electroplating solution for forming Pb-Sn alloy bump electrodes on semiconductor wafer surface |
US5808874A (en) * | 1996-05-02 | 1998-09-15 | Tessera, Inc. | Microelectronic connections with liquid conductive elements |
US5897336A (en) * | 1996-08-05 | 1999-04-27 | International Business Machines Corporation | Direct chip attach for low alpha emission interconnect system |
US6043429A (en) * | 1997-05-08 | 2000-03-28 | Advanced Micro Devices, Inc. | Method of making flip chip packages |
US5990564A (en) * | 1997-05-30 | 1999-11-23 | Lucent Technologies Inc. | Flip chip packaging of memory chips |
US5965945A (en) * | 1998-11-12 | 1999-10-12 | Advanced Micro Devices, Inc. | Graded PB for C4 pump technology |
-
1998
- 1998-11-12 US US09/189,922 patent/US5965945A/en not_active Expired - Lifetime
-
1999
- 1999-08-09 US US09/370,698 patent/US6144103A/en not_active Expired - Lifetime
- 1999-09-02 EP EP99944062A patent/EP1138070B1/en not_active Expired - Lifetime
- 1999-09-02 KR KR1020017006048A patent/KR100608390B1/ko not_active IP Right Cessation
- 1999-09-02 DE DE69907263T patent/DE69907263T2/de not_active Expired - Lifetime
- 1999-09-02 JP JP2000583083A patent/JP4397530B2/ja not_active Expired - Fee Related
- 1999-09-02 WO PCT/US1999/020143 patent/WO2000030171A1/en active IP Right Grant
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002530865A5 (ja) | ||
JP3232042B2 (ja) | メモリチップパッケージ | |
US7291549B2 (en) | Method and structure to reduce risk of gold embrittlement in solder joints | |
KR100790978B1 (ko) | 저온에서의 접합 방법, 및 이를 이용한 반도체 패키지 실장 방법 | |
US6329712B1 (en) | High density flip chip memory arrays | |
US5897336A (en) | Direct chip attach for low alpha emission interconnect system | |
US20090134528A1 (en) | Semiconductor package, electronic device including the semiconductor package, and method of manufacturing the semiconductor package | |
US6611434B1 (en) | Stacked multi-chip package structure with on-chip integration of passive component | |
JP4397530B2 (ja) | 低アルファ放出性はんだバンプ | |
TWI240977B (en) | Structure and formation method for conductive bump | |
JP2002043352A (ja) | 半導体素子とその製造方法および半導体装置 | |
US20110122592A1 (en) | First-level interconnects with slender columns, and processes of forming same | |
JP2000216196A (ja) | 半田接合方法並びに電子装置及びその製造方法 | |
US20190013296A1 (en) | Interconnect structures with intermetallic palladium joints and associated systems and methods | |
JP3568676B2 (ja) | 半導体装置、回路基板及び電子回路装置 | |
US20090146299A1 (en) | Semiconductor package and method thereof | |
US7170167B2 (en) | Method for manufacturing wafer level chip scale package structure | |
US20100015762A1 (en) | Solder Interconnect | |
KR20230016520A (ko) | 반도체 패키지 | |
US7838999B1 (en) | System and method of manufacture for interconnecting an integrated circuit and a substrate | |
JPH11330678A (ja) | 半田接合方法及び回路基板並びにその回路基板を用いた電子装置 | |
JP2001332641A (ja) | 半導体装置の製造方法および半導体装置 | |
US20230317565A1 (en) | Electronic package and manufacturing method thereof | |
JP3594442B2 (ja) | 半導体装置 | |
JP3469093B2 (ja) | 印刷回路基板および実装回路基板の製造方法 |