JP4397530B2 - 低アルファ放出性はんだバンプ - Google Patents
低アルファ放出性はんだバンプ Download PDFInfo
- Publication number
- JP4397530B2 JP4397530B2 JP2000583083A JP2000583083A JP4397530B2 JP 4397530 B2 JP4397530 B2 JP 4397530B2 JP 2000583083 A JP2000583083 A JP 2000583083A JP 2000583083 A JP2000583083 A JP 2000583083A JP 4397530 B2 JP4397530 B2 JP 4397530B2
- Authority
- JP
- Japan
- Prior art keywords
- alpha
- layer
- low
- solder
- low alpha
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910000679 solder Inorganic materials 0.000 title claims description 146
- 239000002245 particle Substances 0.000 claims description 85
- 238000002844 melting Methods 0.000 claims description 29
- 230000008018 melting Effects 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 29
- 239000004065 semiconductor Substances 0.000 claims description 21
- 239000002243 precursor Substances 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 9
- 230000005855 radiation Effects 0.000 claims description 5
- 229910007116 SnPb Inorganic materials 0.000 claims description 4
- LBDSXVIYZYSRII-IGMARMGPSA-N alpha-particle Chemical compound [4He+2] LBDSXVIYZYSRII-IGMARMGPSA-N 0.000 claims description 4
- OFHCOWSQAMBJIW-AVJTYSNKSA-N alfacalcidol Chemical compound C1(/[C@@H]2CC[C@@H]([C@]2(CCC1)C)[C@H](C)CCCC(C)C)=C\C=C1\C[C@@H](O)C[C@H](O)C1=C OFHCOWSQAMBJIW-AVJTYSNKSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 230000005258 radioactive decay Effects 0.000 claims description 2
- 229910052761 rare earth metal Inorganic materials 0.000 claims description 2
- 230000007704 transition Effects 0.000 claims 2
- 229910052791 calcium Inorganic materials 0.000 claims 1
- 239000010410 layer Substances 0.000 description 100
- 238000000034 method Methods 0.000 description 37
- 229910045601 alloy Inorganic materials 0.000 description 16
- 239000000956 alloy Substances 0.000 description 16
- 239000000203 mixture Substances 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 229910020658 PbSn Inorganic materials 0.000 description 9
- 101150071746 Pbsn gene Proteins 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 8
- 238000002156 mixing Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000012937 correction Methods 0.000 description 6
- 238000001704 evaporation Methods 0.000 description 6
- 230000008020 evaporation Effects 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 239000010949 copper Substances 0.000 description 3
- 238000011982 device technology Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 238000012536 packaging technology Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910001128 Sn alloy Inorganic materials 0.000 description 2
- 238000007792 addition Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004070 electrodeposition Methods 0.000 description 2
- 238000005247 gettering Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 230000002285 radioactive effect Effects 0.000 description 2
- 230000009257 reactivity Effects 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- ZSLUVFAKFWKJRC-IGMARMGPSA-N 232Th Chemical compound [232Th] ZSLUVFAKFWKJRC-IGMARMGPSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052776 Thorium Inorganic materials 0.000 description 1
- 229910052770 Uranium Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000005865 ionizing radiation Effects 0.000 description 1
- 238000005372 isotope separation Methods 0.000 description 1
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000005272 metallurgy Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052699 polonium Inorganic materials 0.000 description 1
- HZEBHPIOVYHPMT-UHFFFAOYSA-N polonium atom Chemical compound [Po] HZEBHPIOVYHPMT-UHFFFAOYSA-N 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- JFALSRSLKYAFGM-UHFFFAOYSA-N uranium(0) Chemical compound [U] JFALSRSLKYAFGM-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
- H01L23/556—Protection against radiation, e.g. light or electromagnetic waves against alpha rays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
- H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
- H01L2224/11502—Pre-existing or pre-deposited material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/118—Post-treatment of the bump connector
- H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
- H01L2224/11849—Reflowing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01012—Magnesium [Mg]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01051—Antimony [Sb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01056—Barium [Ba]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01061—Promethium [Pm]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01084—Polonium [Po]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01092—Uranium [U]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/011—Groups of the periodic table
- H01L2924/01105—Rare earth metals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【技術分野】
この発明は、半導体パッケージング技術に関し、より特定的にはフリップチップおよび関連のチップスケーリング半導体パッケージング技術に関する。
【0002】
【発明の背景】
電子装置がより小さくより緻密化されるにつれ、半導体チップと基板との間に効率的で信頼性のある相互接続を確立する能力に対する要求が高まっている。チップを基板に相互接続するための、少なくとも3つの公知の方法が存在する。これらの3つの方法とは、フェイスアップワイヤボンディング、フェイスアップ自動テープボンディング、およびフリップチップ方法である。これらの3つの方法の中で、フリップチップ方法が半導体パッケージングのための好ましい方法としてしばしば選択されるが、これは該方法が多数の入力および出力経路を有する高密度装置の相互接続を可能にするためである。特に、フリップチップ方法が好まれるのは、これがチップから基板への短い導電性リードと、装置の小さなフットプリントと、低インダクタンスと、高周波能力と、良好なノイズ制御とをもたらすためである。
【0003】
フリップチップとは、チップの表面を基板に対向させて基板上に載置される、半導体チップである。フリップチップと基板との間に相互接続を形成するために、いくつかの材料を用いることができるが、はんだはより一般に用いられる材料の1つである。制御組立チップ接続(controlled-collapse chip connection,C4)と呼ばれるはんだ相互接続プロセスにおいては、はんだバンプは半導体チップ上の塗れ性導電性端子上に配置される。次いで半導体チップを基板と整列させることによりはんだバンプが基板のはんだ塗れ性端子の真上にくるようにする。はんだバンプは次いで基板に留められてリフローされ、チップから基板への電気的および機械的接続と、放熱のための経路とを生成する。
【0004】
C4プロセスは、典型的にははんだのような鉛系の合金を用いる。たとえば、3〜5重量パーセントの錫の組成を有する鉛−錫合金が一般に用いられてきた。そのような鉛系の合金を用いると、望ましい処理条件と信頼性のある相互接続構造とが得られるが、はんだの組成は、半導体チップ上の放射線に反応する装置に間接的にエラーをもたらす。
【0005】
C4はんだを形成するために用いられるほとんどの鉛は、ウランの崩壊生成物であるPb210同位体を含む。Pb210は、放射性起源同位体であって22年の半減期を有し、最終的に約5500万電子ボルト(5.5MeV)のエネルギでアルファ粒子を放出する。鉛はんだバンプからのそのようなアルファ粒子の放出は、はんだバンプに接合された半導体チップ上に存在する放射線反応性装置のエラーにつながる。
【0006】
半導体チップに衝突するアルファ粒子の入射電離放射線は、半導体チップ内で空孔対の軌道を生成する。これらの空孔対からもたらされる電荷は、半導体チップ上の装置のポテンシャル井戸に収集され得る。たとえば、電荷は記憶装置の空の記憶キャパシタ内に収集され得る。もしこうして収集された電荷の量が臨界反転電荷値(critical upset charge value)を超えると、記憶装置は空ではなくフルであると記録する。よって、アルファ粒子は、メモリアレイの単一ビットで単発の一時的な読取エラーを引起し得る。言い換えると、はんだバンプから放出されるアルファ粒子は、ソフトエラーの潜在的な発生源である。
【0007】
上述の説明から、Pb210のような鉛内のすべてのアルファ粒子放出性同位体をなくすことは、対応して能動素子内の放射線起因のソフトエラーを減じることが明らかである。この問題の最も直接的な解決法であるかもしれないが、はんだバンプ内の放射性同位体の完全な除去は、困難でありかつ非常に費用がかかることが証明されている。たとえば、Pb210をバルクの鉛から分離することは、非常に困難であって費用がかかる。鉛同位体分離には、加速器のような大きく高価な設備を用いることが必要である。さらに、その供給量が限られているので、元来Pb210同位体の存在度が低い鉛の使用には非常に費用がかかる。実際、そのような「低アルファ」鉛は典型的には、はんだバンプを形成するために通常使用される鉛の費用の、50倍から60倍の費用がかかる。したがって、鉛含有はんだバンプのアルファ粒子放出を減じるための比較的低コストな技術に対する必要性が存在する。
【0008】
はんだの組成自体に注目することによってソフトエラーの問題に対処することとは別に、エラー訂正コードを用いてソフトエラーを減じることが公知である。エラー訂正コードは、ソフトエラーを検出しかつ訂正する機構を提供することにより、ソフトエラーを減じる。記憶キャパシタがアルファ粒子からもたらされた電荷によって満たされていても、エラー訂正コードはエラーを検出し、装置をその元の(かつ正確な)空の状態に戻す。エラー訂正コードはソフトエラーの減少においてある程度の有用性を示したが、改良の余地が残る。特に、エラー訂正コードは、メモリ冗長度を生成しかつ実現化のためにさらなる論理を要求する点で、コストがかかる。したがって、メモリを犠牲にする必要なしに、または半導体チップ上にさらなる論理回路を実現する必要なしに、ソフトエラーを減じることに対する必要性が存在する。
【0009】
少なくとも先に記載のことから、信頼性があって効率的な相互接続を生成する一方で、アルファ粒子放出によって引起されるソフトエラーを減じるかまたはなくす、経済的で改良されたはんだバンプが所望であることが明らかである。
【0010】
【発明の開示】
したがって、改良されたはんだバンプ組成および方法は、アルファ粒子反応性装置の近傍に配置された薄い低アルファ鉛(Pb)層を有利に用いる一方、一般の(すなわち低コストの)Pbをバルクのはんだバンプに用いる。この方策によって、全体のコストを減じる一方、アルファ粒子起因ソフトエラーからの防護は与え続けることができる。低アルファ層は、2つの方法で装置へのアルファ粒子のフラックスを減じる。第1に、低アルファ層はそれ自体主にPb210を含まず、よって低アルファ層からのアルファ粒子放出は無視可能である。第2に、低アルファ層は、Pb210を含む通常のPbによって放出されるアルファ粒子に対しては実質的に不透過性(opaque)である。結果として、改良されたはんだバンプを用いる半導体チップ上の反応性回路は、はんだバンプの、低コストのPb210含有部分からのアルファ粒子放出から遮蔽される。
【0011】
この発明による一実施例においては、アルファ粒子(α粒子)反応性装置またはその上に規定された回路を有する、集積回路チップ上に形成されたはんだバンプは、第1の部分と低アルファ鉛層とを含む。第1の部分は、少なくとも1つのα粒子放出性成分を含む。低アルファ鉛層は、集積回路チップと接触して形成され、かつ第1の部分とアルファ粒子反応性装置または回路との間に配置される。
【0012】
ある変形例においては、第1の部分は鉛含有はんだを含み、α粒子放出性成分はPb210である。ある変形例においては、低アルファ鉛層はα粒子放出性成分とその放射性崩壊先行核とを(第1の部分と比較して)実質的に含まない。ある実施例においては、低アルファ鉛は、第1の部分よりも約100分の1から約1000分の1のα粒子放出特性を示す。ある実施例においては、低アルファ鉛は毎時間0.1−0.001α粒子/cm2未満の、α粒子放出特性を示す。ある変形例においては、第1の部分はSnPbまたはInPbはんだを含む。いくつかの変形例においては、低アルファ鉛層は付加的な成分を含んで第1の部分に対するリフロー温度より上にその融点を上昇させる。ある変形例では、SnPbまたはInPbはんだのリフロー温度は、ドープされていない低アルファ鉛の融点からさえ少なくとも約25℃低い。
【0013】
この発明による別の実施例においては、鉛含有はんだバンプから集積回路チップのα粒子反応性装置または回路に入射するα粒子放射線を減じるための方法は、集積回路チップ上に低アルファ鉛層を形成するステップと、その上に鉛含有はんだを形成してはんだバンプ先行物を規定するステップとを含む。はんだバンプ先行物は、鉛含有はんだとα粒子反応性装置または回路との間に配置される、低アルファ鉛層を有する。方法はさらに、鉛含有はんだを低アルファ鉛層に実質的に混合することなく、鉛含有はんだをリフローするために選択された条件下で、はんだバンプ先行物をリフローするステップを含む。
【0014】
ある変形例においては、リフローするステップは、低アルファ鉛層の融点よりは低いが、鉛含有はんだのリフロー温度よりは高い温度で行なわれる。ある変形例においては、低アルファ鉛層を形成するステップは、低アルファ鉛層の融点を鉛含有はんだのリフロー温度よりも少なくとも約25℃高く上昇させるために選択された成分で、低アルファ鉛をドープするステップを含む。ある変形例においては、低アルファ鉛層を形成するステップは、その多数のサブレイヤを形成するステップを含む。サブレイヤの間の境界は、リフローの間の鉛含有はんだの低アルファ鉛層への侵入を実質的に制限する。
【0015】
この発明によるさらなる実施例においては、装置は、集積回路チップを含み、該集積回路チップはその上に規定されたα粒子反応性装置を有し、かつ集積回路チップを接続するための鉛系のはんだバンプを含む。鉛系のはんだバンプは、集積回路チップの表面上に形成された低アルファ鉛層と、低アルファ鉛層の上に形成された鉛含有はんだ部分とを含む。低アルファ鉛層は、実質的にα粒子放出性成分を含まず、鉛含有はんだ部分からのα粒子放出に対して実質的に不伝導である。
【0016】
ある変形例においては、装置はさらに基板パッケージ、チップキャリアまたはプリント回路板、集積回路チップをこれに電気的に接続する鉛系のはんだバンプとを含む。ある変形例においては、鉛系のはんだバンプはα粒子反応性装置の上に直接形成される。ある変形例においては、α粒子反応性装置はSRAMメモリセルまたはDRAMメモリセルに関連付けられる。ある変形例においては、集積回路チップはマイクロプロセッサ、メモリ、および/またはキャッシュを含む。
【0017】
添付の図面を参照することにより、この発明はよりよく理解され、多くの目的、特徴および利点とが当業者においては明らかとなるであろう。
【0018】
異なった図面中の同じ参照符号は同様のまたは同一の品目を示す。
【0019】
【発明の最良の実施形態】
図1Aおよび図1Bは、はんだバンプ101を用いたチップ110の基板105へのフリップチップ相互接続を示す。はんだバンプ101はチップ110上に形成され、次いで位置決めされかつリフローされて基板105上の整合する塗れ性基板ランド106と電気的および機械的接続を形成する。こうして、チップ110上の回路から外部への電気的接続を設けることができる。フリップチップ技術はIBMによって1960年代に開発され、フリップチップおよび関連のチップスケール半導体パッケージング技術の従来の技術分野は、「フリップチップおよびチップスケール技術の実現化(Implementation of Flip Chip and Chip Scale Technology)」と題される、1996年1月19日付の合同産業規格文書(joint industry standard document)J−STD−012に記載される。当業者においては、合同産業規格に記載のそのような相互接続技術のための技術、材料、組成、および製造方法が理解されるであろう。J−STD−012(1996年1月)を引用によりその全体をここに援用する。
【0020】
図2A、図2B、および図2Cは、相互接続およびパッケージングプロセスのさまざまな段階での、バンプ101(図1A、図1B)のようなはんだバンプを示す。特に、図2Aははんだバンプ先行物201を示し、これは鉛(Pb)の本体と、錫(Sn)の頂部層とを含む。バンプ先行物201は、パッシベーション層203と金属層211とを有するシリコン基板210上に形成される。図2Aの実施例においては、金属層はクロム、銅、および金を含む。一般的に、そのような金属層211はパッド限定金属領域を確立し、はんだ付けされた接続のサイズと領域とを規定し、はんだバンプの流れを限定し、チップ配線への接着と接触とを提供するはんだ塗れ性端子冶金である。好適なパッド限定金属構成は、当該技術分野において公知である。たとえば、J−STD−012の20頁を参照されたい。はんだバンプ先行体(201)は、たとえば蒸発、電着、電気めっき、スクリーンプリンティングを含む、いずれかの好適なプロセスによって形成し得る。
【0021】
図2Aは、PbSnはんだバンプの形成のためのはんだバンプ先行物を示すが、対応して先行物に変形を加えた他のはんだバンプ組成も可能である。一般的なはんだバンプ組成は、90PbSn、97PbSn、63SnPb、50InPb、および95PbSnを含む。はんだバンプ先行物の組成および形成方法に関わらず、後の非酸化リフロープロセスは丸められたはんだバンプをもたらす。たとえば、はんだバンプ先行物201は加熱されて、その鉛および錫成分は溶解しはんだバンプ201B(図2B)を形成する。
【0022】
メタライゼーションボンディングパッド211を含む基板205は次いではんだバンプ201Bをリフローするために加熱され、基板205は対応のメタライゼーションパッド211をシリコン基板210の金属面212に接合するよう置かれる。結果として生じるはんだバンプ201Cは、チップと次のレベルのアセンブリとの間に、このケースでは基板205との間に、電気的および機械的なブリッジを形成する。
【0023】
図2A、図2B、および図2Cには示さないが、さまざまな技術を用いてはんだバンプ201cのようなはんだバンプが基板の対応の金属パッドとの間に接続を形成し、かつはんだバンプを崩壊させることなく基板205とチップ210とにスキップすることを確実にできる。それらの1つは制御組立チップ接続(C4)方法であって、ここではんだジョイントはフリップチップを集め、はんだバンプはフリップチップと基板とを接続し、液体はんだのチップ接続表面張力はチップの重みを支持し、かつジョイントの高さの崩壊を制御する。代替的なまたは相補的な技術は、はんだジョイント内での銅ボール碍子またはガラスダムのような、機械的な碍子の使用を含む。
【0024】
上述のように、はんだバンプ材料(たとえば201、201B、および201C)内の鉛は、しばしばα粒子放出体を含み得る。たとえば、低コストの鉛はしばしば微量のトリウムと、ポロニウムのようなさまざまな崩壊生成物と、放射性起源同位体Pb210とを含む。図3Aおよび図3B、図6Aおよび図6B、図4Aおよび図4Bは、低アルファ鉛層310が、アルファ粒子放出に応答する回路を含み得るチップ330の近傍に用いられる、さまざまな改良されたはんだバンプ構成を示す。例示的な構成の各々を以下に説明する。
【0025】
第1の例示的な構成においては、低アルファ鉛層310を用いる。図3Aに示すように、低アルファ鉛層310がチップ330の表面上に形成され、鉛302(たとえばアルファ粒子放出体を含み得る低コストの鉛)がその上に形成される。上述のように、錫の頂部層310が鉛の頂部に形成される。このようにして、はんだバンプ先行物320が提供される。はんだバンプ先行物320は鉛302と錫301との融点より上に加熱され、金属をリフローして図3Bに示すように2つの合金にはんだバンプ303を形成させる。錫301と鉛302との合金がはんだバンプ303を形成するにもかかわらず、低アルファ鉛層310は結果として生じるはんだバンプ303と実質的に混合せずに残留することに留意されたい。結果として、低アルファ鉛層310は、アルファ放出体を含むはんだバンプと、チップ330の反応性回路との間でα粒子バリアを形成する。低アルファ鉛層310を結果として生じたはんだバンプ303と実質的に混合させずに維持するためのいくつもの方法を以下に詳述する。
【0026】
J−STD−012(1996年1月)の22−23、26頁に記載のように、回路および装置、たとえばDRAMおよびSRAMチップのメモリセル内のソフトエラーは、実質的な問題である。実際、合同規格文書は、はんだはそのようなアルファ粒子反応性回路から適切な距離に保たれるべきことを記載する。たとえば、(97BbSn)とポリイミドでパッシベートされた4つのバンプ装置上の反応性回路との間を150μm離すことが必要とされる。より厚いパッシベーションまたは金属シールドなどの対策は、近距離の影響を緩和することができるが、この発明による低アルファ鉛層の使用は、現在のプロセス技術における変化が要求されるために製造上の利点を有する。ここに説明する低アルファ鉛層を用いると、通常の鉛(たとえば低コストのアルファ放出体含有鉛)を含む典型的なはんだバンプを、0.35μm(またはより小さな)プロセスによって製造された典型的なSRAMまたはDRAMセル上に、直接形成し得る。
【0027】
一般的に鉛は、バルクの低コストの鉛と比較した場合の、α粒子放出性の相対的な測定値と、α粒子反転に対する特定の装置技術の反応性とに基づき、低アルファ鉛であると考えられるであろう。言い換えると、「低さ」とはC4または他のはんだバンププロセスに好適な低コストのバルク鉛の放出特性に相対的なものであって、かつ装置要件に相対的なものである。α粒子放出性に対する最適な「低さ」は、特定の装置技術のα粒子反転に対するコストと反応性との関数である。たとえば、装置反応性の所与の特定のレベルに対し、極度に低放出性の低アルファ鉛(たとえば、毎時間0.001α粒子/cm2未満)が望ましい可能性がある。しかしながら、他の状況においては、毎時間0.1α粒子/cm2未満のα粒子放出性を備えた低アルファ鉛が好適であり得る。低アルファ鉛層は一般の鉛含有はんだからのα粒子に対するバリアとしても作用することから、低アルファ鉛層の厚みもまた因子である。市場の価格に応じて、非常に低い放出性の鉛のより薄い低アルファ鉛層が、やや低い放出性の鉛のより厚い低アルファ鉛層よりも好ましいかも知れず、またはその逆であるかも知れない。
【0028】
適切なα粒子放出性特性と層の厚みとは、異なった装置技術、統合性のレベル、アルファ粒子反応性装置への近接性、バルクの低コスト鉛の放出性、および鉛市場条件に対して、変動する。しかしながら、はんだバンプが直接キャッシュメモリセル上に設けられるマイクロプロセッサ製造において用いられる0.35μm技術に対しては、毎時間約0.05α粒子/cm2未満の放出性を示す、1μm未満の低アルファ鉛層が好適である。
【0029】
低アルファ鉛層310を通常の鉛のはんだバンプ303と実質的に混合させずに維持するために、いくつかの技術が好適である。たとえば、低アルファ鉛層310は、付加的な成分とともに形成することにより、低アルファ鉛層310の融点を錫301と鉛302との溶解のために必要となる温度より上に上昇させることができる。こうして、低アルファ鉛層310は、はんだバンプ303が形成されたとしても固体形状に維持される。そのような付加的な成分材料は、融点を約30℃上昇させるだけでよい。好適な付加的な成分要素は以下を含み、
・Au(@重量%で1−10%)
・Ba(@重量%で1−10%)
・Ca(@重量%で1−10%)
・Cu(@重量%で1−10%)
・Mg(@重量%で1−10%)
・Hg(@重量%で1−10%)
・希土類元素(@重量%で1−5%)
および、これらの組合せをも含む。これらの中で、Hg(@重量%で4−5%)、Mg(@重量%で2−3%)およびAu(@重量%で3−4%)の成分要素濃度が一般的に好ましい。特定の製造プロセスにおいて利用できる温度制御の精度に応じて、低アルファ鉛層310の融点のより大きなまたはより小さな上昇をもたらす成分要素の選択を行なうことができる。
【0030】
低アルファ鉛層を、アルファ放出物含有材料と実質的に混合しないように維持することを確実にするための別の技術は、低アルファ鉛の融点に比較してアルファ放出物含有材料の融点を低下させることにかかわる。図6Aおよび図6Bに、低アルファ鉛層610の上にPbSnはんだ合金602が形成される例示的な実施例を示す。特に、低アルファ鉛層610は蒸発(または他の電気めっきなどの方法)によって約1μmの厚さに堆積される。はんだバンプ先行物620の残りは、所望のPb/Sn比率で堆積される。たとえば、蒸発プロセスにおいて、第1のボート(または複数のボート)は低アルファ鉛を含み、残りは所望のPbSn混合物を含む、金属標的を含む一連のボートを用いることができる。蒸発サイクルが完了したとき(すなわち1回の完全なパスの後に)、PbSn合金の下に約1μm厚さの低アルファ鉛層が形成される。
【0031】
Snの分率は、PbSn合金の融点を低アルファ鉛の融点よりも低くするよう選択される。たとえば、10%のSn分率は、低アルファ鉛層610の327℃の融点に比較した場合、PbSn合金の融点を約300℃に下げる。このように、便利なリフロー温度を選択して、低アルファ鉛層610が溶解せずにα粒子放出物を含有するPbSn合金と実質的に混合せずに残留することを確実にすることができる。したがって、低アルファ鉛層610の統合性(integrity)が維持される一方、PbSnはんだ合金602はリフローされ、チップ630上の反応性装置(たとえばSRAMまたはDRAMセル)にα粒子遮蔽物を提供する。
【0032】
実質的に純粋な低アルファ鉛が初期の層として約1μmの厚みに堆積され、その上にPbInバンプが堆積される、PbIn合金のための同様の構成およびプロセスも想起される。Inの分率は、PbIn混合物の融点が低アルファ鉛の融点よりも低くなるように選択される。上述のように、この技術は、PbIn混合物内の低コスト鉛の成分から放出されるα粒子への遮蔽物として作用する、整った低アルファ鉛層を提供する。
【0033】
はんだバンプ303が形成される場合であっても、低アルファ鉛層310がα粒子放出物含有鉛と実質的に混合せずに残留することを確実にするための、別の技術を、図4Aおよび図4Bに示す。低アルファ鉛層310の多数の後続の組成層が形成される。図4Aおよび図4Bの例示的な実施例においては、たとえば蒸発、スパッタリング、電着、電気めっき、スクリーンプリンティングなどの後続の層形成プロセスステップによって、5つの0.2μm低アルファ鉛層411が形成される。こうして、集積した(aggregate)低アルファ鉛層410は、低アルファ鉛の頂部層と通常の鉛402の上の層との間の境界層412と、低アルファ鉛層410の間の多数の内部境界とを含む。これらの層の間の境界は、、リフロー温度が鉛402、錫401、および低アルファ鉛410を溶解するのに十分なときであっても、含有鉛402と少なくとも低アルファ鉛層410の下の部分との混合を有利に制限する。ゲッタリングサイトとして作用することにより熱の均一なフローを妨げる、層の間の境界(たとえば412、413)の存在によって混合は妨げられる。
【0034】
図4Bにリフロー後に結果として生じるはんだバンプ403を示す。低アルファ鉛410の個々の層が保たれていることに留意されたい。したがって、リフロー後に、この発明によるはんだバンプは低アルファ鉛層を含み、該低アルファ鉛層は実質的にアルファ粒子放出性同位体を含まず、かつ(通常のアルファ粒子放出鉛を含む)はんだバンプ403からのα粒子放出に対するα粒子バリア層として作用する。このようにして、大量の高価な低アルファ鉛、エラー訂正技術、他のインジウムまたは金などの被覆層材料などを必要とすることなく、メモリセルなどの反応性回路がα粒子放出から防護される。
【0035】
再び図3Aおよび図3Bを参照するが、はんだバンプ先行物に対する典型的なスケールは以下のとおりである。鉛層302の厚みは約60μmから70μmであるのに対し、低アルファ鉛層310の厚みは約1μmである。さまざまな相対的な寸法が可能であるが、消費される低アルファ鉛の量と経費とを減じるためには、より低い低アルファ鉛層が一般的に有利である。他方では、より厚い層はα粒子放出に対するより効果的なバリアと、起こり得る過渡エラーからのより堅固な防護とを提供する。実施においては、1μmの低アルファ鉛層が効率的であると見出されたが、より薄い層およびより厚い層(たとえば0.5μmから約5μmに変動する層)もまた好適であろう。そのような低アルファ鉛層は、蒸発、スパッタリング、電気めっき、または他のいかなる好適な方法によっても形成することができる。
【0036】
図5は、低アルファ鉛層310、410がはんだバンプ503のα粒子放出物含有鉛とチップ330、420の反応性装置領域501との間に挿入される、チップ330、420と基板550との間のC4バンプ相互接続(はんだバンプ503)を示す。低アルファ鉛層はいずれかの好適な技術によって形成され維持される。たとえば、低アルファ鉛層は、図3Aおよび図3Bに関して上述のとおり(たとえば低アルファ鉛層をドープしてその融点を上げることにより)、または図6Aおよび図6Bに関して上述のとおり(たとえば、融点を下げた合金または混合物を低アルファ鉛層の上に形成することにより)、または図4Aおよび図4Bに関して上述のとおり(たとえば、サブレイヤ境界にゲッタリングサイトを適用することにより)、形成されリフローを通して維持されてもよい。いずれの場合においても、通常のアルファ放出体含有鉛302、602、402の低アルファ鉛層310、610、410への混合は、実質的に制限されるかまたは妨げられる。
【0037】
例示的に、α粒子反応性装置領域501は、チップ330、630、420上に形成されるマイクロプロセッサに対する、たとえばキャッシュメモリの、DRAMまたはSRAMセルを含んでいてもよい。こうして、反応性装置領域501をはんだバンプによって生成されたソフトエラーを引起こすα粒子放出に晒すことなく、はんだバンプ503を反応性装置領域501の近傍に形成することができる。結果として、そのような反応性装置領域とはんだバンプの相互接続とは、より高密度で、かつα粒子放出関連の位置的な制約がより少なく形成することができる。この発明に従って形成されたはんだバンプの利点は、330、630、420などのチップ上のフィーチャサイズが減じられるにつれて、増加することが期待される。そのようなフィーチャサイズの減少は、たとえば約0.25μmに向上したマイクロプロセッサにおいては、α粒子起因ソフトエラーに対する装置および回路(特にキャッシュのメモリセル)の脆弱性を増大させる。さらに、そのようなより高密度の回路は高密度の相互接続を、よってチップスケール相互接続形成のために利用可能であるチップ330、630、420の表面領域を、必要とする。
【0038】
この発明をさまざまな実施例を参照して説明してきたが、これらの実施例は例示的なものであって、この発明の範囲はこれらに限定されるものではないことが理解されるであろう。説明された実施例の多くの変形、修正例、追加および改良が可能である。たとえば、鉛と錫とのはんだの組成が説明されてきたが、他のα粒子放出物を含有する組成もまた低アルファ鉛層から利益を受けるであろう。たとえば、InSbはんだ実施例が想起される。さらに、実施例は(1)はんだバンプの低アルファ鉛部分の融点が、そのアルファ放出物含有鉛部分に対して高められるもの、(2)アルファ放出物含有鉛部分の融点が、そのはんだバンプの低アルファ鉛部分に対して下げられるもの、および(3)低アルファ鉛層の構造的な局面を用いて低アルファ鉛層とアルファ放出物含有鉛との混合を制限するもの、が説明されてきたが、他の実施例は説明された局面を組合せて同様の効果を達成してもよい。たとえば、低アルファ鉛層をドープしその融解温度を上昇させる一方、その上にPbに基づく合金の融解温度を減じるように選択された合金成分を備えた合金を形成してもよい。この発明の実施例は、たとえばDRAM、SRAMなどのα粒子反応性メモリセルを有する半導体装置、またはオンチップキャッシュまたはメインメモリを含むマイクロプロセッサに関して主に説明されてきたが、他のα粒子反応性マイクロ電子装置に対する用途にもまた好適である。これらおよび他の変形、修正例、追加および改良は、前掲の特許請求の範囲に規定されるこの発明の範囲に含まれる。
【図面の簡単な説明】
【図1A】 はんだバンプ相互接続を備えたフリップチップパッケージング構成の側面図である。
【図1B】 相互接続前の図1Aの構成の上面斜視図である。
【図2A】 はんだバンプの側面図の時間系列での、Pb/Snバンプの先行物の生成後の図である。
【図2B】 はんだバンプの側面図の時間系列での、PbSnはんだバンプを形成するためのリフロー後の図である。
【図2C】 はんだバンプの側面図の時間系列での、パッケージング基板に装着後の図である。
【図3A】この発明の実施例に従った、はんだバンプ形成の側面図の時間系列であって、通常の(α放出体含有)鉛からのα粒子から、半導体チップのα粒子反応性装置および/または回路を遮蔽するよう一義召された低アルファ鉛(低αPb)層の図である。
【図3B】この発明の実施例に従った、はんだバンプ形成の側面図の時間系列であって、その低α層がこの発明のさまざまな実施例に従って実質的に不変に残留する、リフロー後の結果として生じるはんだバンプの図である。
【図4A】その多数のサブレイヤから低α鉛層が形成されることにより、サブレイヤの間の層が通常の(α放出体含有)鉛と低α鉛層との混合の防止に貢献する、はんだバンプの実施例の図である。
【図4B】その多数のサブレイヤから低α鉛層が形成されることにより、サブレイヤの間の層が通常の(α放出体含有)鉛と低α鉛層との混合の防止に貢献する、はんだバンプの実施例の図である。
【図5】この発明の実施例に従って形成され維持される低α鉛層を含む改良されたはんだバンプ構成と方法とを用いて、電気的および機械的に基板に結合されたα粒子反応性装置および/または回路を含むチップの図である。
【図6A】半導体チップのα粒子反応性装置および/または回路を、その上に形成されるα放出体含有鉛のはんだ合金からのα粒子から遮蔽するよう位置決めされる、低α鉛層の図である。
【図6B】その低α鉛層がそのはんだ合金よりも高い融点のために、実質的に不変に保たれる、リフロー後に結果として生じるはんだバンプの図である。
Claims (33)
- α粒子反応性装置を有する集積回路チップと、
前記集積回路チップに接続するためのPb系のはんだバンプとを含み、
前記Pb系のはんだバンプは、前記集積回路チップの表面上に形成された低アルファPb層と、前記低アルファPb層の上に形成されたPb含有はんだ部分とを含み、前記低アルファPb層は前記Pb含有はんだ部分からのα粒子放出に対して不透過性であり、
前記低アルファPb層が、前記Pb含有はんだ部分のα粒子放出特性の100分の1から1000分の1のα粒子放出特性を示す、装置。 - 基板パッケージ、チップキャリア、およびプリント回路板のうちの1つをさらに含み、前記Pb系のはんだバンプは、基板パッケージ、チップキャリア、およびプリント回路板のうちの前記1つを前記集積回路チップに電気的に接続する、請求項1に記載の装置。
- 前記Pb系のはんだバンプは、前記α粒子反応性装置の上に直接形成される、請求項1に記載の装置。
- 前記α粒子反応性装置は、SRAMメモリセルおよびDRAMメモリセルのうちの1つと関連付けられる、請求項1に記載の装置。
- 前記集積回路チップはマイクロプロセッサ、メモリ、およびキャッシュのうちの1つを含む、請求項1に記載の装置。
- メモリ回路に結合されるマイクロプロセッサ回路をさらに含み、
前記メモリ回路および前記マイクロプロセッサ回路のうちの1つは、前記α粒子反応性装置を含む、請求項1に記載の装置。 - キャッシュ回路およびマイクロプロセッサ回路をさらに含み、前記キャッシュ回路および前記マイクロプロセッサ回路は双方とも前記集積回路チップ上に規定され、
前記α粒子反応性装置は前記キャッシュ回路のメモリセルと関連付けられる、請求項1に記載の装置。 - 半導体チップを基板に接続するはんだバンプであって、前記半導体チップは、前記はんだバンプの近傍において放射線起因ソフトエラーの影響を受けやすい装置を含み、前記はんだバンプは、
各々の厚さが0.5μm未満である複数の薄いPb層を含み、前記複数の薄いPb層は前記半導体チップの回路に電気的に結合され、前記複数の薄いPb層はα粒子に対して不透過性であり、前記薄いPb層の各々は隣接する前記薄いPb層から層界面によって隔てられており、前記はんだバンプはさらに
前記複数の薄いPb層と前記基板との間に電気的に結合されるPb含有はんだ部分を含み、前記はんだバンプはさらに
前記複数の薄いPb層の少なくともいずれかの中に延在する遷移領域を含み、前記遷移領域は、前記Pb含有はんだ部分および前記薄いPb層からの混合材料を含み、
前記低アルファPb層が、前記Pb含有はんだ部分のα粒子放出特性の100分の1から1000分の1のα粒子放出特性を示す、はんだバンプ。 - 前記複数の薄いPb層の少なくとも1つ内に微量成分をさらに含み、前記微量成分は、前記少なくとも1つの薄いPb層の溶解温度を前記Pb含有はんだ部分のリフロー温度に対して上昇させるよう選択される、請求項8に記載のはんだバンプ。
- 前記複数の薄いPb層はPb210を含まない、請求項8に
記載のはんだバンプ。 - 前記複数の薄いPb層の前記溶解温度は、前記リフロー温度よりも少なくとも25℃高い、請求項8に記載のはんだバンプ。
- 前記Pb含有はんだ部分は、少なくとも1つのα粒子放出性成分を含む、請求項1に記載の装置。
- 前記少なくとも1つのα粒子放出性成分はPb210を含む、請求項12に記載の装置。
- 前記低アルファPb層は、毎時間0.1α粒子/cm2未満のα粒子放出特性を示す、請求項1に記載の装置。
- 前記Pb含有はんだ部分は、Pb210およびその放射性崩壊先行物のいずれかまたは両方を含む、請求項1に記載の装置。
- 前記Pb含有はんだ部分は、SnPbはんだまたはInPbはんだのうちの1つを含む、請求項1に記載の装置。
- 前記低アルファPb層は、前記低アルファPb層の融点を前記Pb含有はんだ部分のリフロー温度よりも高く上昇させるための付加的な成分を含む、請求項1に記載の装置。
- 前記付加的な成分は、Au、Ba、Ca、Cu、Mg、Hg、および希土類元素の群から選択される元素を含む、請求項17に記載の装置。
- 前記付加的な成分は前記低アルファPb層に、その融点を、前記Pb含有はんだ部分の前記リフロー温度よりも少なくとも25℃高く上昇させるのに十分な濃度で導入される、請求項17に記載の装置。
- 前記付加的な成分は、3重量%から4重量%の濃度のAu、2重量%から3重量%の濃度のMg、4重量%から5重量%の濃度のHgの群から選択される元素を含む、請求項17に記載の装置。
- 前記Pb含有はんだ部分は、前記低アルファPb層の融点よりも低いリフロー温度を有する、請求項17に記載の装置。
- 前記Pb含有はんだ部分はSnPbはんだおよびInPbはんだのうちの1つを含み、
前記低アルファPb層は、前記Pb含有はんだ部分のリフロー温度よりも少なくとも25℃高い融点を有する、請求項17に記載の装置。 - 前記低アルファPb層は、複数の別々に形成されたそのサブレイヤを含み、前記サブレイヤの間の境界は、リフローの間の前記Pb含有はんだ部分から前記低アルファPb層への前記α粒子放出放射性同位体の侵入を阻む、請求項1に記載の装置。
- 前記低アルファPb層は、前記集積回路チップの導電性部分と電気的に接触して形成される、請求項1に記載の装置。
- 前記Pb系はんだバンプは、リフローされて、パッケージされた集積回路内の電気的および機械的な接続を形成する、請求項1に記載の装置。
- 前記パッケージされた集積回路は、オンチップキャッシュを備えたマイクロプロセッサを含み、
前記α粒子反応性装置または回路は、前記オンチップキャッシュのメモリセルを含む、請求項25に記載の装置。 - 前記α粒子反応性装置または回路は、SRAMメモリセルおよびDRAMメモリセルのうちの1つを含む、請求項1に記載の装置。
- 前記低アルファPb層は厚さが1μm未満である、請求項1に記載の装置。
- 前記低アルファPb層は厚さが0.5〜5μmである、請求項1に記載の装置。
- 前記低アルファPb層の前記複数の別々に形成されたサブレイヤは、合計で厚さが1.0μmである、請求項23に記載の装置。
- 前記低アルファPb層の前記複数の別々に形成されたサブレイヤは、各々の厚さが0.2μmである、請求項23に記載の装置。
- 前記低アルファPb層の前記複数の別々に形成されたサブレイヤのうちの少なくとも1つは、前記少なくとも1つのサブレイヤの融点を前記Pb含有はんだ部分のリフロー温度よりも高く上昇させるための付加的な成分を含む、請求項23に記載の装置。
- 前記低アルファPb層は、毎時間0.001α粒子/cm2未満のα粒子放出特性を示す、請求項1に記載の装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/189,922 US5965945A (en) | 1998-11-12 | 1998-11-12 | Graded PB for C4 pump technology |
US09/189,922 | 1998-11-12 | ||
PCT/US1999/020143 WO2000030171A1 (en) | 1998-11-12 | 1999-09-02 | Low alpha emissive solder bumps |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2002530865A JP2002530865A (ja) | 2002-09-17 |
JP2002530865A5 JP2002530865A5 (ja) | 2006-09-28 |
JP4397530B2 true JP4397530B2 (ja) | 2010-01-13 |
Family
ID=22699324
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000583083A Expired - Fee Related JP4397530B2 (ja) | 1998-11-12 | 1999-09-02 | 低アルファ放出性はんだバンプ |
Country Status (6)
Country | Link |
---|---|
US (2) | US5965945A (ja) |
EP (1) | EP1138070B1 (ja) |
JP (1) | JP4397530B2 (ja) |
KR (1) | KR100608390B1 (ja) |
DE (1) | DE69907263T2 (ja) |
WO (1) | WO2000030171A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9666547B2 (en) | 2002-10-08 | 2017-05-30 | Honeywell International Inc. | Method of refining solder materials |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6330967B1 (en) | 1997-03-13 | 2001-12-18 | International Business Machines Corporation | Process to produce a high temperature interconnection |
US6043429A (en) * | 1997-05-08 | 2000-03-28 | Advanced Micro Devices, Inc. | Method of making flip chip packages |
US6140827A (en) * | 1997-12-18 | 2000-10-31 | Micron Technology, Inc. | Method and apparatus for testing bumped die |
US5965945A (en) * | 1998-11-12 | 1999-10-12 | Advanced Micro Devices, Inc. | Graded PB for C4 pump technology |
US6570251B1 (en) | 1999-09-02 | 2003-05-27 | Micron Technology, Inc. | Under bump metalization pad and solder bump connections |
US6545330B1 (en) * | 2000-07-12 | 2003-04-08 | International Business Machines Corporation | On chip alpha-particle detector |
US6572010B2 (en) * | 2001-06-12 | 2003-06-03 | Applied Materials Inc. | Integrated solder bump deposition apparatus and method |
US6877653B2 (en) * | 2002-02-27 | 2005-04-12 | Advanced Semiconductor Engineering, Inc. | Method of modifying tin to lead ratio in tin-lead bump |
US7547623B2 (en) | 2002-06-25 | 2009-06-16 | Unitive International Limited | Methods of forming lead free solder bumps |
US7550858B1 (en) * | 2005-07-19 | 2009-06-23 | Xilinx, Inc. | Random sequence generation using alpha particle emission |
US20080203571A1 (en) * | 2007-02-28 | 2008-08-28 | Gotthard Jungnickel | Backside metallization for integrated circuit devices |
US7994043B1 (en) | 2008-04-24 | 2011-08-09 | Amkor Technology, Inc. | Lead free alloy bump structure and fabrication method |
US8877630B1 (en) * | 2013-11-12 | 2014-11-04 | Chipmos Technologies Inc. | Semiconductor structure having a silver alloy bump body and manufacturing method thereof |
US9368340B2 (en) * | 2014-06-02 | 2016-06-14 | Lam Research Corporation | Metallization of the wafer edge for optimized electroplating performance on resistive substrates |
KR102340973B1 (ko) | 2015-09-18 | 2021-12-17 | 삼성전자주식회사 | 반도체 테스트 장치 및 방법과 데이터 분석 장치 |
US11152378B1 (en) | 2020-03-25 | 2021-10-19 | International Business Machines Corporation | Reducing error rates with alpha particle protection |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4770698A (en) * | 1987-09-21 | 1988-09-13 | Cominco Ltd. | Method for making low alpha count lead |
US5089440A (en) * | 1990-03-14 | 1992-02-18 | International Business Machines Corporation | Solder interconnection structure and process for making |
US5406701A (en) * | 1992-10-02 | 1995-04-18 | Irvine Sensors Corporation | Fabrication of dense parallel solder bump connections |
US5329423A (en) * | 1993-04-13 | 1994-07-12 | Scholz Kenneth D | Compressive bump-and-socket interconnection scheme for integrated circuits |
US5651873A (en) * | 1994-06-30 | 1997-07-29 | Mitsubishi Materials Corporation | Electroplating solution for forming Pb-Sn alloy bump electrodes on semiconductor wafer surface |
US5808874A (en) * | 1996-05-02 | 1998-09-15 | Tessera, Inc. | Microelectronic connections with liquid conductive elements |
US5897336A (en) * | 1996-08-05 | 1999-04-27 | International Business Machines Corporation | Direct chip attach for low alpha emission interconnect system |
US6043429A (en) * | 1997-05-08 | 2000-03-28 | Advanced Micro Devices, Inc. | Method of making flip chip packages |
US5990564A (en) * | 1997-05-30 | 1999-11-23 | Lucent Technologies Inc. | Flip chip packaging of memory chips |
US5965945A (en) * | 1998-11-12 | 1999-10-12 | Advanced Micro Devices, Inc. | Graded PB for C4 pump technology |
-
1998
- 1998-11-12 US US09/189,922 patent/US5965945A/en not_active Expired - Lifetime
-
1999
- 1999-08-09 US US09/370,698 patent/US6144103A/en not_active Expired - Lifetime
- 1999-09-02 KR KR1020017006048A patent/KR100608390B1/ko not_active IP Right Cessation
- 1999-09-02 WO PCT/US1999/020143 patent/WO2000030171A1/en active IP Right Grant
- 1999-09-02 EP EP99944062A patent/EP1138070B1/en not_active Expired - Lifetime
- 1999-09-02 JP JP2000583083A patent/JP4397530B2/ja not_active Expired - Fee Related
- 1999-09-02 DE DE69907263T patent/DE69907263T2/de not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9666547B2 (en) | 2002-10-08 | 2017-05-30 | Honeywell International Inc. | Method of refining solder materials |
Also Published As
Publication number | Publication date |
---|---|
EP1138070B1 (en) | 2003-04-23 |
DE69907263D1 (de) | 2003-05-28 |
KR20010080445A (ko) | 2001-08-22 |
US6144103A (en) | 2000-11-07 |
EP1138070A1 (en) | 2001-10-04 |
US5965945A (en) | 1999-10-12 |
KR100608390B1 (ko) | 2006-08-09 |
WO2000030171A1 (en) | 2000-05-25 |
JP2002530865A (ja) | 2002-09-17 |
DE69907263T2 (de) | 2004-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4397530B2 (ja) | 低アルファ放出性はんだバンプ | |
JP3232042B2 (ja) | メモリチップパッケージ | |
US6043429A (en) | Method of making flip chip packages | |
US7078822B2 (en) | Microelectronic device interconnects | |
US7554201B2 (en) | Tin-bismuth (Sn-Bi) family alloy solder and semiconductor device using the same | |
KR100876485B1 (ko) | 주석 함량이 많은 땜납 범프의 이용을 가능하게 하는ubm층 | |
US5897336A (en) | Direct chip attach for low alpha emission interconnect system | |
US20100140798A1 (en) | Semiconductor chip bump connection apparatus and method | |
US20020151164A1 (en) | Structure and method for depositing solder bumps on a wafer | |
JP4068801B2 (ja) | 半導体装置 | |
US20060097398A1 (en) | Method and structure to reduce risk of gold embrittlement in solder joints | |
US20020011664A1 (en) | Semiconductor element, manufacturing method thereof and BGA-type semiconductor device | |
US20120208326A9 (en) | Semiconductor Device and Method of Forming Narrow Interconnect Sites on Substrate with Elongated Mask Openings | |
JP2002530865A5 (ja) | ||
JP2000216196A (ja) | 半田接合方法並びに電子装置及びその製造方法 | |
JP3568676B2 (ja) | 半導体装置、回路基板及び電子回路装置 | |
US8268716B2 (en) | Creation of lead-free solder joint with intermetallics | |
JP3469093B2 (ja) | 印刷回路基板および実装回路基板の製造方法 | |
US20030164204A1 (en) | Solder paste for fabricating bump | |
JPH11330678A (ja) | 半田接合方法及び回路基板並びにその回路基板を用いた電子装置 | |
JP3594442B2 (ja) | 半導体装置 | |
Lim et al. | Low temperature 1st level interconnect in Packaging and its Challenges | |
JPH1041303A (ja) | 半導体装置 | |
JP2000077554A (ja) | 半導体装置 | |
Dohya et al. | MCM Development Using Fine Pitch Ball Bump |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060728 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060728 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081224 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090323 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090330 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090416 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090825 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090904 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091006 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091021 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131030 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |