JP2000077554A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2000077554A JP2000077554A JP24237098A JP24237098A JP2000077554A JP 2000077554 A JP2000077554 A JP 2000077554A JP 24237098 A JP24237098 A JP 24237098A JP 24237098 A JP24237098 A JP 24237098A JP 2000077554 A JP2000077554 A JP 2000077554A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- solder
- semiconductor device
- free
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Abstract
プによって電気的に接続されている場合、ハンダバンプ
から鉛を全廃でき、しかも高性能なハンダバンプを有す
る半導体装置を提供する。 【解決手段】 半導体チップ1とパッケージ基板2と
が、ハンダバンプ3によって電気的に接続されている半
導体装置であって、ハンダバンプ3は、鉛が含まれてい
ない鉛フリーハンダバンプである。
Description
し、特に、パッケージ基板に半導体チップがハンダバン
プによって電気的に接続されている場合、ハンダバンプ
から鉛を全廃でき、しかも高性能なハンダバンプを有す
る半導体装置に関するものである。
に半導体チップがハンダバンプによって電気的に接続さ
れている半導体装置について検討した。以下は、本発明
者によって検討された技術であり、その概要は次のとお
りである。
tegrated Circuit)などの半導体集積回路装置におい
て、ワークステーションやパソコンなどに使用されてい
る場合、性能の向上と共に多ピン化が必要となってお
り、BGA(Ball Grid Array )基板からなるパッケー
ジ基板に半導体チップがハンダバンプを用いて電気的に
接続されている構造が採用されている。
スズ(Sn)との合金ハンダ(Pb:Sn=98wt%:
2wt%)が使用されている。
について記載されている文献としては、例えば「日経エ
レクトロニクス1993年8月2日号」p104−p1
18に記載されているものがある。
ンダバンプは、鉛を含んでいるため柔らかく、パッケー
ジ基板の熱歪みによる応力を吸収しやすいので、半導体
装置の性能および信頼度を向上させているという特徴が
ある。
鉛とスズとの合金ハンダを材料としていることにより、
ハンダバンプの廃棄時に取扱いを間違えると、地下水に
鉛が溶出するなどの現象が発生し、人体の健康および環
境に悪影響を及ぼすという問題点が発生している。
いて、種々の検討を行った。
チップがハンダバンプによって電気的に接続されている
場合、ハンダバンプから鉛を全廃でき、しかも高性能な
ハンダバンプを有する半導体装置を提供することにあ
る。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
チップとパッケージ基板とが、ハンダバンプによって電
気的に接続されている半導体装置であって、ハンダバン
プは、鉛が含まれていない鉛フリーハンダバンプである
ものである。
プとパッケージ基板とが、ハンダバンプによって電気的
に接続されている半導体装置であって、ハンダバンプ
は、鉛が含まれていない鉛フリーハンダボールとその鉛
フリーハンダボールの融点よりも低融点の鉛フリー予備
ハンダとからなり、鉛フリーハンダボールが鉛フリー予
備ハンダを用いて半導体チップおよびパッケージ基板に
固着されているものである。
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において同一機能を有するものは同一の符
号を付し、重複説明は省略する。
形態1である半導体装置を示す概略断面図である。図2
は、図1におけるハンダバンプおよびその近傍を拡大し
て示す拡大断面図である。
態の半導体装置は、半導体チップ1とパッケージ基板2
とが、ハンダバンプ3によって電気的に接続されている
半導体装置である。この場合、ハンダバンプ3は、半導
体チップ1の表面に形成されている外部電極としてのパ
ッド1aとパッケージ2の表面に形成されている外部電
極としてのパッド2aとを電気的に接続している。
まれていない鉛フリーハンダバンプとしていることが特
徴であり、本発明者の検討の結果、ハンダバンプ3とし
ての鉛が含まれていない鉛フリーハンダバンプの融点
は、250℃以上の高融点とされている。この場合、2
50℃以上の高融点とされている鉛が含まれていない鉛
フリーハンダバンプは、スズ(Sn)と銀(Ag)と銅
(Cu)とアンチモン(Sb)とからなる鉛フリーハン
ダを材料としていること、またはスズ(Sn)と銀(A
g)と銅(Cu)とビスマス(Bi)とからなる鉛フリ
ーハンダを材料としていることにより、作業時の温度と
して、350℃程度の温度とすることができる。
よれば、半導体チップ1とパッケージ基板2とを電気的
に接続しているハンダバンプ3として、鉛が含まれてい
ない鉛フリーハンダバンプを使用していることにより、
ハンダバンプ3に有害な鉛が含まれていないので、有害
な現象を防止することができ、人体の健康および環境に
悪影響を及ぼすという従来の問題点の発生を防止するこ
とができる。
チップ1は、その表面に外部電極としてのパッド1aが
形成されており、パッド1aに開口部があるプロテクシ
ョン膜1bとしての酸化シリコン膜などからなる無機絶
縁膜が形成されており、そのプロテクション膜1bの表
面に有機絶縁膜1cが形成されている。また、パッド1
aの表面の開口部には、バリアメタル膜1dが形成され
ている。この場合、半導体チップ1の表面に、有機絶縁
膜1cを形成していると共にパッド1aの表面の開口部
にバリアメタル膜1dが形成されていることが、本発明
の形態の半導体チップ1の特徴であり、それ以外の構成
要素は、種々の態様を適用することができる。本発明者
の検討の結果、有機絶縁膜1cは、例えばポリイミド膜
とすることができる。また、バリアメタル膜1dは、例
えばクロム(Cr)とニッケル(Ni)と金(Au)と
からなる合金膜とすることができる。
よれば、半導体チップ1の表面に有機絶縁膜1cを形成
していることにより、半導体チップ1とアンダーフィル
樹脂4との接着強度を向上することができるので、C4
(Controlled Collapse ChipConnection )接続寿命を
長寿命化することができる。また、半導体チップ1の表
面に有機絶縁膜1cを形成していることにより、ハンダ
バンプ3の熱処理の際に、ハンダバンプ3とプロテクシ
ョン膜1bとの間に発生する応力を吸収できるので、ク
ラックの発生を防止することができる。
プ1とパッケージ基板2との間に、アンダーフィル樹脂
4が充填されている。
よれば、高融点鉛フリーハンダバンプからなるハンダバ
ンプ3により、C4接続とアンダーフィル構造を組み合
わせていることにより、パッケージに熱歪みが発生した
ときのハンダバンプ3にかかる応力を分散できるので、
ハンダバンプ3の接続寿命を長寿命化することができ
る。
ウエハ処理により、半導体チップ1の表面に有機絶縁膜
1cを形成した後、有機絶縁膜1cにおけるパッド1a
の表面に開口部を形成した後、その開口部にバリアメタ
ル膜1dを形成している。それ以外のウエハ処理を用い
た製造工程は、種々の態様を適用することができる。
dに、鉛が含まれていない鉛フリーハンダバンプからな
るハンダバンプ3を取り付ける。
パッケージ基板2のパッド2aに電気的に接続する製造
工程を使用して、半導体チップ1をパッケージ基板2に
実装する。
2との間の隙間に、アンダーフィル樹脂4を充填する。
ば、半導体チップ1とパッケージ基板2とを電気的に接
続しているハンダバンプ3として、鉛が含まれていない
鉛フリーハンダバンプを使用していることにより、ハン
ダバンプ3に有害な鉛が含まれていないので、有害な現
象を防止することができ、人体の健康および環境に悪影
響を及ぼすという従来の問題点の発生を防止することが
できる。
体チップ1とパッケージ基板2とを電気的に接続してい
るハンダバンプ3として、鉛が含まれていないものであ
って、しかも250℃以上の高融点の鉛フリーハンダバ
ンプを使用しており、半導体チップ1の表面に有機絶縁
膜1cを形成しており、半導体チップ1とパッケージ基
板2との間にアンダーフィル樹脂4を充填している。
により、C4接続とアンダーフィル構造を組み合わせて
いることにより、パッケージに熱歪みが発生した場合、
ハンダバンプ3にかかる応力を分散できるので、ハンダ
バンプ3の接続寿命を長寿命化することができる。ま
た、半導体チップ1の表面に有機絶縁膜1cを形成して
いることにより、半導体チップ1とアンダーフィル樹脂
4との接着強度を向上することができるので、C4接続
寿命を長寿命化することができる。さらに、半導体チッ
プ1の表面に有機絶縁膜1cを形成していることによ
り、ハンダバンプ3の熱処理の際に、ハンダバンプ3と
プロテクション膜1bとの間に発生する応力を吸収でき
るので、クラックの発生を防止することができる。
れば、パッケージ基板2に半導体チップ1がハンダバン
プ3によって電気的に接続されている場合、ハンダバン
プ3から鉛を全廃でき、しかも高性能および高信頼度の
ハンダバンプ3を有する半導体装置とすることができ
る。
形態2である半導体装置を示す概略断面図である。図4
は、図3におけるハンダバンプおよびその近傍を拡大し
て示す拡大断面図である。
態の半導体装置は、半導体チップ1とパッケージ基板2
とが、ハンダバンプ3によって電気的に接続されている
半導体装置である。この場合、ハンダバンプ3は、半導
体チップ1の表面に形成されている外部電極としてのパ
ッド1aとパッケージ2の表面に形成されている外部電
極としてのパッド2aとを電気的に接続している。
まれていない鉛フリーハンダボール3aとその鉛フリー
ハンダボール3aの融点よりも低融点の鉛フリー予備ハ
ンダ3bとからなり、鉛フリーハンダボール3aが鉛フ
リー予備ハンダ3bを用いて半導体チップ1およびパッ
ケージ基板2に固着されている。なお、ハンダバンプ3
以外の構成要素は、前述した実施の形態1の半導体装置
と同様であることにより、ハンダバンプ3以外の構成要
素の説明を省略する。
における鉛が含まれていない鉛フリーハンダボール3a
の融点は、本発明者の検討の結果、250℃以上の高融
点とされている。この場合、250℃以上の高融点とさ
れている鉛が含まれていない鉛フリーハンダボール3a
は、スズと銀と銅とアンチモンとからなる鉛フリーハン
ダを材料としていること、またはスズと銀と銅とビスマ
スとからなる鉛フリーハンダを材料としていることによ
り、作業時の温度として、350℃程度の温度とするこ
とができる。
ける鉛が含まれていない鉛フリー予備ハンダ3bの融点
は、本発明者の検討の結果、鉛フリーハンダボール3a
の融点よりも低融点とされている。この場合、鉛が含ま
れていない鉛フリー予備ハンダ3bは、スズ(Sn)と
銀(Ag)とからなる鉛フリーハンダを材料としている
ことにより、240℃程度の温度で作業を行うことがで
きる。
ウエハ処理により、半導体チップ1の表面に有機絶縁膜
1cを形成した後、有機絶縁膜1cにおけるパッド1a
の表面に開口部を形成した後、その開口部にバリアメタ
ル膜1dを形成している。それ以外のウエハ処理を用い
た製造工程は、種々の態様を適用することができる。
dに、鉛が含まれていない鉛フリーハンダボール3aを
鉛が含まれていない鉛フリー予備ハンダ3bを用いて固
着する。
おける鉛フリーハンダボール3aをパッケージ基板2の
パッド2aに、鉛が含まれていない鉛フリー予備ハンダ
3bを用いて固着することにより、半導体チップ1をパ
ッケージ基板2に実装する。
2との間の隙間に、アンダーフィル樹脂4を充填する。
ば、半導体チップ1とパッケージ基板2とを電気的に接
続しているハンダバンプ3として、鉛が含まれていない
鉛フリーハンダボール3aとその鉛フリーハンダボール
3aの融点よりも低融点の鉛フリー予備ハンダ3bとか
らなり、鉛フリーハンダボール3aが鉛フリー予備ハン
ダ3bを用いて半導体チップ1およびパッケージ基板2
に固着されていることにより、高融点の鉛フリーハンダ
ボール3aと半導体チップ1の表面との界面に発生する
応力をさらに低減することができる。また、パッケージ
基板2に高温処理を行う必要がなくなることにより、耐
熱性の低い材質からなるプリント基板などからなるパッ
ケージ基板2を使用することができる。
体チップ1とパッケージ基板2とを電気的に接続してい
るハンダバンプ3として、鉛が含まれていない鉛フリー
ハンダボール3aとその鉛フリーハンダボール3aの融
点よりも低融点の鉛フリー予備ハンダ3bとからなり、
鉛フリーハンダボール3aが鉛フリー予備ハンダ3bを
用いて半導体チップ1およびパッケージ基板2に固着さ
れていることにより、鉛が含まれていない鉛フリー状態
のハンダバンプ3を使用していることにより、ハンダバ
ンプ3に有害な鉛が含まれていないので、有害な現象を
防止することができ、人体の健康および環境に悪影響を
及ぼすという従来の問題点の発生を防止することができ
る。また、本実施の形態の半導体装置によれば、前述し
た実施の形態1の半導体装置と同様な効果を得ることが
できる。
形態3である半導体装置におけるハンダバンプおよびそ
の近傍を拡大して示す拡大断面図である。なお、本実施
の形態である半導体装置は、ハンダバンプの位置および
その近傍以外の構成は、前述した実施の形態1の半導体
装置の構成と同様であり、図1に示す通りである。
装置は、半導体チップ1とパッケージ基板2とが、ハン
ダバンプ3によって電気的に接続されている半導体装置
である。この場合、ハンダバンプ3は、半導体チップ1
の表面に形成されている外部電極としてのパッド1aと
パッケージ2の表面に形成されている外部電極としての
パッド2aとを電気的に接続している。
び形状は、前述した実施の形態1のハンダバンプ3と同
様であるが、ハンダバンプ3の位置を変更しており、鉛
フリーハンダバンプからなるハンダバンプ3を、半導体
チップ1のパッド1aの表面以外の領域に配置されてい
ることを特徴としている。
半導体チップ1のパッド1aの表面における開口部(有
機絶縁膜1cの開口部)より、パッド1aの近傍の有機
絶縁膜1cの表面までに配線層1eが形成されており、
有機絶縁膜1cの配線層1eの上にバリアメタル膜1d
が形成されており、そのバリアメタル膜1dの上にハン
ダバンプ3が形成されている。
の結果、クロム(Cr)を材料としている配線層であ
る。
ハンダバンプ3の材料および形状の他の態様として、前
述した実施の形態2のハンダバンプ3と同様な態様を適
用することができる。
リーハンダバンプからなるハンダバンプ3を、半導体チ
ップ1のパッド1aの表面以外の領域に配置されている
ことにより、高融点のハンダバンプ3と半導体チップ1
のパッド1aとの界面に発生する応力を防止することが
できるので、高性能でしかも高信頼度の半導体装置とす
ることができる。また、本実施の形態の半導体装置によ
れば、前述した実施の形態1の半導体装置と同様な効果
を得ることができる。
形態4である半導体装置を示す概略断面図である。図7
は、図6におけるBGA基板のハンダバンプおよびその
近傍を拡大して示す拡大断面図である。
態の半導体装置は、半導体チップ1がパッケージ基板と
してのBGA基板5に電気的に接続されている半導体装
置であって、BGA基板5におけるハンダバンプ6は、
鉛が含まれていない鉛フリーハンダボール6aとその鉛
フリーハンダボール6aの融点よりも低融点の鉛フリー
予備ハンダ6bとからなり、鉛フリーハンダボール6a
が鉛フリー予備ハンダ6bを用いてBGA基板5に固着
されているものである。
ンプ6における鉛が含まれていない鉛フリーハンダボー
ル6aは、前述した実施の形態2の鉛フリーハンダボー
ル3aと同様な材料であり、直径が600μm 程度であ
る。また、BGA基板5におけるハンダバンプ6におけ
る鉛が含まれていない鉛フリー予備ハンダ6bは、前述
した実施の形態2の鉛フリー予備ハンダ3bと同様な材
料であり、鉛フリーハンダボール6aをBGA基板5の
外部電極であるパッド5aに固着しているものである。
ハンダバンプ6の材料の他の態様として、前述した実施
の形態1のハンダバンプ3と同様な態様を適用すること
ができる。
ば、半導体チップ1がパッケージ基板としてのBGA基
板5に電気的に接続されている半導体装置であって、B
GA基板5におけるハンダバンプ6は、鉛が含まれてい
ない鉛フリーハンダボール6aとその鉛フリーハンダボ
ール6aの融点よりも低融点の鉛フリー予備ハンダ6b
とからなっており、または鉛が含まれていない鉛フリー
ハンダバンプであることにより、ハンダバンプ6に有害
な鉛が含まれていないので、有害な現象を防止すること
ができ、人体の健康および環境に悪影響を及ぼすという
従来の問題点の発生を防止することができる。
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
ップとして、種々の半導体集積回路装置チップを適用で
き、その半導体チップに形成されている半導体素子とし
て、MOSFET、CMOSFETまたはバイポーラト
ランジスタあるいはそれらを組み合わせた半導体素子と
することができ、MOS型、CMOS型、BiMOS型
またはBiCMOS型の半導体集積回路装置に適用でき
る。
プに形成されている半導体素子として、MOSFET、
CMOSFET、BiMOSFET、BiCMOSFE
Tなどを構成要素とするロジック系あるいはSRAM
(Static Random Access Memory )、DRAM(Dynami
c Random Access Memory)などのメモリ系などを有する
種々の半導体集積回路装置に適用できる。
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
導体チップとパッケージ基板とを電気的に接続している
ハンダバンプとして、鉛が含まれていない鉛フリーハン
ダバンプを使用していることにより、ハンダバンプに有
害な鉛が含まれていないので、有害な現象を防止するこ
とができ、人体の健康および環境に悪影響を及ぼすとい
う従来の問題点の発生を防止することができる。
導体チップとパッケージ基板とを電気的に接続している
ハンダバンプとして、鉛が含まれていないものであっ
て、しかも250℃以上の高融点の鉛フリーハンダバン
プを使用しており、半導体チップの表面に有機絶縁膜を
形成しており、半導体チップとパッケージ基板との間に
アンダーフィル樹脂を充填している。
により、C4接続とアンダーフィル構造を組み合わせて
いることにより、パッケージに熱歪みが発生した場合も
ハンダバンプにかかる応力を分散できるので、ハンダバ
ンプの接続寿命を長寿命化することができる。また、半
導体チップの表面に有機絶縁膜を形成していることによ
り、半導体チップとアンダーフィル樹脂との接着強度を
向上することができるので、C4接続寿命を長寿命化す
ることができる。さらに、半導体チップの表面に有機絶
縁膜を形成していることにより、ハンダバンプの熱処理
の際に、ハンダバンプとプロテクション膜との間に発生
する応力を吸収できるので、クラックの発生を防止する
ことができる。
ッケージ基板に半導体チップがハンダバンプによって電
気的に接続されている場合、ハンダバンプから鉛を全廃
でき、しかも高性能および高信頼度のハンダバンプを有
する半導体装置とすることができる。
導体チップとパッケージ基板とを電気的に接続している
ハンダバンプとして、鉛が含まれていない鉛フリーハン
ダボールとその鉛フリーハンダボールの融点よりも低融
点の鉛フリー予備ハンダとからなり、鉛フリーハンダボ
ールが鉛フリー予備ハンダを用いて半導体チップおよび
パッケージ基板に固着されていることにより、高融点の
鉛フリーハンダボールと半導体チップの表面との界面に
発生する応力をさらに低減することができる。また、パ
ッケージ基板に高温処理を行う必要がなくなることによ
り、耐熱性の低い材質からなるプリント基板などからな
るパッケージ基板を使用することができる。
フリーハンダバンプからなるハンダバンプを、半導体チ
ップのパッドの表面以外の領域に配置されていることに
より、高融点のハンダバンプと半導体チップのパッドと
の界面に発生する応力を防止することができるので、高
性能でしかも高信頼度の半導体装置とすることができ
る。
概略断面図である。
大して示す拡大断面図である。
概略断面図である。
大して示す拡大断面図である。
るハンダバンプおよびその近傍を拡大して示す拡大断面
図である。
概略断面図である。
その近傍を拡大して示す拡大断面図である。
Claims (9)
- 【請求項1】 半導体チップとパッケージ基板とが、ハ
ンダバンプによって電気的に接続されている半導体装置
であって、前記ハンダバンプは、鉛が含まれていない鉛
フリーハンダバンプであることを特徴とする半導体装
置。 - 【請求項2】 半導体チップとパッケージ基板とが、ハ
ンダバンプによって電気的に接続されている半導体装置
であって、前記ハンダバンプは、鉛が含まれていない鉛
フリーハンダボールと前記鉛フリーハンダボールの融点
よりも低融点の鉛フリー予備ハンダとからなり、前記鉛
フリーハンダボールが前記鉛フリー予備ハンダを用いて
前記半導体チップおよび前記パッケージ基板に固着され
ていることを特徴とする半導体装置。 - 【請求項3】 請求項1または2記載の半導体装置であ
って、前記半導体チップの表面には、有機絶縁膜が形成
されていることを特徴とする半導体装置。 - 【請求項4】 請求項1〜3のいずれか1項に記載の半
導体装置であって、前記半導体チップと前記パッケージ
基板との間には、アンダーフィル樹脂が充填されている
ことを特徴とする半導体装置。 - 【請求項5】 請求項1〜4のいずれか1項に記載の半
導体装置であって、前記ハンダバンプは、前記半導体チ
ップのパッドの表面以外の領域に配置されていることを
特徴とする半導体装置。 - 【請求項6】 半導体チップがパッケージ基板としての
BGA基板に電気的に接続されている半導体装置であっ
て、前記BGA基板におけるハンダバンプは、鉛が含ま
れていない鉛フリーハンダバンプ、または鉛が含まれて
いない鉛フリーハンダボールと前記鉛フリーハンダボー
ルの融点よりも低融点の鉛フリー予備ハンダとからな
り、前記鉛フリーハンダボールが前記鉛フリー予備ハン
ダを用いて前記BGA基板に固着されていることを特徴
とする半導体装置。 - 【請求項7】 請求項1〜6のいずれか1項に記載の半
導体装置であって、前記鉛フリーハンダバンプまたは前
記鉛フリーハンダボールの融点は、250℃以上である
ことを特徴とする半導体装置。 - 【請求項8】 請求項1〜7のいずれか1項に記載の半
導体装置であって、前記鉛フリーハンダバンプおよび前
記鉛フリーハンダボールは、スズと銀と銅とアンチモン
とからなる鉛フリーハンダ、またはスズと銀と銅とビス
マスとからなる鉛フリーハンダからなることを特徴とす
る半導体装置。 - 【請求項9】 請求項1〜8のいずれか1項に記載の半
導体装置であって、前記鉛フリー予備ハンダは、スズと
銀とからなる鉛フリーハンダからなることを特徴とする
半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24237098A JP2000077554A (ja) | 1998-08-27 | 1998-08-27 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24237098A JP2000077554A (ja) | 1998-08-27 | 1998-08-27 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000077554A true JP2000077554A (ja) | 2000-03-14 |
Family
ID=17088175
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24237098A Pending JP2000077554A (ja) | 1998-08-27 | 1998-08-27 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000077554A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10123280A1 (de) * | 2001-05-14 | 2002-12-05 | Infineon Technologies Ag | Verfahren zum Herstellen eines Kontakthügels |
JP2009033100A (ja) * | 2007-07-05 | 2009-02-12 | Nec Corp | 半導体装置 |
-
1998
- 1998-08-27 JP JP24237098A patent/JP2000077554A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10123280A1 (de) * | 2001-05-14 | 2002-12-05 | Infineon Technologies Ag | Verfahren zum Herstellen eines Kontakthügels |
JP2009033100A (ja) * | 2007-07-05 | 2009-02-12 | Nec Corp | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100876485B1 (ko) | 주석 함량이 많은 땜납 범프의 이용을 가능하게 하는ubm층 | |
JP3232042B2 (ja) | メモリチップパッケージ | |
US8564049B2 (en) | Flip chip contact (FCC) power package | |
JP4698125B2 (ja) | バンプおよびポリマー層を有しない、基板アセンブリのためのフリップチップ | |
TWI515809B (zh) | 無鉛焊料合金之摻雜及藉其形成之結構 | |
JP4731495B2 (ja) | 半導体装置 | |
US6661093B2 (en) | Semiconductor device | |
KR20030074158A (ko) | 반도체장치 | |
US20060145319A1 (en) | Flip chip contact (FCC) power package | |
TW200419741A (en) | Semiconductor device and its assembly method | |
EP1750305A2 (en) | Integrated circuit with low-stress under-bump metallurgy | |
US20090302468A1 (en) | Printed circuit board comprising semiconductor chip and method of manufacturing the same | |
JP4397530B2 (ja) | 低アルファ放出性はんだバンプ | |
US20110122592A1 (en) | First-level interconnects with slender columns, and processes of forming same | |
US6750552B1 (en) | Integrated circuit package with solder bumps | |
JP3568676B2 (ja) | 半導体装置、回路基板及び電子回路装置 | |
JP6544354B2 (ja) | 半導体装置の製造方法 | |
KR100915761B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP2000077554A (ja) | 半導体装置 | |
JP3339881B2 (ja) | 半導体集積回路装置およびその製造方法 | |
JP3495300B2 (ja) | 半導体装置及びその製造方法 | |
JP2002026073A (ja) | 半導体装置およびその製造方法 | |
US20050167827A1 (en) | Solder alloy and semiconductor device | |
US20150102425A1 (en) | Flip chip contact (fcc) power package | |
JP2000091339A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040326 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040326 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050628 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050826 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060228 |