JP3682758B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP3682758B2 JP3682758B2 JP36752698A JP36752698A JP3682758B2 JP 3682758 B2 JP3682758 B2 JP 3682758B2 JP 36752698 A JP36752698 A JP 36752698A JP 36752698 A JP36752698 A JP 36752698A JP 3682758 B2 JP3682758 B2 JP 3682758B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- manufacturing
- solder
- nickel
- barrier metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に係り、特に、錫（Ｓｎ）を主成分とする鉛（Ｐｂ）フリーはんだで半導体素子と回路基板をフリップチップ接合してなる半導体装置においてはんだ接合の際に用いる電極の形成技術に関する。
【０００２】
【従来の技術】
近年、電子部品の高密度実装化に伴い、入出力端子数の多端子化及び端子間のピッチの微細化が進行し、ＬＳＩチップと基板の接合方法として、従来のワイヤボンディング法から、配線長が短く一括接合が可能なフリップチップ接合方法が主流となっている。
【０００３】
フリップチップ接合では、ＬＳＩチップの電極（パッド）に形成された金属のバンプ（典型的にははんだバンプ）を回路基板上の対応する電極（パッド）に押し付けることで半導体素子のベア・チップと基板を直接接合している。このはんだバンプを構成する材料としては、これまでにＰｂとＳｎの合金、とりわけＰｂを主成分とするはんだ（以下、便宜上「Ｐｂ系はんだ」という。）が多く使用されていた。かかるＰｂ系はんだを用いた一例が図１に示される。
【０００４】
図１は従来例に係る半導体装置におけるフリップチップ接合部の構成を断面図の形で模式的に示したものである。
【０００５】
図中、１１は半導体チップの本体を構成するシリコン（Ｓｉ）基板上に形成された半導体素子、１２はチタン（Ｔｉ）膜、１３はニッケル（Ｎｉ）膜、１４はＰｂ系はんだ（例えばＰｂ−５％Ｓｎ）のはんだバンプ、２１はアルミナ、窒化アルミニウム（ＡｌＮ）又は樹脂からなる回路基板、２２はクロム（Ｃｒ）膜、２３は銅（Ｃｕ）膜、２４はＮｉ膜、２５は金（Ａｕ）膜を示す。
【０００６】
図示のように、半導体素子１１と回路基板２１の間ではんだ接合を行うのに用いる電極層は、半導体素子１１については、そのＳｉ基板上のアルミニウム（Ａｌ）電極（図示せず）上から順にＴｉ膜１２及びＮｉ膜１３の膜構成となっており、回路基板２１については、その配線層を構成するＣｒ／Ｃｕ膜２２，２３上に順にＮｉ膜２４及びＡｕ膜２５の膜構成となっている。
【０００７】
かかる半導体装置を作製するプロセスとしては、先ず半導体素子１１と回路基板２１に対してそれぞれ電極層を形成し、次いで半導体素子１１上の電極層の上にはんだバンプ１４を形成し、このはんだバンプ１４を太い矢印で示すように回路基板２１上の電極層に押し付けることでフリップチップ接合を行う。この際、フリップチップ接合に用いるはんだ材料（はんだバンプ１４）に含まれるＳｎの含有量は重量比にして５％程度であるため、つまり、殆どがＰｂで構成されているため、フリップチップ接合を行った場合に良好なはんだ接合部を形成することができる。
【０００８】
しかし、Ｐｂは多くの同位体が存在し、これら同位体はウラン（Ｕ）、トリウム（Ｔｈ）の崩壊系列中の中間生成物或いは最終生成物であり、崩壊の際にヘリウム（Ｈｅ）原子を放出するα崩壊を伴うことから、はんだ中のＰｂよりα線を生じる。そして、そのα線が半導体素子（ＣＭＯＳ素子）に到達してソフトエラーを発生することが近年報告されている。また、Ｐｂは土壌に流出すると酸性雨によって溶け出し環境に影響を及ぼすことがわかっており、環境の面からもＰｂを使用しないはんだ（以下、「Ｐｂフリーはんだ」という。）が強く求められている。
【０００９】
そこで、かかるＰｂフリーはんだの一例として、放射性不純物の比較的少ないＳｎを主成分とするはんだ（以下、便宜上「Ｓｎ系はんだ」という。）が使われ始めている。このＳｎ系はんだは、Ｓｎに銀（Ａｇ）、ビスマス（Ｂｉ）、アンチモン（Ｓｂ）、亜鉛（Ｚｎ）、インジウム（Ｉｎ）等が混合又は添加される。この混合される量又は添加される量は、使用するはんだ材料の温度階層によって異なるが、ＣＭＯＳ素子等のはんだ接合においては、Ｓｎの組成比が９０％以上含まれる、２００℃以上の比較的高融点のはんだ材料が用いられている。
【００１０】
なお、以下の記述において、特に定義しない限り、「％」とは『重量％』を指すものとする。
【００１１】
【発明が解決しようとする課題】
しかしながら、Ｓｎの組成比が９０％以上のＳｎ系はんだを使用した場合、上述した従来例（図１参照）で示すような電極層の膜構成／膜厚ではんだ接合を行うと、各電極層を構成している材料のＮｉ（１３，２４）やＣｕ（２３）は、はんだ接合の際の温度サイクル中にはんだバンプ１４中のＳｎと反応し、はんだ中に拡散すると共に、Ｎｉ−Ｓｎ、Ｃｕ−Ｓｎといった金属間化合物を形成する。その結果、半導体素子１１上の電極層において最も膜厚の大きいＮｉ膜１３の膜厚が特に減少し、接合強度が低下したり、バンプ欠けや破断等が生じたり、また熱サイクル試験等の信頼性試験の際に接合不良や導通不可等の障害が生じて、はんだ接合の信頼性が低下するといった問題があった。
【００１２】
本件出願人は、かかる問題点に対処するための技術を以前に提案した（例えば特開平１０−４１３０３号公報参照）。この提案された技術では、電極層を構成している材料のＮｉがはんだ材料中へ拡散するのを遅らせるか或いは阻止するようにしており、そのための手段として、Ｎｉ膜とＣｒ膜を層状に形成したものを電極／バリヤメタル層として用い、この電極／バリヤメタル層を真空蒸着法或いはスパッタ法により形成し、さらにＣｒ膜の膜厚を薄く（２００〜２０００Å）している。つまり、Ｃｒ膜が存在することで、ＮｉがＳｎ系はんだ中に拡散するのを抑制することができる。また、ＳｎとＣｒは固溶せず金属間化合物を形成しないという特性を利用し、Ｃｒ膜の膜厚を薄くすることで、はんだ接合の信頼性を損なうことなくバリヤメタルとしての機能を保つことができる。
【００１３】
しかし、この提案された技術では、電極／バリヤメタル層は積層構造で形成されているため、Ｎｉ膜やＣｒ膜を最適な膜厚に制御する必要があり、そのための処理等が煩雑であるといった不利がある。また、電極／バリヤメタル層を真空蒸着法により形成しているため、真空装置を必要とし、そのために製造コストがかかるといった不利もある。よって、改善の余地が残されている。
【００１４】
本発明は、上述した従来技術における課題に鑑み創作されたもので、信頼性の高いはんだ接合を実現すると共に、電極／バリヤメタル層の膜厚の制御を不要とし、製造コストの削減に寄与することができる半導体装置及びその製造方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
上記の課題を解決するため、本発明によれば、Ｓｎを主成分とするＰｂフリーはんだで半導体素子と回路基板をフリップチップ接合してなる半導体装置を製造する方法であって、前記半導体素子の上にＮｉを主成分とするＮｉ−Ｃｒ、Ｎｉ−Ｍｏ又はＮｉ−Ｗの合金膜を第１の電極／バリヤメタル層として無電解メッキにより形成し、前記回路基板の上にＮｉを主成分とするＮｉ−Ｃｒ、Ｎｉ−Ｍｏ又はＮｉ−Ｗの合金膜を第２の電極／バリヤメタル層として無電解メッキにより形成し、前記第１の電極／バリヤメタル層上に前記Ｐｂフリーはんだのはんだバンプを形成し、前記はんだバンプを前記第２の電極／バリヤメタル層に押し付けて前記フリップチップ接合を行うことを特徴とする半導体装置の製造方法が提供される。
【００１６】
本発明の方法によれば、フリップチップ接合されるべき半導体素子及び回路基板の各々の電極／バリヤメタル層として無電解メッキによるＮｉ−Ｃｒ、Ｎｉ−Ｍｏ又はＮｉ−Ｗの合金膜を設けているので、以下の効果が期待される。
【００１７】
先ず、図１に示す従来技術に見られたようなＮｉ膜単層の膜構成では、はんだ付けの際に、ＮｉがＮｉ−Ｓｎ金属間化合物を形成した後、更にはんだ中に下層の新規のＮｉが供給されて新たにＮｉ−Ｓｎの金属間化合物層が成長することが繰り返される。このため、数回はんだの融点以上に加熱されるとＮｉ−Ｓｎ層はますます成長し、その結果、プロセス終了後にはＮｉ層が消失するといった不都合が生じる。
【００１８】
これに対し本発明では、Ｎｉ−Ｃｒ、Ｎｉ−Ｍｏ又はＮｉ−Ｗの合金膜としており、Ｃｒ，Ｍｏ，Ｗ等の金属は、Ｎｉと全率固溶型の２元合金状態図を示す材料であることから、本発明のようにＮｉを主成分とする組成比では合金中においてＮｉと共に均一に混ざり合った状態で存在する。他方、はんだの主成分であるＳｎは、上記の金属（Ｃｒ，Ｍｏ，Ｗ）とは融点以上（１０００℃以上）の温度まで加熱しても反応せず混ざり合わない。この結果、これらの電極に対してはんだ付けを行うと、はんだ付けの加熱の際、電極とはんだバンプの反応の間、Ｎｉ−Ｓｎの金属間化合物を形成するものの、その後、合金膜中のＣｒ，Ｍｏ，ＷがＮｉの拡散を抑制する効果があって、Ｎｉのはんだ中への拡散速度が低下し、はんだ付け終了後もＮｉ層は拡散によって消失しない。つまり、ＮｉがＳｎ系はんだ（Ｐｂフリーはんだ）中に拡散するのを抑制することで、信頼性の高いはんだ接合を実現することが可能となる。
【００１９】
また、第１及び第２の電極／バリヤメタル層（合金膜）を無電解メッキにより形成しているので、金属（Ｎｉ，Ｃｒ，Ｍｏ，Ｗ）が膜中に均等に分布し、従来技術（特開平１０−４１３０３号公報）に見られたような積層構造とはならないため、その膜厚の制御が不要となる。
【００２０】
さらに、第１及び第２の電極／バリヤメタル層（合金膜）を無電解メッキにより形成しているので、従来技術（特開平１０−４１３０３号公報）に見られたような真空装置が不要となり、製造コストの削減を図ることができる。
【００２１】
なお、合金膜の成膜方法に関して、通常の電解メッキでは膜の組成の制御が難しく、また特開平１０−４１３０３号公報に記載されている真空蒸着法やスパッタ法では膜の組成が積層構造となり、Ｎｉが全てはんだ中に拡散した後、Ｃｒ，Ｍｏ，Ｗ各単独層がＳｎと接触することになり、はんだ材料（この場合、はんだの主成分であるＳｎ）がはじかれてバンプ欠けを生じるといった問題があるが、本発明のように「無電解メッキ」とすることで、かかる問題は解消され得る。
【００２２】
また、本発明の好適な実施形態によれば、Ｐｂフリーはんだのはんだバンプを転写バンプ形成法により形成している。この方法は、はんだペーストからはんだバンプを形成したり、はんだ合金を蒸着法で所定の電極に作製してはんだバンプを形成するものであり、他の方法と比較して、アセンブリ工程中にはんだが溶解する時間が長く、電極／バリヤメタル層の金属がより拡散し易い状況において効果が大きいというメリットがある。
【００２３】
【発明の実施の形態】
図２は本発明の一実施形態に係る半導体装置におけるフリップチップ接合部の構成を断面図の形で模式的に示したものである。
【００２４】
図中、１１は半導体チップの本体を構成するＳｉ基板上に形成された半導体素子、１２はＴｉ膜、１３ａは本発明の特徴をなす電極／バリヤメタル層（Ｎｉを主成分とするＮｉ−Ｃｒ、Ｎｉ−Ｍｏ又はＮｉ−Ｗの合金膜）、１４はＡｕ膜、１５ａはＳｎ系はんだ（Ｐｂフリーはんだ）のはんだバンプ、２１はアルミナ、ＡｌＮ又は樹脂からなる回路基板、２２はＣｒ膜、２３はＣｕ膜、２４ａは本発明の特徴をなす電極／バリヤメタル層（Ｎｉを主成分とするＮｉ−Ｃｒ、Ｎｉ−Ｍｏ又はＮｉ−Ｗの合金膜）、２５はＡｕ膜を示す。
【００２５】
本実施形態に係る半導体装置は、基本的なプロセスとして、半導体素子１１の上に電極／バリヤメタル層１３ａを無電解メッキにより形成し、回路基板２１の上に電極／バリヤメタル層２４ａを無電解メッキにより形成し、電極／バリヤメタル層１３ａにはんだバンプ１５ａを形成した後、はんだバンプ１５ａを電極／バリヤメタル層２４ａに押し付けてフリップチップ接合を行うことで作製され得る。
【００２６】
【実施例】
次に、図２の実施形態に基づく具体的な実施例について、以下に示す表１、表２及び表３を参照しながら説明する。なお、各表１〜３は、第１〜第３実施例について、電極／バリヤメタル層１３ａ，２４ａを構成する合金膜におけるＣｒ、Ｍｏ又はＷの含有量を５％、２０％及び４０％（Ｗの場合、３５％）とした時の各サンプルに対する、はんだバンプ１５ａを構成する各金属材料（Ｓｎ、Ａｇ、Ｂｉ、Ｓｂ、Ｚｎ、Ｉｎ）の組成と、フリップチップ接合後に行った熱サイクル試験の結果及び接合状態の関係を、従来例の場合と対比させて示している。
【００２７】
半導体素子１１に対しては、Ｔｉ膜１２を１０００Å程度形成し、次いでＣｒの含有量が５％、２０％及び４０％となるようなＮｉ−Ｃｒ合金膜（電極／バリヤメタル層１３ａ）を無電解メッキにより６μｍ程度形成した。そして、Ａｕ膜１４を５００Å程度形成した後、転写バンプ形成法の一種である Dimple Plate （ＤＰ）法により表１に示す各組成のはんだバンプ１５ａを電極上に形成した。この時、合金中のＳｎ中の不純物におけるＰｂの存在比は１ｐｐｍ以下とした。また、Ｓｎ中のα線量は０．０１ｃｐｈ／ｃｍ2 以下のものを使用した。なお、ｃｐｈはカウント／時間を表している。
【００２８】
他方、回路基板２１に対しては、半導体素子１１の場合と同様にして、配線層を構成するＣｒ／Ｃｕ膜２２，２３上に、各組成のＮｉ−Ｃｒ合金膜（電極／バリヤメタル層２４ａ）を無電解メッキにより６μｍ程度形成し、さらにＡｕ膜２５を５００Å程度形成した。
【００２９】
次いで、半導体素子１１と回路基板２１の位置合わせを行った後、はんだバンプ１５ａにフラックスを塗布し、窒素雰囲気中のコンベア炉内（２５０℃〜３００℃）で半導体素子１１と回路基板２１のフリップチップ接合を行った。
【００３０】
なお、はんだバンプ１５ａの径は７０〜１００μｍとし、バンプ間のピッチは１５０〜２１０μｍとした。
【００３１】
また、信頼性の評価は、接合直後の初期抵抗を測定し、熱サイクル試験（−５５℃〜１２５℃）を５０サイクル毎に抵抗測定を行いながら３００サイクルまで継続することにより、行った。
【００３２】
その結果、Ｃｒの含有量が５％又は２０％の時は３００サイクル以上の寿命をもつはんだ接合部を、Ｃｒの含有量が４０％の時は３００サイクルの寿命をもつはんだ接合部を形成することができた。また、はんだ付け後のＮｉの膜厚（残存膜厚）を従来例に比べて３倍以上に、つまりＮｉの拡散量を従来の１／３以下に低減することができた。
【００３３】
半導体素子１１に対しては、Ｔｉ膜１２を１０００Å程度形成し、次いでＭｏの含有量が５％、２０％及び４０％となるようなＮｉ−Ｍｏ合金膜（電極／バリヤメタル層１３ａ）を無電解メッキにより６μｍ程度形成した。そして、Ａｕ膜１４を５００Å程度形成した後、ＤＰ法により表２に示す各組成のはんだバンプ１５ａを電極上に形成した。この時、合金中のＳｎ中の不純物におけるＰｂの存在比は１ｐｐｍ以下とした。また、Ｓｎ中のα線量は０．０１ｃｐｈ／ｃｍ2 以下のものを使用した。
【００３４】
他方、回路基板２１に対しては、半導体素子１１の場合と同様にして、配線層を構成するＣｒ／Ｃｕ膜２２，２３上に、各組成のＮｉ−Ｍｏ合金膜（電極／バリヤメタル層２４ａ）を無電解メッキにより６μｍ程度形成し、さらにＡｕ膜２５を５００Å程度形成した。
【００３５】
次いで、半導体素子１１と回路基板２１の位置合わせを行った後、はんだバンプ１５ａにフラックスを塗布し、窒素雰囲気中のコンベア炉内（２５０℃〜３００℃）で半導体素子１１と回路基板２１のフリップチップ接合を行った。
【００３６】
なお、はんだバンプ１５ａの径は７０〜１００μｍとし、バンプ間のピッチは１５０〜２１０μｍとした。
【００３７】
また、信頼性の評価は、接合直後の初期抵抗を測定し、熱サイクル試験（−５５℃〜１２５℃）を５０サイクル毎に抵抗測定を行いながら３００サイクルまで継続することにより、行った。
【００３８】
その結果、Ｍｏの含有量が５％又は２０％の時は３００サイクル以上の寿命をもつはんだ接合部を、Ｍｏの含有量が４０％の時は３００サイクルの寿命をもつはんだ接合部を形成することができた。また、はんだ付け後のＮｉの膜厚（残存膜厚）を従来例に比べて３倍以上に、つまりＮｉの拡散量を従来の１／３以下に低減することができた。
【００３９】
半導体素子１１に対しては、Ｔｉ膜１２を１０００Å程度形成し、次いでＷの含有量が５％、２０％及び３５％となるようなＮｉ−Ｗ合金膜（電極／バリヤメタル層１３ａ）を無電解メッキにより６μｍ程度形成した。そして、Ａｕ膜１４を５００Å程度形成した後、ＤＰ法により表３に示す各組成のはんだバンプ１５ａを電極上に形成した。この時、合金中のＳｎ中の不純物におけるＰｂの存在比は１ｐｐｍ以下とした。また、Ｓｎ中のα線量は０．０１ｃｐｈ／ｃｍ2 以下のものを使用した。
【００４０】
他方、回路基板２１に対しては、半導体素子１１の場合と同様にして、配線層を構成するＣｒ／Ｃｕ膜２２，２３上に、各組成のＮｉ−Ｗ合金膜（電極／バリヤメタル層２４ａ）を無電解メッキにより６μｍ程度形成し、さらにＡｕ膜２５を５００Å程度形成した。
【００４１】
次いで、半導体素子１１と回路基板２１の位置合わせを行った後、はんだバンプ１５ａにフラックスを塗布し、窒素雰囲気中のコンベア炉内（２５０℃〜３００℃）で半導体素子１１と回路基板２１のフリップチップ接合を行った。
【００４２】
なお、はんだバンプ１５ａの径は７０〜１００μｍとし、バンプ間のピッチは１５０〜２１０μｍとした。
【００４３】
また、信頼性の評価は、接合直後の初期抵抗を測定し、熱サイクル試験（−５５℃〜１２５℃）を５０サイクル毎に抵抗測定を行いながら３００サイクルまで継続することにより、行った。
【００４４】
その結果、Ｗの含有量が５％又は２０％の時は３００サイクル以上の寿命をもつはんだ接合部を、Ｗの含有量が３５％の時は３００サイクルの寿命をもつはんだ接合部を形成することができた。また、はんだ付け後のＮｉの膜厚（残存膜厚）を従来例に比べて３倍以上に、つまりＮｉの拡散量を従来の１／３以下に低減することができた。
【００４５】
図３は上述した第１〜第３実施例により作製した半導体装置の一適用例を概略的に示したもので、図示の例では、半導体パッケージ３０の形態で作製された半導体装置の断面構造が示されている。
【００４６】
図示のように、この半導体パッケージ３０は、はんだバンプ１５ａで半導体チップ（半導体素子のベア・チップ）１０を回路基板２１（配線層を構成するＣｒ／Ｃｕ膜２２，２３）にフリップチップ接合した後、キャップ３１で封止し、さらに配線層（２２，２３）につながる外部リード３２を回路基板２１に接続して構成されている。
【００４７】
図４は上述した第１〜第３実施例により作製した半導体装置の他の適用例を概略的に示したもので、図示の例では、マルチチップモジュール４０の形態で作製された半導体装置の外観構成が示されている。
【００４８】
図示のように、このマルチチップモジュール４０は、はんだバンプ１５ａで複数個の半導体チップ１０を回路基板２１上に搭載して構成されている。
【００４９】
【発明の効果】
以上説明したように本発明によれば、Ｐｂフリー化に対応したＳｎ系のはんだでフリップチップ接合を行うに際し、信頼性の高いはんだ接合を実現することができ、また、電極／バリヤメタル層の膜厚の制御を不要とすると共に、製造コストの削減を図ることが可能となる。
【図面の簡単な説明】
【図１】従来例に係る半導体装置におけるフリップチップ接合部の構成を模式的に示す断面図である。
【図２】本発明の一実施形態に係る半導体装置におけるフリップチップ接合部の構成を模式的に示す断面図である。
【図３】図２の実施形態に係る半導体装置の一適用例を概略的に示す図である。
【図４】図２の実施形態に係る半導体装置の他の適用例を概略的に示す図である。
【符号の説明】
１０…半導体チップ
１１…半導体素子
１２…Ｔｉ膜
１３ａ…電極／バリヤメタル層（Ｎｉ−Ｃｒ、Ｎｉ−Ｍｏ又はＮｉ−Ｗ）
１４…Ａｕ膜
１５ａ…はんだバンプ
２１…回路基板（アルミナ、ＡｌＮ又は樹脂）
２２…Ｃｒ膜
２３…Ｃｕ膜
２４ａ…電極／バリヤメタル層（Ｎｉ−Ｃｒ、Ｎｉ−Ｍｏ又はＮｉ−Ｗ）
２５…Ａｕ膜
３０…半導体パッケージ
４０…マルチチップモジュール
【発明の属する技術分野】
本発明は、半導体装置に係り、特に、錫（Ｓｎ）を主成分とする鉛（Ｐｂ）フリーはんだで半導体素子と回路基板をフリップチップ接合してなる半導体装置においてはんだ接合の際に用いる電極の形成技術に関する。
【０００２】
【従来の技術】
近年、電子部品の高密度実装化に伴い、入出力端子数の多端子化及び端子間のピッチの微細化が進行し、ＬＳＩチップと基板の接合方法として、従来のワイヤボンディング法から、配線長が短く一括接合が可能なフリップチップ接合方法が主流となっている。
【０００３】
フリップチップ接合では、ＬＳＩチップの電極（パッド）に形成された金属のバンプ（典型的にははんだバンプ）を回路基板上の対応する電極（パッド）に押し付けることで半導体素子のベア・チップと基板を直接接合している。このはんだバンプを構成する材料としては、これまでにＰｂとＳｎの合金、とりわけＰｂを主成分とするはんだ（以下、便宜上「Ｐｂ系はんだ」という。）が多く使用されていた。かかるＰｂ系はんだを用いた一例が図１に示される。
【０００４】
図１は従来例に係る半導体装置におけるフリップチップ接合部の構成を断面図の形で模式的に示したものである。
【０００５】
図中、１１は半導体チップの本体を構成するシリコン（Ｓｉ）基板上に形成された半導体素子、１２はチタン（Ｔｉ）膜、１３はニッケル（Ｎｉ）膜、１４はＰｂ系はんだ（例えばＰｂ−５％Ｓｎ）のはんだバンプ、２１はアルミナ、窒化アルミニウム（ＡｌＮ）又は樹脂からなる回路基板、２２はクロム（Ｃｒ）膜、２３は銅（Ｃｕ）膜、２４はＮｉ膜、２５は金（Ａｕ）膜を示す。
【０００６】
図示のように、半導体素子１１と回路基板２１の間ではんだ接合を行うのに用いる電極層は、半導体素子１１については、そのＳｉ基板上のアルミニウム（Ａｌ）電極（図示せず）上から順にＴｉ膜１２及びＮｉ膜１３の膜構成となっており、回路基板２１については、その配線層を構成するＣｒ／Ｃｕ膜２２，２３上に順にＮｉ膜２４及びＡｕ膜２５の膜構成となっている。
【０００７】
かかる半導体装置を作製するプロセスとしては、先ず半導体素子１１と回路基板２１に対してそれぞれ電極層を形成し、次いで半導体素子１１上の電極層の上にはんだバンプ１４を形成し、このはんだバンプ１４を太い矢印で示すように回路基板２１上の電極層に押し付けることでフリップチップ接合を行う。この際、フリップチップ接合に用いるはんだ材料（はんだバンプ１４）に含まれるＳｎの含有量は重量比にして５％程度であるため、つまり、殆どがＰｂで構成されているため、フリップチップ接合を行った場合に良好なはんだ接合部を形成することができる。
【０００８】
しかし、Ｐｂは多くの同位体が存在し、これら同位体はウラン（Ｕ）、トリウム（Ｔｈ）の崩壊系列中の中間生成物或いは最終生成物であり、崩壊の際にヘリウム（Ｈｅ）原子を放出するα崩壊を伴うことから、はんだ中のＰｂよりα線を生じる。そして、そのα線が半導体素子（ＣＭＯＳ素子）に到達してソフトエラーを発生することが近年報告されている。また、Ｐｂは土壌に流出すると酸性雨によって溶け出し環境に影響を及ぼすことがわかっており、環境の面からもＰｂを使用しないはんだ（以下、「Ｐｂフリーはんだ」という。）が強く求められている。
【０００９】
そこで、かかるＰｂフリーはんだの一例として、放射性不純物の比較的少ないＳｎを主成分とするはんだ（以下、便宜上「Ｓｎ系はんだ」という。）が使われ始めている。このＳｎ系はんだは、Ｓｎに銀（Ａｇ）、ビスマス（Ｂｉ）、アンチモン（Ｓｂ）、亜鉛（Ｚｎ）、インジウム（Ｉｎ）等が混合又は添加される。この混合される量又は添加される量は、使用するはんだ材料の温度階層によって異なるが、ＣＭＯＳ素子等のはんだ接合においては、Ｓｎの組成比が９０％以上含まれる、２００℃以上の比較的高融点のはんだ材料が用いられている。
【００１０】
なお、以下の記述において、特に定義しない限り、「％」とは『重量％』を指すものとする。
【００１１】
【発明が解決しようとする課題】
しかしながら、Ｓｎの組成比が９０％以上のＳｎ系はんだを使用した場合、上述した従来例（図１参照）で示すような電極層の膜構成／膜厚ではんだ接合を行うと、各電極層を構成している材料のＮｉ（１３，２４）やＣｕ（２３）は、はんだ接合の際の温度サイクル中にはんだバンプ１４中のＳｎと反応し、はんだ中に拡散すると共に、Ｎｉ−Ｓｎ、Ｃｕ−Ｓｎといった金属間化合物を形成する。その結果、半導体素子１１上の電極層において最も膜厚の大きいＮｉ膜１３の膜厚が特に減少し、接合強度が低下したり、バンプ欠けや破断等が生じたり、また熱サイクル試験等の信頼性試験の際に接合不良や導通不可等の障害が生じて、はんだ接合の信頼性が低下するといった問題があった。
【００１２】
本件出願人は、かかる問題点に対処するための技術を以前に提案した（例えば特開平１０−４１３０３号公報参照）。この提案された技術では、電極層を構成している材料のＮｉがはんだ材料中へ拡散するのを遅らせるか或いは阻止するようにしており、そのための手段として、Ｎｉ膜とＣｒ膜を層状に形成したものを電極／バリヤメタル層として用い、この電極／バリヤメタル層を真空蒸着法或いはスパッタ法により形成し、さらにＣｒ膜の膜厚を薄く（２００〜２０００Å）している。つまり、Ｃｒ膜が存在することで、ＮｉがＳｎ系はんだ中に拡散するのを抑制することができる。また、ＳｎとＣｒは固溶せず金属間化合物を形成しないという特性を利用し、Ｃｒ膜の膜厚を薄くすることで、はんだ接合の信頼性を損なうことなくバリヤメタルとしての機能を保つことができる。
【００１３】
しかし、この提案された技術では、電極／バリヤメタル層は積層構造で形成されているため、Ｎｉ膜やＣｒ膜を最適な膜厚に制御する必要があり、そのための処理等が煩雑であるといった不利がある。また、電極／バリヤメタル層を真空蒸着法により形成しているため、真空装置を必要とし、そのために製造コストがかかるといった不利もある。よって、改善の余地が残されている。
【００１４】
本発明は、上述した従来技術における課題に鑑み創作されたもので、信頼性の高いはんだ接合を実現すると共に、電極／バリヤメタル層の膜厚の制御を不要とし、製造コストの削減に寄与することができる半導体装置及びその製造方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
上記の課題を解決するため、本発明によれば、Ｓｎを主成分とするＰｂフリーはんだで半導体素子と回路基板をフリップチップ接合してなる半導体装置を製造する方法であって、前記半導体素子の上にＮｉを主成分とするＮｉ−Ｃｒ、Ｎｉ−Ｍｏ又はＮｉ−Ｗの合金膜を第１の電極／バリヤメタル層として無電解メッキにより形成し、前記回路基板の上にＮｉを主成分とするＮｉ−Ｃｒ、Ｎｉ−Ｍｏ又はＮｉ−Ｗの合金膜を第２の電極／バリヤメタル層として無電解メッキにより形成し、前記第１の電極／バリヤメタル層上に前記Ｐｂフリーはんだのはんだバンプを形成し、前記はんだバンプを前記第２の電極／バリヤメタル層に押し付けて前記フリップチップ接合を行うことを特徴とする半導体装置の製造方法が提供される。
【００１６】
本発明の方法によれば、フリップチップ接合されるべき半導体素子及び回路基板の各々の電極／バリヤメタル層として無電解メッキによるＮｉ−Ｃｒ、Ｎｉ−Ｍｏ又はＮｉ−Ｗの合金膜を設けているので、以下の効果が期待される。
【００１７】
先ず、図１に示す従来技術に見られたようなＮｉ膜単層の膜構成では、はんだ付けの際に、ＮｉがＮｉ−Ｓｎ金属間化合物を形成した後、更にはんだ中に下層の新規のＮｉが供給されて新たにＮｉ−Ｓｎの金属間化合物層が成長することが繰り返される。このため、数回はんだの融点以上に加熱されるとＮｉ−Ｓｎ層はますます成長し、その結果、プロセス終了後にはＮｉ層が消失するといった不都合が生じる。
【００１８】
これに対し本発明では、Ｎｉ−Ｃｒ、Ｎｉ−Ｍｏ又はＮｉ−Ｗの合金膜としており、Ｃｒ，Ｍｏ，Ｗ等の金属は、Ｎｉと全率固溶型の２元合金状態図を示す材料であることから、本発明のようにＮｉを主成分とする組成比では合金中においてＮｉと共に均一に混ざり合った状態で存在する。他方、はんだの主成分であるＳｎは、上記の金属（Ｃｒ，Ｍｏ，Ｗ）とは融点以上（１０００℃以上）の温度まで加熱しても反応せず混ざり合わない。この結果、これらの電極に対してはんだ付けを行うと、はんだ付けの加熱の際、電極とはんだバンプの反応の間、Ｎｉ−Ｓｎの金属間化合物を形成するものの、その後、合金膜中のＣｒ，Ｍｏ，ＷがＮｉの拡散を抑制する効果があって、Ｎｉのはんだ中への拡散速度が低下し、はんだ付け終了後もＮｉ層は拡散によって消失しない。つまり、ＮｉがＳｎ系はんだ（Ｐｂフリーはんだ）中に拡散するのを抑制することで、信頼性の高いはんだ接合を実現することが可能となる。
【００１９】
また、第１及び第２の電極／バリヤメタル層（合金膜）を無電解メッキにより形成しているので、金属（Ｎｉ，Ｃｒ，Ｍｏ，Ｗ）が膜中に均等に分布し、従来技術（特開平１０−４１３０３号公報）に見られたような積層構造とはならないため、その膜厚の制御が不要となる。
【００２０】
さらに、第１及び第２の電極／バリヤメタル層（合金膜）を無電解メッキにより形成しているので、従来技術（特開平１０−４１３０３号公報）に見られたような真空装置が不要となり、製造コストの削減を図ることができる。
【００２１】
なお、合金膜の成膜方法に関して、通常の電解メッキでは膜の組成の制御が難しく、また特開平１０−４１３０３号公報に記載されている真空蒸着法やスパッタ法では膜の組成が積層構造となり、Ｎｉが全てはんだ中に拡散した後、Ｃｒ，Ｍｏ，Ｗ各単独層がＳｎと接触することになり、はんだ材料（この場合、はんだの主成分であるＳｎ）がはじかれてバンプ欠けを生じるといった問題があるが、本発明のように「無電解メッキ」とすることで、かかる問題は解消され得る。
【００２２】
また、本発明の好適な実施形態によれば、Ｐｂフリーはんだのはんだバンプを転写バンプ形成法により形成している。この方法は、はんだペーストからはんだバンプを形成したり、はんだ合金を蒸着法で所定の電極に作製してはんだバンプを形成するものであり、他の方法と比較して、アセンブリ工程中にはんだが溶解する時間が長く、電極／バリヤメタル層の金属がより拡散し易い状況において効果が大きいというメリットがある。
【００２３】
【発明の実施の形態】
図２は本発明の一実施形態に係る半導体装置におけるフリップチップ接合部の構成を断面図の形で模式的に示したものである。
【００２４】
図中、１１は半導体チップの本体を構成するＳｉ基板上に形成された半導体素子、１２はＴｉ膜、１３ａは本発明の特徴をなす電極／バリヤメタル層（Ｎｉを主成分とするＮｉ−Ｃｒ、Ｎｉ−Ｍｏ又はＮｉ−Ｗの合金膜）、１４はＡｕ膜、１５ａはＳｎ系はんだ（Ｐｂフリーはんだ）のはんだバンプ、２１はアルミナ、ＡｌＮ又は樹脂からなる回路基板、２２はＣｒ膜、２３はＣｕ膜、２４ａは本発明の特徴をなす電極／バリヤメタル層（Ｎｉを主成分とするＮｉ−Ｃｒ、Ｎｉ−Ｍｏ又はＮｉ−Ｗの合金膜）、２５はＡｕ膜を示す。
【００２５】
本実施形態に係る半導体装置は、基本的なプロセスとして、半導体素子１１の上に電極／バリヤメタル層１３ａを無電解メッキにより形成し、回路基板２１の上に電極／バリヤメタル層２４ａを無電解メッキにより形成し、電極／バリヤメタル層１３ａにはんだバンプ１５ａを形成した後、はんだバンプ１５ａを電極／バリヤメタル層２４ａに押し付けてフリップチップ接合を行うことで作製され得る。
【００２６】
【実施例】
次に、図２の実施形態に基づく具体的な実施例について、以下に示す表１、表２及び表３を参照しながら説明する。なお、各表１〜３は、第１〜第３実施例について、電極／バリヤメタル層１３ａ，２４ａを構成する合金膜におけるＣｒ、Ｍｏ又はＷの含有量を５％、２０％及び４０％（Ｗの場合、３５％）とした時の各サンプルに対する、はんだバンプ１５ａを構成する各金属材料（Ｓｎ、Ａｇ、Ｂｉ、Ｓｂ、Ｚｎ、Ｉｎ）の組成と、フリップチップ接合後に行った熱サイクル試験の結果及び接合状態の関係を、従来例の場合と対比させて示している。
【００２７】
【００２８】
他方、回路基板２１に対しては、半導体素子１１の場合と同様にして、配線層を構成するＣｒ／Ｃｕ膜２２，２３上に、各組成のＮｉ−Ｃｒ合金膜（電極／バリヤメタル層２４ａ）を無電解メッキにより６μｍ程度形成し、さらにＡｕ膜２５を５００Å程度形成した。
【００２９】
次いで、半導体素子１１と回路基板２１の位置合わせを行った後、はんだバンプ１５ａにフラックスを塗布し、窒素雰囲気中のコンベア炉内（２５０℃〜３００℃）で半導体素子１１と回路基板２１のフリップチップ接合を行った。
【００３０】
なお、はんだバンプ１５ａの径は７０〜１００μｍとし、バンプ間のピッチは１５０〜２１０μｍとした。
【００３１】
また、信頼性の評価は、接合直後の初期抵抗を測定し、熱サイクル試験（−５５℃〜１２５℃）を５０サイクル毎に抵抗測定を行いながら３００サイクルまで継続することにより、行った。
【００３２】
その結果、Ｃｒの含有量が５％又は２０％の時は３００サイクル以上の寿命をもつはんだ接合部を、Ｃｒの含有量が４０％の時は３００サイクルの寿命をもつはんだ接合部を形成することができた。また、はんだ付け後のＮｉの膜厚（残存膜厚）を従来例に比べて３倍以上に、つまりＮｉの拡散量を従来の１／３以下に低減することができた。
【００３３】
【００３４】
他方、回路基板２１に対しては、半導体素子１１の場合と同様にして、配線層を構成するＣｒ／Ｃｕ膜２２，２３上に、各組成のＮｉ−Ｍｏ合金膜（電極／バリヤメタル層２４ａ）を無電解メッキにより６μｍ程度形成し、さらにＡｕ膜２５を５００Å程度形成した。
【００３５】
次いで、半導体素子１１と回路基板２１の位置合わせを行った後、はんだバンプ１５ａにフラックスを塗布し、窒素雰囲気中のコンベア炉内（２５０℃〜３００℃）で半導体素子１１と回路基板２１のフリップチップ接合を行った。
【００３６】
なお、はんだバンプ１５ａの径は７０〜１００μｍとし、バンプ間のピッチは１５０〜２１０μｍとした。
【００３７】
また、信頼性の評価は、接合直後の初期抵抗を測定し、熱サイクル試験（−５５℃〜１２５℃）を５０サイクル毎に抵抗測定を行いながら３００サイクルまで継続することにより、行った。
【００３８】
その結果、Ｍｏの含有量が５％又は２０％の時は３００サイクル以上の寿命をもつはんだ接合部を、Ｍｏの含有量が４０％の時は３００サイクルの寿命をもつはんだ接合部を形成することができた。また、はんだ付け後のＮｉの膜厚（残存膜厚）を従来例に比べて３倍以上に、つまりＮｉの拡散量を従来の１／３以下に低減することができた。
【００３９】
【００４０】
他方、回路基板２１に対しては、半導体素子１１の場合と同様にして、配線層を構成するＣｒ／Ｃｕ膜２２，２３上に、各組成のＮｉ−Ｗ合金膜（電極／バリヤメタル層２４ａ）を無電解メッキにより６μｍ程度形成し、さらにＡｕ膜２５を５００Å程度形成した。
【００４１】
次いで、半導体素子１１と回路基板２１の位置合わせを行った後、はんだバンプ１５ａにフラックスを塗布し、窒素雰囲気中のコンベア炉内（２５０℃〜３００℃）で半導体素子１１と回路基板２１のフリップチップ接合を行った。
【００４２】
なお、はんだバンプ１５ａの径は７０〜１００μｍとし、バンプ間のピッチは１５０〜２１０μｍとした。
【００４３】
また、信頼性の評価は、接合直後の初期抵抗を測定し、熱サイクル試験（−５５℃〜１２５℃）を５０サイクル毎に抵抗測定を行いながら３００サイクルまで継続することにより、行った。
【００４４】
その結果、Ｗの含有量が５％又は２０％の時は３００サイクル以上の寿命をもつはんだ接合部を、Ｗの含有量が３５％の時は３００サイクルの寿命をもつはんだ接合部を形成することができた。また、はんだ付け後のＮｉの膜厚（残存膜厚）を従来例に比べて３倍以上に、つまりＮｉの拡散量を従来の１／３以下に低減することができた。
【００４５】
図３は上述した第１〜第３実施例により作製した半導体装置の一適用例を概略的に示したもので、図示の例では、半導体パッケージ３０の形態で作製された半導体装置の断面構造が示されている。
【００４６】
図示のように、この半導体パッケージ３０は、はんだバンプ１５ａで半導体チップ（半導体素子のベア・チップ）１０を回路基板２１（配線層を構成するＣｒ／Ｃｕ膜２２，２３）にフリップチップ接合した後、キャップ３１で封止し、さらに配線層（２２，２３）につながる外部リード３２を回路基板２１に接続して構成されている。
【００４７】
図４は上述した第１〜第３実施例により作製した半導体装置の他の適用例を概略的に示したもので、図示の例では、マルチチップモジュール４０の形態で作製された半導体装置の外観構成が示されている。
【００４８】
図示のように、このマルチチップモジュール４０は、はんだバンプ１５ａで複数個の半導体チップ１０を回路基板２１上に搭載して構成されている。
【００４９】
【発明の効果】
以上説明したように本発明によれば、Ｐｂフリー化に対応したＳｎ系のはんだでフリップチップ接合を行うに際し、信頼性の高いはんだ接合を実現することができ、また、電極／バリヤメタル層の膜厚の制御を不要とすると共に、製造コストの削減を図ることが可能となる。
【図面の簡単な説明】
【図１】従来例に係る半導体装置におけるフリップチップ接合部の構成を模式的に示す断面図である。
【図２】本発明の一実施形態に係る半導体装置におけるフリップチップ接合部の構成を模式的に示す断面図である。
【図３】図２の実施形態に係る半導体装置の一適用例を概略的に示す図である。
【図４】図２の実施形態に係る半導体装置の他の適用例を概略的に示す図である。
【符号の説明】
１０…半導体チップ
１１…半導体素子
１２…Ｔｉ膜
１３ａ…電極／バリヤメタル層（Ｎｉ−Ｃｒ、Ｎｉ−Ｍｏ又はＮｉ−Ｗ）
１４…Ａｕ膜
１５ａ…はんだバンプ
２１…回路基板（アルミナ、ＡｌＮ又は樹脂）
２２…Ｃｒ膜
２３…Ｃｕ膜
２４ａ…電極／バリヤメタル層（Ｎｉ−Ｃｒ、Ｎｉ−Ｍｏ又はＮｉ−Ｗ）
２５…Ａｕ膜
３０…半導体パッケージ
４０…マルチチップモジュール
Claims (8)
- 錫を主成分とする鉛フリーはんだで半導体素子と回路基板をフリップチップ接合してなる半導体装置を製造する方法であって、
前記半導体素子の上にニッケルを主成分とするニッケル−クロム、ニッケル−モリブデン又はニッケル−タングステンの合金膜を第１の電極／バリヤメタル層として無電解メッキにより形成し、
前記回路基板の上にニッケルを主成分とするニッケル−クロム、ニッケル−モリブデン又はニッケル−タングステンの合金膜を第２の電極／バリヤメタル層として無電解メッキにより形成し、
前記第１の電極／バリヤメタル層上に前記鉛フリーはんだのはんだバンプを形成し、
前記はんだバンプを前記第２の電極／バリヤメタル層に押し付けて前記フリップチップ接合を行うことを特徴とする半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法において、前記鉛フリーはんだのはんだバンプを転写バンプ形成法により形成することを特徴とする半導体装置の製造方法。
- 請求項１又は２に記載の半導体装置の製造方法において、前記錫を主成分とする鉛フリーはんだは、銀、ビスマス、アンチモン、亜鉛及びインジウムのうち少なくとも１種以上の金属を含む組成を有し、該組成において錫の含有量を４０〜９５重量％、ビスマスの含有量を１〜６０重量％、銀、アンチモン、亜鉛及びインジウムの含有量をそれぞれ０．１〜１０重量％の範囲で選定したことを特徴とする半導体装置の製造方法。
- 請求項１から３のいずれか一項に記載の半導体装置の製造方法において、前記第１及び第２の電極／バリヤメタル層を構成する合金膜がニッケル−クロムの場合に、クロムの含有量を０．１〜４０重量％の範囲で選定したことを特徴とする半導体装置の製造方法。
- 請求項１から３のいずれか一項に記載の半導体装置の製造方法において、前記第１及び第２の電極／バリヤメタル層を構成する合金膜がニッケル−モリブデンの場合に、モリブデンの含有量を０．１〜４０重量％の範囲で選定したことを特徴とする半導体装置の製造方法。
- 請求項１から３のいずれか一項に記載の半導体装置の製造方法において、前記第１及び第２の電極／バリヤメタル層を構成する合金膜がニッケル−タングステンの場合に、タングステンの含有量を０．１〜３５重量％の範囲で選定したことを特徴とする半導体装置の製造方法。
- 請求項１から６のいずれか一項に記載の半導体装置の製造方法によって製造された半導体装置を用いて半導体パッケージの形態で作製された半導体装置。
- 請求項１から６のいずれか一項に記載の半導体装置の製造方法によって製造された半導体装置を回路基板上に複数個搭載してマルチチップモジュールの形態で作製された半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36752698A JP3682758B2 (ja) | 1998-12-24 | 1998-12-24 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36752698A JP3682758B2 (ja) | 1998-12-24 | 1998-12-24 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000195885A JP2000195885A (ja) | 2000-07-14 |
| JP3682758B2 true JP3682758B2 (ja) | 2005-08-10 |
Family
ID=18489535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36752698A Expired - Fee Related JP3682758B2 (ja) | 1998-12-24 | 1998-12-24 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3682758B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002151538A (ja) * | 2000-11-10 | 2002-05-24 | Nippon Steel Corp | 半導体装置およびその製造方法 |
| EP1241281A1 (en) * | 2001-03-16 | 2002-09-18 | Shipley Co. L.L.C. | Tin plating |
| US7064446B2 (en) * | 2004-03-29 | 2006-06-20 | Intel Corporation | Under bump metallization layer to enable use of high tin content solder bumps |
| JP2007103840A (ja) * | 2005-10-07 | 2007-04-19 | Nec Electronics Corp | 電子回路装置の製造方法 |
| JP2007103816A (ja) * | 2005-10-07 | 2007-04-19 | Nec Electronics Corp | 配線基板および電子回路装置 |
| US8314500B2 (en) * | 2006-12-28 | 2012-11-20 | Ultratech, Inc. | Interconnections for flip-chip using lead-free solders and having improved reaction barrier layers |
| JP5105973B2 (ja) * | 2007-07-03 | 2012-12-26 | ソニー株式会社 | はんだ接合構造およびはんだバンプ形成方法 |
| JP5056674B2 (ja) * | 2008-08-28 | 2012-10-24 | 三菱マテリアル株式会社 | 接合不良のないバンプの形成方法 |
| JP6028593B2 (ja) * | 2013-01-28 | 2016-11-16 | 富士通株式会社 | 半導体装置の製造方法 |
-
1998
- 1998-12-24 JP JP36752698A patent/JP3682758B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000195885A (ja) | 2000-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5099644B2 (ja) | 電子部品、半導体パッケージ及び電子機器 | |
| US5391514A (en) | Low temperature ternary C4 flip chip bonding method | |
| US8378485B2 (en) | Solder interconnect by addition of copper | |
| JP3748785B2 (ja) | 鉛フリーバンプの形成方法 | |
| KR100334593B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US6444562B1 (en) | Nickel alloy films for reduced intermetallic formation in solder | |
| TWI302722B (en) | Ubm pad, solder contact and methods for creating a solder joint | |
| US20060081995A1 (en) | Soldered material, semiconductor device, method of soldering, and method of manufacturing semiconductor device | |
| JP4130508B2 (ja) | 半田接合方法及び電子装置の製造方法 | |
| US20160035690A1 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| US6727587B2 (en) | Connection device and method for producing the same | |
| JP3682758B2 (ja) | 半導体装置及びその製造方法 | |
| TWI242866B (en) | Process of forming lead-free bumps on electronic component | |
| US20230126663A1 (en) | Layer structure and chip package that includes the layer structure | |
| JP2000150574A (ja) | 半導体装置及び半田による接合方法 | |
| US6742248B2 (en) | Method of forming a soldered electrical connection | |
| JP3672733B2 (ja) | 半田接合方法及び電子装置 | |
| JP2001237259A (ja) | ハンダ合金、回路基板、半導体装置及びその製造方法 | |
| JP2004514559A (ja) | ぬれ性の改善された鉛非含有合金 | |
| TW200419748A (en) | Under bump metallurgy and flip chip | |
| US11239190B2 (en) | Solder-metal-solder stack for electronic interconnect | |
| Uenishi et al. | Effect of Cu in Pb free solder ball on the microstructure of BGA joints with Au/Ni coated Cu pads | |
| JP3594442B2 (ja) | 半導体装置 | |
| JP3557797B2 (ja) | 半導体装置 | |
| JP3466498B2 (ja) | 配線基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040927 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050413 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050517 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050518 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090603 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100603 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110603 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120603 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120603 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130603 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140603 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |