JP5438114B2 - 材料ボンディングのための方法およびシステム - Google Patents

材料ボンディングのための方法およびシステム Download PDF

Info

Publication number
JP5438114B2
JP5438114B2 JP2011527336A JP2011527336A JP5438114B2 JP 5438114 B2 JP5438114 B2 JP 5438114B2 JP 2011527336 A JP2011527336 A JP 2011527336A JP 2011527336 A JP2011527336 A JP 2011527336A JP 5438114 B2 JP5438114 B2 JP 5438114B2
Authority
JP
Japan
Prior art keywords
intermetallic layer
layer
solder material
intermetallic
conductive material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011527336A
Other languages
English (en)
Other versions
JP2012503321A (ja
JP2012503321A5 (ja
Inventor
チャン・ウェンキ
エリック・ベイネ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interuniversitair Microelektronica Centrum vzw IMEC
Original Assignee
Interuniversitair Microelektronica Centrum vzw IMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interuniversitair Microelektronica Centrum vzw IMEC filed Critical Interuniversitair Microelektronica Centrum vzw IMEC
Publication of JP2012503321A publication Critical patent/JP2012503321A/ja
Publication of JP2012503321A5 publication Critical patent/JP2012503321A5/ja
Application granted granted Critical
Publication of JP5438114B2 publication Critical patent/JP5438114B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32505—Material outside the bonding interface, e.g. in the bulk of the layer connector
    • H01L2224/32507—Material outside the bonding interface, e.g. in the bulk of the layer connector comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81208—Compression bonding applying unidirectional static pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83095—Temperature settings
    • H01L2224/83099—Ambient temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

本発明は、ボンディングの分野に関する。特に、本発明は、フリップチップボンディングのような半導体ボンディングおよび対応する３次元集積の方法およびシステム、およびそれにより得られたデバイスに関する。
フリップチップボンディングは、しばしば電気メッキされた半田材料を用いて、半田の融点より高いボンディング温度を用いてベース金属にボンディングする。ボンディングプロセス中、液体半田が、素早くベース金属と反応して、金属間化合物（ＩＭＣ）接合を形成する。異なるデバイスを集積した、先端的なＤＲＡＭや３Ｄチップ積層のような温度に敏感な構造では、ボンディングは、融点より低い温度で行わなければならない。
しかしながら、融点より下では、固体表面が粗れて、良好な接続が得られない。ＣｕおよびＳｎは、互いに単に部分的に反応して、弱いＩＭＣ接合を形成する。蒸着やスパッタしたＳｎやＣｕと比較して、これはしばしば非常に粗い電気メッキ材料に対してより重要となる。弱い接合は、結果として悪い電気的接続や低い機械的強度となり、それゆえに、先端的なＤＲＡＭプロセスや３Ｄチップ積層技術においてしばしば問題となる。
半田とベース金属との間のフルコンタクトを確実にするために、高いボンディング圧力または平坦なボンディング面のいずれかが、電気メッキされた半田とベース金属とをくっつけるのに必要となる。良好な接続のための平坦なボンディング界面を実現するために、フライカッターのような追加の機器がしばしば必要となる。ダイヤモンドブレードがウエハ表面を走査するフライカッティングは、半田またはベース金属の高さを均一にするために使用できる。微小な粗さが低減できる。しかしながら、ダイヤモンドブレードを用いるカッティングプロセス中における柔らかい材料の塑性変形は良好に制御するのは困難であり、これにより、フリップチップボンディングのミスアラインメントを引き起こす。塑性変形があまりに大きな場合、良好なピッチバンプ接続に対して、電気的な短絡を引き起こす。また、フライカッティングの費用も比較的高価である。
半田および／またはベース金属の高い粗さのために、フリップチップボンディングは、良好な接続を実現するための高圧力を必要とする。これが、幾つかの重要な欠点を有する。第１に、例えば約４０％の間隙率を有する（非常に）低い誘電率（low-k）の材料が組み込まれる場合に、高い圧力がデバイスにダメージを与える。第２に、ウエハ薄膜化プロセス中に形成された幾つかの微小クラックを有する薄層化したデバイスウエハが３Ｄの集積に使用された場合、高いボンディング圧力が微小クラックを拡大し、デバイスにダメージを与える。最後に、機械的な薄膜化プロセスは、また、転位やボイドのような幾つかの欠陥を形成する。それらの欠陥は、高いボンディング圧力の下で再拡散し、ついに局所応力条件に影響し、デバイス性能を低下させる。
ＵＳ２００２／００２７２９４には、２つの金属表面の間の電気的な接続を実現するために、ランダムに分散させた硬質粒子の使用が開示されている。この場合、硬質粒子は金属接続表面に付着し、硬質粒子の一部は圧力でベース金属中を通る。それゆえに、電気的接続は、粒子を通して局所的に実現されるのみである。これは接続面積、流れることができる電流、および信頼性を制限する。更に、非導電性接着層が、２つのベース金属の間で使用され、機械的接続のための主な力を与える。
ＵＳ７１３２７２１は、固体−液体相互拡散プロセスを用いた、ＭＥＭＳ部品のボンディング方法を開示する。この方法は、圧力封止のために使用される。しかしながら、半田材料の融点よりボンディング温度が低い場合、効果的なボンドは、数時間後にのみ得られる。加えて、密封封止を形成するには、非常に同種の金属層が必要とされる。それゆえに、異なる金属層を堆積するために、真空堆積技術が使用される。
ＵＳ６９９４９２０は、２つの部分を融接する方法を示すが、この場合、２つの部分の界面が融接温度に加熱され、界面が溶融するような高温が使用される。
Jackson et al （IEEE Electronic Components and Technology Conference, p1472-P1479 (2003)）は、半田接合の信頼性および特性が微細構造に大きく依存することに言及する。金属間層は壊れやすく、膜厚は時間とともに増加する。半田接合中に形成されたクラックは、機械的欠陥と電気的欠陥の双方が発生するまで成長する。更に、接合のバルク中に延びる大きなＣｕＳｎ針は、問題として記載されている。この場合の金属間は、主に、半田材料の融点より高い温度で形成される。
本発明の具体例の目的は、集積回路のような材料の良好なボンディングのための方法およびシステムと、それにより得られたデバイスを提供することである。材料の間の良好なボンディングが、低温および低圧で得られることが、本発明に具体例の長所である。
上記目的は、本発明にかかる方法、デバイス、および部分一式（a kit of parts）により達成される。
本発明は、第１基板上の第１導電性材料と、第２基板上の第２導電性材料との間の電気的接続を実現する方法であって、
（ａ）例えば、棚状で得るか、または堆積により、第１基板上の第１導電性材料上に、第１金属間層を受け取る工程であって、第１金属間層は壊れやすくて粗く、例えば５０ＭＰａより低い圧力、例えば３５ＭＰａより低い圧力、例えば２０ＭＰａより低い圧力のような低い圧力を用いて半田材料部分を接続した場合に第１金属間層は破壊される工程と、
（ｂ）例えば、棚状で得るか、または堆積により、第２導電性材料上に半田材料を受け取る工程であって、半田材料は、第１導電性材料、第２導電性材料および第１金属間層より低い融点を有し、半田材料は金属間層より柔らかい工程と、
（ｃ）半田材料の融点より低い温度で、半田材料を第１金属間層と接触させて、第１金属間層を破壊する工程と、
（ｄ）半田材料の融点より低い温度で、半田材料を第１金属間層とより接触させて、第１金属間層を破壊した後に、第１金属間層の表面の孔の少なくとも一部に半田材料を充填する工程と、
（ｅ）半田材料の融点より低い温度で、半田材料と第１金属間層との間の界面で、第２金属間層を実現する工程と、を含む。
第１金属間層は壊れやすく、小さな変形で破壊されても良い。半田材料は、半田材料の融点より低い温度で、第１金属間層とともに、第２金属間層を形成しても良い。工程（ｃ）の破壊工程は、粗い第１金属間層の、例えば鋭い突出部のような突出部を破壊する工程を含んでも良い。
第１金属間層は、安定相であり、第１基板上の第１金属層と反応しなくても良い。
第１金属間層の、例えば初期膜厚のような膜厚は、約１０００ｎｍと２０００ｎｍの間でも良い。
金属間層は、約０．２μｍより大きなＲＭＳ表面粗さと、約０．５μｍより大きな山と谷の高低差（peak-to-valley height difference）を有しても良い。
半田材料面積の約３０％と７０％の間が第１金属間層に接触する場合に、第１金属間層が破壊されても良い。
半田材料面積の約５０％より広くが第１金属間層に接触する場合に、半田材料は、第１金属間層の表面の孔の少なくとも一部を充填しても良い。
半田材料は、第１金属間層の表面の孔の少なくとも一部を充填して、第１金属間層と十分に接触しても良い。本質的に、全ての孔を充填する工程は、表面中の、少なくとも５０％、好適には少なくとも７５％、更に好適には少なくとも９０％、より好適には少なくとも９５％、より好適には少なくとも９９％、より好適には全ての孔を充填する工程を含んでも良い。
半田材料は、第２金属間層の形成後に全てが消費されるような体積を有しても良い。
この方法は、更に、第１金属間層の実現に先立って、導電性層の上に中間層を堆積する工程を含んでも良い。
第１導電性層は、第１金属でも良く、第１金属間層は、第１金属層の上に第２金属層を堆積する工程と、第１金属層を第２金属層と反応させて第１金属間層を実現する工程とにより実現されても良い。
本発明は、また、第１基板上の第１導電性材料と第２基板上の第２導電性材料との間の電気的接続を実現するデバイスに関し、このデバイスは、融点より低い温度で、第１導電材料上の第１金属間層と、第２導電材料上の半田材料から形成された第２金属間層を含み、第１金属間層は、壊れやすくて、低い圧力で半田材料と接触した場合に小さな変形で破壊するような粗さを有し、半田材料は、第１導電材料および第２導電材料より低い融点を有し、半田材料は第１金属間層より柔らかである。半田材料領域が第１金属間層と接触した場合に、第２金属間層が形成されても良い。
基板上の第１導電性材料と第２基板上の第２導電性材料との間の電気的接続を実現するための部分一式であって、この一式は、
その上の第１導電性材料と第１導電性材料上の金属間層とを有する第１基板であって、金属間層は、壊れやすくて粗さを有し、例えば５０ＭＰａより低い、例えば３５ＭＰａ以下、例えば２０ＭＰａ以下の低い圧力で半田材料と接触した場合に破壊するような第１基板と、
その上の第２導電性材料と第２導電性材料上の半田材料とを有する第２基板であって、半田材料は第１導電性材料および第２導電性材料より低い、および第１金属間材料より低い融点を有し、半田材料は金属間層より柔らかい、第２基板と、を含み、
互いに接触させた場合に、半田材料と第１金属間層は、半田材料の融点より低い温度で、第２金属間層を形成するように変化する。
第１金属間層は、安定相であり、第１基板上の第１導電性層と反応しなくても良い。
第１金属間層の膜厚は、約１０００ｎｍと２０００ｎｍの間でも良い。
金属間層は、約０．２μｍより大きなＲＭＳ表面粗さと、約０．５μｍより大きな山と谷の高低差を有しても良い。
半田材料面積の約３０％と７０％の間が第１金属間層に接触する場合に、第１金属間層が破壊されても良い。
部分一式は、半田材料面積の約５０％より広くが第１金属間層と接続する場合に、半田材料が第１金属間層の表面の孔に少なくとも一部を充填するように適用しても良い。
部分一式は、半田材料が接触領域の第１金属間層の表面の全ての孔を充填して、第１金属間層と完全に接続するように適用されても良い。
半田材料は、第２金属間層の形成中の、全ての消費可能な体積を有しても良い。
部分一式は、更に、第１導電性層と第１金属間層との間に、中間層を含んでも良い。
第１導電性層は、第１金属であり、第１金属間層は、第１金属と第２金属の反応により形成された金属間層でも良い。本発明の特別で好適な形態では、添付の独立請求項および従属請求項に詳しく述べられる。従属請求項の特徴、必要に応じて、独立請求項の特徴および他の従属請求項の特徴と組み合わせても良く、請求項に明確に記載された通りではない。
本発明の具体例の、所定の発明の形態は、デバイスと、半田材料と第１金属との間の電気的接続を、低温および低圧で実現する方法に関する。更なる詳細は、以下に示される。
第１基板上の第１導電性材料と、第２基板上の第２導電性材料との間の電気的接続を実現するデバイスが、（ａ）第１基板上の第１導電性材料の上の第１金属間層であって、第１金属間層は、低い圧力で半田材料部分を接続した場合にそれが破壊するように壊れやすく、粗さを有する第１金属間層と、（ｂ）第２導電性材料の上の半田材料であって、半田材料は、第１および第２の導電性材料、および第１金属間層より低い融点を有し、半田材料は、金属間層より柔らかく、半田材料は、第１金属間層とともに、半田材料の溶融温度より低い温度で、第２金属間層を形成する半田材料と、を含む。本発明のこれらのおよび他の形態は、これ以降に記載された具体例から明らかになり、これらを参照して説明ざれる。
２つの基板をくっつける前のデバイスの模式的な表示であり、本発明の具体例にかかる部分一式を示す。 本発明の具体例にかかる、２つの基板をくっつけた後のデバイスの模式的な表示である。 本発明の具体例にかかる、電気的な接続を実現する異なる工程であり、接続前の状態を示す。 本発明の具体例にかかる、電気的な接続を実現する異なる工程であり、第１金属間層の破壊を示す。 本発明の具体例にかかる、電気的な接続を実現する異なる工程であり、第１金属間層の表面の孔への半田材料の充填を示す。 本発明の具体例にかかる、電気的な接続を実現する異なる工程であり、第２金属間層の形成を示す。 本発明の具体例にかかる方法で得られたＡｕＩｎ金属間層のＸＲＤスペクトルである。 ＡｕＩｎ金属間層を用いた場合と用いない場合の、Ａｕに接合したＩｎの剪断強度であり、本発明の具体例の特徴を示す。 ＣｕＳｎ金属間層を用いた場合と用いない場合の、ボンディング圧力２ＭＰａを用いて、Ｃｕに接合したＳｎの剪断強度であり、本発明の具体例の特徴を示す。 ＣｕＳｎ金属間層を用いた場合と用いない場合の、ボンディング圧力１０ＭＰａを用いて、Ｃｕに接合したＳｎの剪断強度であり、本発明の具体例の特徴を示す。
図面は、単に模式的であり限定的ではない。図面において、図示目的で、いくつかの要素の大きさは拡張され、縮尺通りに記載されていない。請求の範囲中の参照符号は、範囲を限定するものと解釈すべきでない。異なる図面において、同一参照符号は、同一または類似の要素を示す。
本発明は、特定の具体例について、添付図面を参照しながら詳細に説明する。図面は模式的であり、限定することを意図しない。図面において、図示目的で、いくつかの要素の大きさは拡張され、縮尺通りに記載されていない。
更に、説明や請求の範囲中の、第１、第２、第３等の用語は、類似の要素や操作の間で区別するために使用され、一連の、または時間的な順序を表す必要はない。例えば、もし、第１要素が第２要素の上に配置されると記載された場合、第１要素の上に配置された第２要素も含むと理解される。より一般的には、そのように使用された用語は、適当な状況下で入れ替え可能であり、ここに記載された本発明の具体例は、ここに記載または図示された以外の順序で操作可能であることが理解される。
更に、記載中のチップ、ウエハ、基板等の用語は、説明目的で使用され、添付された請求の範囲で規定される第１および第２の基板の例である。ここで規定された基板の用語は、ベース基板やデバイス（チップ）のベース要素を表すだけでなく、ここで提供される電子回路を規定する全ての基板層（例えば、絶縁層および配線層）をいう。例えば、基板は、ベース要素上に形成された薄膜積層ボディを含む。本発明の具体例では、この「基板」は、例えばシリコン、ガリウムアーセナイド（ＧａＡｓ）、ゲルマニウムアーセナイドフォスファイド（ＧａＡｓＰ）、インジウムフォスファイド（ＩｎＰ）、ゲルマニウム（Ｇｅ）、またはシリコンゲルマニウム（ＳｉＧｅ）基板のような半導体基板を含む。「基板」は、半導体基板の部分に加えて、例えばＳｉＯ２層またはＳｉ３Ｎ４層のような一またはそれ以上の絶縁層を含んでも良い。「基板」は、例えば、半導体基板の部分に加えて、銅層のような一またはそれ以上の導電性層を含んでも良い。「基板」の用語は、このように、一般に、層のための要素や、関心のある層や部分の下にある構成要素を規定するために使用される。また、「基板」は、例えば、ガラス、石英、溶融石英（fused silica）、または金属箔のような、興味のある層がその上に形成される他のベースでも良い。本発明の具体例では、基板は、ウエハからダイシングされたダイ、完全なウエハ、または他の形の基板でも良い。
本発明の具体例では、「金属間の（intermetallic）」について述べられ、この文言は主として幾つかの層を他の層から区別するために使用される。更に、ボンディング後に、金属層の間に位置する層を言っても良い。
所定の具体例は、（第２）基板の上の半田材料と、ベース基板の粗い導電性表面との間の電気的接続を、室温のような低温、および低圧で実現する、費用効果のある方法に関する。また、低温および低圧で電気的に接続できる２つの異なるデバイス上のメタライゼーションの組み合わせが存在する。所定の具体例は、半田材料またはそれと接続された導電性材料と、第１基板上の導電性材料との間の電気的接続を、低温および低圧で、即ち１３０℃以下の、例えばＳｎやＩｎのような半田材料の融点（それぞれ２３２℃および１５６℃）より低い温度で、２０ＭＰａ以下の圧力で実現する。
本発明の具体例では、低圧に関して述べる場合、５０ＭＰａ以下の圧力、３５ＭＰａ以下の圧力、または２０ＭＰａ以下の圧力について述べられる。下端では、圧力は５ＭＰａより高くても良いが、本発明の具体例はこれに限定されるものではない。
所定の具体例は、半田材料と、第１基板上の導電性材料との間の電気的接続を、電気的接続が行われるような、低接続抵抗を用いて実現する。電気的接続は、接続面積の大きな部分で実現できる。２ｍΩより低い接続抵抗が実現できる。また、例えば７ＭＰａ以上の機械的な剪断強度のような、良好な機械的接続も実現できる。電気的および／または機械的な接続は、短時間で実現できる。
本発明にかかる具体例では、例えば、材料の相互拡散や金属間層の形成により、良好な電気的接続が実現できる。第１基板上の導電性材料と半田材料との間の電気的接続を低温および低圧で行うために、以下において第１金属間層（first intermetallic）と呼ばれる壊れやすい金属間層が、第１基板上の導電性材料の上に導入される。第１基板上の金属間層の表面として粗い表面が選ばれた場合、半田材料と部分的に接触するようになると壊れやすい金属間層が破壊され。接続面積が増加して良好な電気的接続が実現される。半田材料は、比較的柔らかいものが選ばれ、これは第１基板の（破壊された）金属間層の表面の孔を充填するために適用され、これにより接続面積が増加することを意味する。半田材料は、第１金属間層とともに第２金属間層を形成し、これにより、良好な電気的接続を実現する。また、良好な機械的接続も実現できる。
半田材料は、接続プロセスに含まれる他の材料より低い融点を有する材料であり、この場合、他の材料は接続される導電性材料と第１金属間層である。
従来のボンディング（または半田付け）の場合、電気的接続が、半田材料と導電性材料との間で、半田材料の融点より高い温度で実現される。本発明の具体例は、半田材料の融点より低い温度で電気的接続を形成する。
溶接の場合、機械的接続が、双方の材料が溶融するレベルまで加熱された２つの材料の間で形成される。
壊れやすい材料は、応力が加えられた場合に、破壊しやすい材料である。この場合、金属間化合物は壊れやすく、半田材料とともにプレスされる。壊れやすい材料は、破壊前に、塑性変形の形跡を殆どまたは全く有さないで破壊する。
柔らかい材料は、応力を加えた場合に容易に変形する材料である。本発明の具体例では、半田材料は柔らかく、金属間化合物と共にプレスされる。
層の表面粗さは、本発明の具体例では、理想表面からの、実際の表面の最大垂直偏差として定義される。理想表面は、完全に平坦な表面または平均的な表面である。これは、平均高さを有する表面としても定義できる。表面粗さは、表面形状の最大高さの差ｈｔにより定量化され、ｈｔは、ｈｔ＝ｈｐｅａｋ−ｈｖａｌｌｅｙで定義される。ｈｐｅａｋは、理想表面の上方の最も高い点の高さであり、ｈｖａｌｌｅｙは、理想表面の下方の最も低い点の高さである。加えて、表面粗さは、二重平均平方根（ＲＭＳ）値で定量化され、この値は、平坦でない表面の粗さの統計的測定である。ＲＭＳ粗さは、平均表面の周囲の表面の変化を示す。これは、ばらつきの平方根の標準偏差、即ち、ＲＭＳ粗さ＝√（１／ｎΣｘ＝１−ｎ（ｈｘ−ｈａｖ）２）で定義される。ここで、ｎは表面上の点の数、ｈｘは異なる点の高さ、ｈａｖは平均高さである。以下では、「粗い（rough）」表面は、ｈｔ値が０．５μｍより高く、ＲＭＳ粗さが０．２μｍより高いことをいう。
半田材料表面の接続面積は、双方の基板をくっつけた場合に、下にある金属間層と接続する半田材料の面積を意味する。
１つの形態では、本発明の具体例は、低温および低圧でのボンディングを用いるデバイスを作製するための部分一式（kit of parts）、および／またはそれにより得られたデバイスに関する。接続前の部分一式と、接続後のデバイスが、図１および図２に示される。接続工程の異なる工程における界面が、図３ａ〜図３ｄに示される。
部分一式は、その上に導電性材料２を含む第１基板１を含み、例えば基板中に含まれるデバイスに電気的接続を行う。そのような導電性材料２は、例えば金属のような導電性層であるが、バイア中の導電性材料またはその一部でも良い。導電性材料２は、Ａｕ、Ａｌ、Ｃｕ、Ｃｏ、Ｎｉ、Ｐｄ、これらの合金のような金属でも良いが、導電性ポリマーや注入半導体のような他の導電性材料を用いることもできる。また、Ｎｉ／Ａｕ、Ｎｉ／Ｃｕ、Ｃｏ／Ｃｕ、およびＣｕ／Ａｌのような多層の導電性材料を用いることもできる。原則として、いずれの導電性材料も使用できる。導電性材料は、例えばＩＣ技術のチップに対するボンドパッドでも良い。この場合、幅は、例えば８０μｍと１００μｍの間で変化しても良い。
導電性材料２の上に、第１金属間層３が形成される。好適には、良好な電気的接続が、第１金属間層３と下にある導電性材料２との間に形成される。好適には、良好な接着が、金属間層と導電性材料との間に形成される。
第１基板中の導電性材料２が金属または合金の場合、第１金属間層３は、例えばスパッタや電気メッキにより、金属または合金の上に活性層を堆積することにより形成しても良い。次に、金属間層３は、活性層の導電性層中への拡散、およびその逆により形成しても良い。加熱工程は、例えば材料の相互拡散を助けるために適用できる。例えば以下の組み合わせが可能である。Ａｕ上のＩｎ、Ｃｕ上のＩｎ、Ｎｉ上のＩｎ、Ｃｕ上のＳｎ、Ｎｉ上のＳｎ、Ｃｏ上のＳｎ、Ｃｕ上のＳｎ３．０Ａｇ０．５Ｃｕ、およびＡｌ上のＣｕである。例えば、導電性層がＣｕまたはＡｕの場合、薄いＳｎまたはＩｎ層が上部に、金属間層を形成するために追加されても良い。反応は、良好な接続を形成する。好適には、反応性層は比較的薄く第２材料の全ての材料が、金属間層３の形成中に消費されて、これにより、未反応の導電性材料が下部に残り、反応性材料は、残った導電性材料中でそれ以上拡散しない。
第１金属間層３は、第１基板１の上の導電性材料２の上に堆積しても良い。金属間層３は、例えば、スパッタを用いて堆積できる。導電性層と金属間層３との間に、１またはそれ以上の中間層を形成できる。表面処理および／または追加の中間層が、例えば接着を改良するために（例えば接着層として）、または導電性層と第１金属間層３との間の電気的接続を実現および／または改良するために、追加しても良い。
好適には、第１金属間層３は安定相である。これは、下層の導電性層と反応せず、更なる処理で膜厚が増加しないことを意味する。これは、例えば、薄いＳｎ層がＣｕの上に堆積され、化学量論的Ｃｕ３Ｓｎを形成する場合である。
好適には、金属間層３は、比較的薄い、膜厚は、５００ｎｍと５０００ｎｍの間、または７００ｎｍと４０００ｎｍの間、または９００ｎｍと３０００ｎｍの間、または１０００ｎｍと２０００ｎｍの間、または１２００ｎｍと１５００ｎｍの間で変化しても良いが、応用に応じて他の膜厚も可能である。
好適には、第１金属間層３は、第１金属間層３と接続するかするようになる半田材料の粗さより大きな粗さを有する。好適には、金属間層のＲＭＳ粗さは、０．１μｍより大きく、好適には０．２μｍより、または０．３μｍより、または０．４μｍより、または０．５μｍより大きい。金属間層のＲＭＳ粗さは、０．１μｍと１μｍの間、または０．２μｍと０．５μｍの間である。最大高低差、または山と谷の高低差は、０．２μｍより大きく、または０．３μｍより大きく、または０．４μｍより大きく、または好適には０．５μｍより大きく、または０．６μｍより大きく、または０．７μｍより大きい。山と谷の高低差は、０．２μｍと２μｍの間、または０．５μｍと１μｍの間である。
接続の初期過程（例えばフリップチップボンディング）で、例えば、電気メッキで形成した金属間層３が非常に粗いため、半田材料６は金属間層３と部分的にのみ接続される。特徴的には、第１金属間層３は壊れやすく、（例えばフリップチップボンディングに）加えられる全体の負荷が大きくなくても、部分的な圧力はこの壊れやすい金属間層を破壊するのに十分である。壊れやすい金属間層３を破壊する大きな部分的圧力が形成された場合、粗い表面はそれゆえに有利である。それゆえに、半田材料６と金属間層３との間に、より大きな接続面積が形成される。これは、図３ａおよび図３ｂに示される。図３ａから図３ｄでは、下方の金属間層に接続する半田材料の拡散工程の、詳細な図が示される。図３ａでは、半田材料と金属間層との間は、接続していない。図３ｂは、半田材料が金属間層に接続して、金属間層が破壊される場合を示す。更なる接続により、金属間層は更に破壊される。
金属間層３は、例えば半田材料表面の接続面積の２０％または３０％または４０％または５０％または６０％または７０％または８０％が金属間層３に接続するように、半田材料表面の接続面積の何割かだけが金属間層の表面に接触した場合、金属間層３は破壊される。金属間層の表面と接続する半田材料表面の接続面積の割合が２０％と８０％の間、または３０％と７０％の間、または４０％と６０％の間の場合、金属間層３は破壊される。
第１基板１の上の第１導電性材料２と、第２基板４の上の第２導電性材料５との間の電気的接続は、第１金属間層３と、導電性材料５の上の半田材料６との間で実現される。有利には、半田材料６は、第２導電性材料５と良好な電気的接続を実現する。もし、第２基板４の上の第２導電性材料５がうまく選択されれば、これは、半田材料として使用でき、追加の半田材料６は必要でない。本発明は、それゆえに、第２導電性材料５が半田材料６の機能を満たす場合も含む。
更に、半田材料６と、第１基板１の上の第１金属間層３との間の良好で信頼性のある電気的および機械的な接続を援助するために、粗さや硬さのような半田材料の幾つかの特徴は有利である。接続した場合の半田材料６と金属間層３との間の相互反応の観点では、半田材料と金属間層の好ましい特性は互いの機能として選択されても良い。
半田材料６の粗さは、第１中間層３の粗さより高いか低い。好適には、半田材料６は、第１金属間層３の粗さより低く、接続の初期段階において、半田材料６はこの第１金属間層３と部分的にのみ接続する。第１金属間層３の粗さは、そのように粗くても良い。例えば電気メッキを用いて、第１金属間層を実現するために金属層の上に反応性層を堆積した場合、電気メッキされた金属層は粗いという事実により、金属間層は粗くても良い。代わりに、粗くする工程を行っても良い。更に、第１金属間層は壊れやすいため、この層は小さな変形により破壊され、部分的な圧力は、この壊れやすい金属間層を破壊するのに十分に高い。これを図３ｂに示す。
有利には、半田材料６は比較的柔らかく、即ち、導電性材料２の上の金属間層３より柔らかく、更に金属間層３と接続した場合に、半田材料６は変形しても良い。そのように、半田材料６は、破壊された第１金属間層３の形状に少なくとも部分的に従う。半田材料６は、金属間層３の表面の孔を少なくとも部分的に充填する。有利には、半田材料６は表面の孔を完全に充填し、これにより、全ての接続領域において電気的接続を実現する。これが図３ｃに示される。半田材料６と第１金属間層３との間の接続面積は、第１金属間層３が破壊され、半田材料６がこの破壊された層の外形に従うことで、大きくなる。これは、半田材料６と第１金属間層３との間の接続を大きくして、これにより部分的でない電気的接続、即ち全体の良好な電気的接続が実現できる。
一旦、半田材料６と第１金属間層３との間に完全な接続が形成されれば、半田材料６は、第１基板１の上の第１金属間層３と第２金属間層７を形成する。有利には、半田材料６は、金属間層３を通って拡散し、更に下方の導電性材料と反応して、高品質の金属間接合を形成する。好ましくは、半田材料６、導電性材料２、５および第１金属間層３の融点より下で余分の加熱工程が行われて、第２金属間層７の形成を容易にすることができる。
厚い半田材料３の場合、第２金属間層７が比較的厚くなる。第２金属間層７は壊れやすいため、機械的な安定性はより低い。第１基板と第２基板が、同じ程度の熱膨張係数を有する材料から形成された場合、これは問題ではない。これは、例えば同じ膨張係数を有する２つのシリコンチップが互いに電気的に接続される３Ｄ集積の場合である。
特に、異なる熱膨張係数を有する基板が接続された場合、第２金属間層７は好適には薄くて、接続は機械的に安定である。それゆえに、半田材料６は、第２金属間層７の形成後に完全に消費されるように薄く選択される。形成後に、第２金属間層７は好適には安定相であり、第１金属間層３や下方の金属２と形成中は反応するが、その後、反応工程は停止する。第２金属間層７は、このように比較的薄い。これは、接続の機械的安定性を改良する。
半田／ベース材料の組み合わせの例は、それぞれ半田材料およびベース金属として提供される、Ｃｕと組み合わせた電気メッキされたＳｎ、またはＡｕと組み合わせた電気メッキされたＩｎである。壊れやすいＣｕＳｎまたはＡｕＩｎの、所定の膜厚の第１金属間層は、１つのチップの上のＣｕまたはＡｕのベース層の上に形成される。第２金属間層を実現するために、厚いＳｎ／Ｉｎ層が、他のチップの上に半田材料として堆積しても良い。更に、ボンディングプロセスの前に、低いＴボンディング（low-T bonding）の効率を妨げる酸化物を減らすために、ウェット洗浄プロセス工程が半田層の上に組み込まれてもよい。
所定の具体例は、異なる基板上の導電性領域の間の、低温での電気的な接続を実現する。それらの低い温度は、多くの応用において好ましく、特に基板上で使用される材料が、高温に耐えられない場合に好ましい。
他の形態では、本発明は、第１基板１の上の第１導電性材料２と、第２基板４の上の第２導電性材料５との間の電気的接続を実現する方法に関する。この方法は、特に半導体チップのフリップチップボンディングに適しているが、これに限定するものではない。この方法は、その上に第１導電性材料を有し、導電性材料の上に第１金属間層を有する第１基板を受け取る工程を含む。第１金属間層３は壊れやすく、粗さを有して、低圧で半田材料に接続した場合に小さい変形により破壊される。この方法は、また、その上に半田材料６を有する第２導電性材料５を有する第２基板４を受け取る工程を含む。この方法は、第２導電性材料５の上に半田材料６を堆積する工程を含んでも良い。半田材料６は、第１および第２の導電性材料２、５、および第１金属間層３より低い融点を有し、半田材料６は、金属間層３より柔らかい。この方法は、半田材料６の融点より低い温度で、半田材料６を第１金属間層３に接続させ、第１金属間層３を破壊する工程を含む。この方法は、その後に、半田材料６の融点より低い温度で、半田材料を第１金属間層３により近く接続させ、第１金属間層３の破壊後に、第１金属間層３の表面の孔の少なくとも一部を半田材料６が充填する工程を含む。この方法は、更に、半田材料３の融点より低い温度で、半田材料６と第１金属間層３との界面に、第２金属間層７を形成する工程を含む。更に、選択的に、デバイスについて記載されたような、部品の機能性を表すプロセス工程が含まれても良い。
例示の方法で、作製されるデバイスの例が以下に示されるが、本発明の具体例はこれに限定されない。３Ｄ積層に使用できる、高密度メモリセル、Ｃｕのバックエンドオブライン、および貫通シリコンバイア（ＴＳＶ）Ｃｕ相互接続を有するシリコンウエハが形成される。例えばＣｕ／Ｓｎの組み合わせは、ダイが交互に積層され、２つのダイのＣｕのバックエンドオブラインの間の電気的接続がＳｎを半田材料に用いて行われる３Ｄ集積で使用される。しばしば、ｌｏｗ−ｋ材料は、容量の低減のために使用される。それらのｌｏｗ−ｋ材料は、しばしば高い圧力に耐えられない。更に、そのような先端的なＤＲＡＭデバイスは、高温に晒されることに非常に敏感であり、ボンディングは低温で行う必要がある。一の具体例は、メモリセルにダメージを与える温度より十分に低い温度で、ダイの間の電気的接続を可能にする。
他の応用は、フリップチップボンディングである。ボンディングする必要のあるダイは、しばしば高温に耐えられない。例えばＭＥＭＳ構造は、２００℃より高い温度で処理した場合、うまく機能しない。フリップチップボンディングの初期段階において、電気メッキされた金属層の上の第１金属間層は非常に粗いという事実により、ＳｎまたはＩｎは、この第１金属間層と部分的にのみ接続する。フリップチップボンディングに与えられる全ての負荷は高くは無いが、部分的な圧力は、この壊れやすい金属間層を破壊するには十分に高い。粗い金属間層表面は、半田材料を接続する場合に、壊れやすい第１金属間層を破壊するような高い部分的な圧力を示し、これにより、より広い接続面積を形成する。更に、この金属間層は、ＣｕやＡｕより、ＳｎやＩｎとより良い親和性を有する。この結果、半田材料と金属間層との間に完全な接続が形成される。
Ａｕ／Ｉｎでの実験
以下は、低温と低圧で２つのチップをボンディングするために準備される。第１に、約７μｍの厚いＩｎ半田材料バンプが電気メッキにより一のチップの上に堆積され、（１μｍの膜厚の）薄いＩｎ層が、厚いＡｕ層を含む他のチップの上に堆積された。薄いＩｎ層は厚いＡｕ層と反応して、ＡｕＩｎ金属間層を形成した。これは、ＸＲＤにより確認され（図４参照）、ここでは、多くのＡｕＩｎ金属間化合物の反射ピークが識別される。
次に、それらの２つのチップはフェイストゥフェイスに配置され、１、２、および１０ＭＰａの圧力で、それぞれ１４分間、１３０℃でボンディングされた。ボンディングの後、ボンディングされた界面の断面が、走査電子顕微鏡で観察され、ボンディングの品質を調査するために剪断試験も行われた。
断面の後方散乱（バックスキャッタリング）ＳＥＭから、Ｉｎは、Ａｕ金属間層を通してＡｕに良好に接続されており、金属間層のいくつかはインジウムの中に割り込んでいることが分かった。異なるコントラストを有する幾つかの層もまた観察され、これはＡｕ、ＡｕＩｎ金属間層、およびＩｎからの遷移を示す。
比較のために、金属間層無しに、Ｉｎを直接Ａｕにボンディングした。この場合、幾つかの金属間化合物が界面に形成され、この界面は（前の場合と比較して）平坦である。しかしながら、Ａｕ／Ｉｎ界面においてしばしば悪い接続が見られた。この結果、金属間層を用いてＩｎをＡｕにボンディングすることは、金属間層無しのボンディングに比較して良いことが導かれる。それゆえに、粗くて壊れやすい反応性の金属間層は、低温および定圧でのボンディングの場合に、接続面積、電気的接続、および機械的ボンディング強度を増加させることが結論づけられる。
Ｃｕ／Ｓｎの実験
ＣｕのＳｎへのボンディングは、ＡｕのＩｎへのボンディングと同様の手順に続く。約５μｍの厚いＳｎ半田材料バンプは、電気メッキにより一のチップ上に堆積され、薄いＳｎ層は、厚いＣｕ層と接続する他のチップの上に堆積された。電気メッキされたＳｎの山と谷の粗さ（peak-to-valley roughness）（ｈｔ）は、０．５μｍと１．０μｍの間であるため、１．５μｍ膜厚のＳｎ層がＣｕの上に堆積され、Ｃｕは完全にＳｎで覆われる。薄いＳｎ層は厚いＣｕ層と反応してＣｕＳｎ金属間層を形成する。ＣｕＳｎ金属間層の成長速度は、ＡｕＩｎ金属間層の成長速度より遅いため、Ｃｕ／Ｓｎ反応を加速するためのチップは１００℃まで加熱される。この後、このチップ上の余剰のＳｎがＨＣｌエッチングで除去され、ＣｕＳｎ金属間層を通して（他のチップ上の）ＳｎにＣｕがボンディングされるのを保証する。続いて、それらの２つのチップは、フェイストゥフェイスに配置され、１５０℃と２００℃で、それぞれ２ＭＰａと１０ＭＰａの圧力で、１４分間ボンディングされる。最後に、剪断強度が、剪断試験で測定される。図６ａおよび図６ｂに示すように、（余剰のＳｎがエッチングされた後において）金属間層でＳｎにボンディングされたＣｕの剪断強度は、この金属間層の無い場合より大きい。これは、Ａｕ／Ｉｎシステムにおいて観察されたものと一致した。
上述の記載は、本発明の所定の具体例について詳述する。しかしながら、いかに詳しく上述の記載が文章中に表されていても、本発明は多くの方法で実施できることが認識されるであろう。なお、本発明の所定の特徴や形態を記載する場合の、特定の用語の使用は、用語が関連する本発明の特徴や形態の特定の特徴を含むように、用語がここで再定義されることを意味するものと受け取るべきではない。
上記詳細な説明は、様々な具体例に適用された本発明の新しい特徴を示し、記載し、指摘する一方で、記載されたデバイスやプロセスの形態や詳細において多くの省略、代替え、および変化が、本発明の精神から離れることなく当業者により行えることを理解すべきである。
図面、説明および添付された請求の範囲の検討から、記載された具体例の他の変形が、請求された発明を実施する技術分野の当業者により理解され遂行できる。請求の範囲において、「含む（comprising）」の用語は、他の要素や工程を排除するものではなく、不定冠詞の「１つ（ａ）」や「１つ（an）」は、複数を排除しない。

Claims (25)

  1. 第１基板（１）上の第１導電性材料（２）と、第２基板（４）上の第２導電性材料（５）との間の電気的接続を実現する方法であって、
    （ａ）第１基板（１）上の第１導電性材料（２）上に、第１金属間層（３）を受け取る工程であって、第１金属間層は壊れやすくて粗く、低い圧力を用いて半田材料部分を接触させた場合に第１金属間層は破壊される工程と、
    （ｂ）第２導電性材料（５）上に半田材料（６）を受け取る工程であって、半田材料（６）は、第１導電性材料、第２導電性材料、および第１金属間層（３）より低い融点を有し、半田材料（６）は金属間層（３）より柔らかい工程と、
    （ｃ）半田材料（６）の融点より低い温度で、半田材料（６）を第１金属間層（３）と接触させて、第１金属間層（３）を破壊する工程と、
    （ｄ）半田材料（６）の融点より低い温度で、半田材料（６）を第１金属間層（３）とより接触させて、第１金属間層（３）を破壊した後に、第１金属間層（３）の表面の孔の少なくとも一部に半田材料（６）を充填する工程と、
    （ｅ）半田材料（６）の融点より低い温度で、半田材料（６）と第１金属間層（３）との間の界面で、第２金属間層（７）を実現する工程と、を含む方法。
  2. 第１金属間層（３）は、安定相であり、第１基板（１）上の第１導電性材料（２）と反応しない請求項１に記載の方法。
  3. 第１金属間層（３）の膜厚は、約１０００ｎｍと２０００ｎｍの間である請求項１または２に記載の方法。
  4. 金属間層（３）は、約０．２μｍより大きなＲＭＳ表面粗さと、約０．５μｍより大きな山と谷の高低差を有する請求項１〜３のいずれかに記載の方法。
  5. 半田材料面積の約３０％と７０％の間が第１金属間層（３）に接触した場合に、第１金属間層（３）が破壊される請求項１〜４のいずれかに記載の方法。
  6. 半田材料面積の約５０％より広くが第１金属間層（３）に接触した場合に、半田材料（６）は、第１金属間層（３）の表面の孔の少なくとも一部を充填する請求項１〜５のいずれかに記載の方法。
  7. 半田材料（６）は、接触領域の第１金属間層の表面の全ての孔を本質的に充填し、第１金属間層と完全に接触する請求項１〜６のいずれかに記載の方法。
  8. 半田材料（６）は、第２金属間層（７）の形成後に全てが消費されるような体積を有する請求項１〜７のいずれかに記載の方法。
  9. 更に、第１金属間層（３）の実現に先立って、導電性層の上に中間層を堆積する工程を含む請求項１〜８のいずれかに記載の方法。
  10. 第１導電性層（２）は、第１金属であり、第１金属間層（３）は、第１金属層の上に第２金属層を堆積する工程と、第１金属層を第２金属層と反応させて第１金属間層（３）を実現する工程とにより実現される請求項１〜９のいずれかに記載の方法。
  11. 低い圧力は、５０ＭＰａ以下の圧力である請求項１〜１０のいずれかに記載の方法。
  12. 低い圧力は、２０ＭＰａ以下の圧力である請求項１１に記載の方法。
  13. 基板（１）上の第１導電性材料（２）と、第２基板（４）上の第２導電性材料（５）との間の電気的接続を実現するための部品一式であって、この一式は、
    その上の第１導電性材料（２）と第１導電性材料（２）上の金属間層（３）とを有する第１基板であって、金属間層（３）は、壊れやすくて粗さを有し、低い圧力で半田材料と接触した場合に破壊するような第１基板と、
    その上の第２導電性材料（５）と第２導電性材料（５）上の半田材料（６）とを有する第２基板（４）であって、半田材料（６）は第１導電性材料（２）および第２導電性材料（５）より低い、および第１金属間材料（３）より低い融点を有し、半田材料（６）は金属間層（３）より柔らかい、第２基板と、を含み、
    半田材料（６）と第１金属間層（３）は、半田材料（６）の融点より低い温度で、第２金属間層（７）を形成するように変化する部品一式。
  14. 第１金属間層（６）は、安定相であり、第１基板（１）上の第１導電性層（２）と反応しない請求項１３に記載の部品一式。
  15. 第１金属間層（３）の膜厚は、約１０００ｎｍと２０００ｎｍの間である請求項１３または１４のいずれかに記載の部品一式。
  16. 金属間層（３）は、約０．２μｍより大きなＲＭＳ表面粗さと、約０．５μｍより大きな山と谷の高低差を有する請求項１３〜１５のいずれかに記載の部品一式。
  17. 半田材料面積の約３０％と７０％の間が第１金属間層（３）に接触する場合に、第１金属間層（３）が破壊される請求項１３〜１６のいずれかに記載の部品一式。
  18. 半田材料面積の約５０％より広くが第１金属間層（３）と接続する場合に、半田材料（６）が第１金属間層（３）の表面の孔の少なくとも一部を充填するように部品一式が適用される請求項１３〜１７のいずれかに記載の部品一式。
  19. 部品一式は、接触領域の第１金属間層（３）の表面の全ての孔を半田材料（６）が充填して、第１金属間層（３）と完全に接触するように適用される請求項１３〜１８のいずれかに記載の部品一式。
  20. 半田材料（６）は、第２金属間層の形成中に、全て消費可能な体積を有する請求項１３〜１９のいずれかに記載の部品一式。
  21. 更に、第１導電性層と第１金属間層との間に、中間層（３）を含む請求項１３〜２０のいずれかに記載の部品一式。
  22. 第１導電性層（３）は、第１金属であり、第１金属間層（３）は、第１金属と第２金属の反応により形成された金属間層である請求項１３〜２１のいずれかに記載の部品一式。
  23. 低い圧力は、５０ＭＰａ以下の圧力である請求項１３〜２２のいずれかに記載の部品一式。
  24. 低い圧力は、２０ＭＰａ以下の圧力である請求項２３に記載の部品一式。
  25. 第１基板（１）の上の第１導電性材料（２）と、第２基板（４）の上の第２導電性材料（５）の間に電気的接続を実現するデバイスであって、このデバイスは、第１導電性材料（２）の上の第１金属間層（３）と、第２導電性材料（５）の上の半田材料（６）から、融点より低い温度で形成された第２金属間層（７）を含み、第１金属間層（３）は、低い圧力で半田材料（６）を接触させた場合に、小さな変形で破壊するように、壊れやすくて粗さを有し、半田材料（６）は、第１導電性材料（２）および第２導電性材料（５）、および第１金属間層（３）より低い融点を有し、半田材料（６）は第１金属間層（３）より柔らかいデバイス。
JP2011527336A 2008-09-18 2009-09-18 材料ボンディングのための方法およびシステム Active JP5438114B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US9819408P 2008-09-18 2008-09-18
US61/098,194 2008-09-18
PCT/EP2009/062125 WO2010031845A1 (en) 2008-09-18 2009-09-18 Methods and systems for material bonding

Publications (3)

Publication Number Publication Date
JP2012503321A JP2012503321A (ja) 2012-02-02
JP2012503321A5 JP2012503321A5 (ja) 2012-06-21
JP5438114B2 true JP5438114B2 (ja) 2014-03-12

Family

ID=41268461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011527336A Active JP5438114B2 (ja) 2008-09-18 2009-09-18 材料ボンディングのための方法およびシステム

Country Status (4)

Country Link
US (1) US8536047B2 (ja)
EP (1) EP2340554B1 (ja)
JP (1) JP5438114B2 (ja)
WO (1) WO2010031845A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2363373A1 (en) * 2010-03-02 2011-09-07 SensoNor Technologies AS Bonding process for sensitive micro-and nano-systems
EP2654075B1 (de) 2010-03-31 2016-09-28 EV Group E. Thallner GmbH Verfahren zum permanenten Verbinden zweier Metalloberflächen
US8802553B2 (en) * 2011-02-10 2014-08-12 Infineon Technologies Ag Method for mounting a semiconductor chip on a carrier
JP5588419B2 (ja) * 2011-10-26 2014-09-10 株式会社東芝 パッケージ
US8916448B2 (en) 2013-01-09 2014-12-23 International Business Machines Corporation Metal to metal bonding for stacked (3D) integrated circuits
US9802360B2 (en) * 2013-06-04 2017-10-31 Stratsys, Inc. Platen planarizing process for additive manufacturing system
DE102014116030A1 (de) * 2014-11-04 2016-05-04 Infineon Technologies Ag Verfahren zur Herstellung einer Verbindung und Anordnung für eine Chipzusammenstellung mit Direktverbindung
CN105826243A (zh) * 2015-01-09 2016-08-03 中芯国际集成电路制造(上海)有限公司 晶圆键合方法以及晶圆键合结构
US9620434B1 (en) 2016-03-07 2017-04-11 Toyota Motor Engineering & Manufacturing North America, Inc. High temperature bonding processes incorporating metal particles and bonded substrates formed therefrom
JP2017204599A (ja) * 2016-05-13 2017-11-16 日本電気硝子株式会社 気密パッケージの製造方法及び気密パッケージ
EP3754706A1 (en) 2019-06-20 2020-12-23 IMEC vzw A method for the electrical bonding of semiconductor components
US11164845B2 (en) 2020-01-30 2021-11-02 International Business Machines Corporation Resist structure for forming bumps

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US114662A (en) * 1871-05-09 Improvement in iron culverts
US27294A (en) * 1860-02-28 Henry isham
US292824A (en) * 1884-02-05 Stop and waste cock
US3839727A (en) * 1973-06-25 1974-10-01 Ibm Semiconductor chip to substrate solder bond using a locally dispersed, ternary intermetallic compound
US5551627A (en) * 1994-09-29 1996-09-03 Motorola, Inc. Alloy solder connect assembly and method of connection
US6342442B1 (en) * 1998-11-20 2002-01-29 Agere Systems Guardian Corp. Kinetically controlled solder bonding
WO2001086715A2 (de) * 2000-05-05 2001-11-15 Infineon Technologies Ag Verfahren zum verlöten einer ersten metallschicht, die eine dicke von weniger als 5 $g(m)m aufweist, mit einer zweiten metallschicht, löteinrichtung und halbleiterchip-montagevorrichtung
US6492197B1 (en) * 2000-05-23 2002-12-10 Unitive Electronics Inc. Trilayer/bilayer solder bumps and fabrication methods therefor
US20020027294A1 (en) 2000-07-21 2002-03-07 Neuhaus Herbert J. Electrical component assembly and method of fabrication
JP4656275B2 (ja) * 2001-01-15 2011-03-23 日本電気株式会社 半導体装置の製造方法
JP3897596B2 (ja) * 2002-01-07 2007-03-28 日本テキサス・インスツルメンツ株式会社 半導体装置と配線基板との実装体
US6926955B2 (en) * 2002-02-08 2005-08-09 Intel Corporation Phase change material containing fusible particles as thermally conductive filler
US6793829B2 (en) 2002-02-27 2004-09-21 Honeywell International Inc. Bonding for a micro-electro-mechanical system (MEMS) and MEMS based devices
JP4034107B2 (ja) * 2002-04-17 2008-01-16 株式会社ルネサステクノロジ 半導体装置
JP3682654B2 (ja) * 2002-09-25 2005-08-10 千住金属工業株式会社 無電解Ｎｉメッキ部分へのはんだ付け用はんだ合金
US20050067699A1 (en) * 2003-09-29 2005-03-31 Intel Corporation Diffusion barrier layer for lead free package substrate
US6994920B2 (en) 2003-10-31 2006-02-07 General Electric Company Fusion welding method and welded article
US7064446B2 (en) * 2004-03-29 2006-06-20 Intel Corporation Under bump metallization layer to enable use of high tin content solder bumps
US7148569B1 (en) * 2004-09-07 2006-12-12 Altera Corporation Pad surface finish for high routing density substrate of BGA packages
EP1732116B1 (en) * 2005-06-08 2017-02-01 Imec Methods for bonding and micro-electronic devices produced according to such methods
JP4569423B2 (ja) * 2005-08-31 2010-10-27 株式会社日立製作所 半導体装置の製造方法
DE102005055280B3 (de) * 2005-11-17 2007-04-12 Infineon Technologies Ag Verbindungselement zwischen Halbleiterchip und Schaltungsträger sowie Verfahren zur Herstellung und Verwendung des Verbindungselements
US7626274B2 (en) * 2006-02-03 2009-12-01 Texas Instruments Incorporated Semiconductor device with an improved solder joint
US7939939B1 (en) * 2007-06-11 2011-05-10 Texas Instruments Incorporated Stable gold bump solder connections
KR101317019B1 (ko) * 2007-09-21 2013-10-11 에이저 시스템즈 인크 전자 디바이스 및 납땜 방법
JP5535448B2 (ja) * 2008-05-19 2014-07-02 シャープ株式会社 半導体装置、半導体装置の実装方法、および半導体装置の実装構造

Also Published As

Publication number Publication date
JP2012503321A (ja) 2012-02-02
EP2340554A1 (en) 2011-07-06
US20110233792A1 (en) 2011-09-29
WO2010031845A1 (en) 2010-03-25
EP2340554B1 (en) 2017-05-10
US8536047B2 (en) 2013-09-17

Similar Documents

Publication Publication Date Title
JP5438114B2 (ja) 材料ボンディングのための方法およびシステム
US12046571B2 (en) Low temperature bonded structures
US7576435B2 (en) Low-cost and ultra-fine integrated circuit packaging technique
US10141218B2 (en) Room temperature metal direct bonding
TW201733009A (zh) 提升直接接合的接觸對準容限
US6667225B2 (en) Wafer-bonding using solder and method of making the same
US11244916B2 (en) Low temperature bonded structures
TW202220133A (zh) 低溫混合接合結構及其製造方法
US7514340B2 (en) Composite integrated device and methods for forming thereof
JP2024501399A (ja) ファンアウトパッケージまたは相互接続ブリッジのための転写可能ピラー構造
TWI738638B (zh) 中介層基板積層體及其製造方法
US12100676B2 (en) Low temperature bonded structures
US20080099537A1 (en) Method for sealing vias in a substrate

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120502

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120502

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131212

R150 Certificate of patent or registration of utility model

Ref document number: 5438114

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250