JP2012019244A - 半導体装置、回路配線基板及び半導体装置の製造方法 - Google Patents

Abstract

【課題】信頼性の高い半導体装置を作製する。
【解決手段】回路配線基板２０と半導体パッケージ１０とを実装させた半導体装置１において、回路配線基板２０の表面にパターニングされた電極２１と、半導体パッケージ１０に電極端子としてアレイ状に形成された半田１１とが中間層３０を介して電気的に接続されていることを特徴とする。中間層３０は、加熱処理によって電極２１の上に成長させた層であり、半田１１の主たる成分及び電極２１の主たる成分を共に含有している。これにより、半田１１にかかる応力が緩和され、オープン不良が抑止された、信頼性の高い半導体装置１の実現が可能になる。
【選択図】図１

Description

本発明は半導体装置、回路配線基板及び半導体装置の製造方法に関し、特に実装技術を利用した半導体装置、回路配線基板及び半導体装置の製造方法に関する。

携帯電子機器などの小型化、高密度化、高性能化に伴い、半導体装置の小型化及び高密度実装化が要求され、その要求に応えるため、ＢＧＡ（Ball Grid Array）やＣＳＰ（Chip Size Package）といったエリアアレイ型と呼ばれるプラスチックパッケージ型半導体装置の需要が増加してきている。

このような半導体装置の実装においては、半田ボールを介して半導体パッケージをプリント基板である回路配線基板に接続して、実装するのが一般的である。
図６は実装方法を説明する要部断面模式図であり、（Ａ）は実装前のＢＧＡと回路配線基板の要部断面模式図であり、（Ｂ）は実装後のＢＧＡと回路配線基板の要部断面模式図である。

図６（Ａ）に示すように、ＢＧＡ型の半導体パッケージ１００の下面には、周期的に配列された半田ボール１２０が電極パッド１１０を介して形成されている。半田ボール１２０の材質は、例えばＳｎ（錫）−Ｐｂ（鉛）（Ｓｎ−３７Ｐｂ）共晶半田である。また、回路配線基板２００上には、配線パターンとしての電極２１０が形成されている。電極２１０の材質は、例えば、Ｃｕ（銅）である。

そして、図６（Ｂ）に示すように、半導体装置の下面に所定のピッチで形成された半田ボール１２０と、回路配線基板２００上に形成された電極２１０との位置合わせを行い、リフローによって半導体パッケージ１００と回路配線基板２００を半田接合する。

このような半導体装置は、半導体パッケージをリード線を介して回路配線基板に接合させた半導体装置と比較し、半導体パッケージ１００を半田ボール１２０を介して回路配線基板２００の電極２１０に電気的接続させているため、配線長が短くなり、高速電気特性に優れている。また、半田ボール１２０自体を半導体パッケージ１００の下面に多数形成できるので、多ピン構造になり、素子の高密度化を図ることができる。

ところで、半田ボールの材料としては、伸び特性が大きく、半田接続部の疲労寿命特性に優れているＳｎ−Ｐｂ共晶半田をベースとした材料が用いられている。この材料は、伸び特性が大きいので回路配線基板の反りを吸収すると共に、回路配線基板の熱膨張による影響を緩和することができ、オープン不良が問題とならない。

但し、近年、Ｓｎ−Ｐｂ共晶半田はＰｂを含有していることから、環境に与える影響が問題となり、その使用が規制されている。そして、最近では、半田に鉛を含まない、いわゆる、鉛フリー半田が使用されつつある。その材料は、Ｓｎを主成分とした材料、例えば、Ｓｎ−Ａｇ（銀）−Ｃｕで構成される材料である（例えば、特許文献１参照）。

特開２００６−３２７２４号公報

しかしながら、鉛フリー半田は、従来のＳｎ−Ｐｂ共晶半田の融点である１８３℃と比較して約４０℃程度高い２１７℃の融点を有する。Ｓｎ−Ａｇ−Ｃｕ等を半田ボールとして実装に用いる場合、その融点がＳｎ−Ｐｂ共晶半田よりも約４０℃程度高くなり、室温と融点との温度差が約２００℃になる。従って、このような材料の半田ボールを用いて実装を行うと、室温まで冷却したときに回路配線基板と半導体パッケージの熱膨張差に起因して変形が生じ易いということが問題になっている。特に、半導体パッケージの外周部においては、変形の影響が大きい。例えば、３０ｍｍ角を超えるような大型パッケージになるほど、外周部におけるオープン不良（接合部の剥がれによる導通不良）が生じ易くなる。

また、鉛フリー半田の機械的性質、例えば弾性率（ヤング率）や引張強さ等は、Ｓｎ−Ｐｂ共晶半田と比較して大きい。その結果、伸び特性が低下し、疲労寿命特性に悪影響を及ぼすことが問題になっている。特に、最近のＢＧＡ型の半導体パッケージでは、微細化を図るために、半田ボール径を６００〜７５０μｍφ、半田ボール配列のピッチを１〜１．５ｍｍにしたサイズを使用することもある。その結果、半田接合部界面での応力集中がより著しくなる。そして、同様に半導体パッケージ外周部において回路オープン不良が生じ易くなる。

さらに、鉛フリー半田の融点がより高温であるため、半田ボールと電極との接合界面に生成する反応相が充分に成長しないという問題がある。その結果、落下衝撃といった動的歪みに対する実装後の半導体装置の強度低下が問題となっている。

本発明は、このような点に鑑みてなされたものであり、鉛フリー半田を用いた場合に発生するオープン不良を抑止し、信頼性の高い半導体装置、回路配線基板及び半導体装置の製造方法を提供することを目的とする。

本発明では上記課題を解決するために、図１に例示する構成で実現可能な半導体装置１が提供される。本発明の半導体装置１は、回路配線基板２０と半導体パッケージ１０とを実装させた半導体装置１であり、回路配線基板２０の表面にパターニングされた電極２１と、半導体パッケージ１０に電極端子として形成された半田１１とが錫銅合金（ＣｕＳｎ合金）を主たる成分とする中間層３０を介して電気的に接続されていることを特徴とする。

このような半導体装置１によれば、回路配線基板２０の電極２１と、半導体パッケージ１０に形成された半田１１とが中間層３０を介して電気的に接続される。
また、回路配線基板２０は、半導体パッケージ１０に形成された半田１１の主たる成分と、電極２１の主たる成分を共に含有するＣｕＳｎ合金を主たる成分とする層（中間層３０）を電極２１の上に備えていることを特徴とする。

また、半導体装置１の製造方法は、回路配線基板と半導体パッケージとを実装する半導体装置の製造方法であり、前記回路配線基板に配設された電極の表面が開口するようにレジストを前記回路配線基板の上にパターニングする工程と、開口された前記電極の上に、銅錫合金（ＣｕＳｎ合金）を含む中間層を形成する工程と、前記中間層を形成した後に、前記中間層と、前記半導体パッケージに形成されている半田とをリフローにて接合する工程と、を有することを特徴としている。

このような半導体装置の製造方法によれば、回路配線基板に配設された電極の表面が開口するようにレジストが回路配線基板の上にパターニングされ、開口された電極の上に、ＣｕＳｎ合金を含む中間層が形成され、中間層が形成された後に、中間層と、半導体パッケージに形成されている半田とがリフローにて接合される。

本発明では、回路配線基板の表面にパターニングされた電極と、半導体パッケージに電極端子として形成された半田とをＣｕＳｎ合金を主たる成分とする中間層を介して電気的に接続するようにした。

また、回路配線基板には、半導体パッケージに形成される半田の主たる成分と、回路配線基板の電極の主たる成分を共に含有するＣｕＳｎ合金を主たる成分とする層を電極の上に備えるようにした。

また、半導体装置の製造方法においては、回路配線基板に配設された電極の表面が開口するようにレジストを回路配線基板の上にパターニングし、開口された電極の上に、ＣｕＳｎ合金を含む中間層を形成し、中間層を形成した後に、中間層と、半導体パッケージに形成されている半田とをリフローにて接合するようにした。

これにより、半田にかかる応力が緩和され、オープン不良が抑止された、信頼性の高い半導体装置、回路配線基板及び半導体装置の製造方法の実現が可能になる。

半導体装置の実装構造を説明する要部断面模式図である。 電解めっき法による半導体装置の製造工程を説明する要部断面模式図である。 印刷法による半導体装置の製造工程を説明する要部断面模式図である。 信頼性試験の結果を説明する図である。 ＣｕＳｎ層の膜厚と最大応力との関係を説明する図である。 実装方法を説明する要部断面模式図であり、（Ａ）は実装前のＢＧＡと回路配線基板の要部断面模式図であり、（Ｂ）は実装後のＢＧＡと回路配線基板の要部断面模式図である。

以下、本発明の実施の形態を、図面を参照して詳細に説明する。
図１は半導体装置の実装構造を説明する要部断面模式図である。実装後の半導体装置１は、樹脂で封止されたＢＧＡ型の半導体パッケージ１０と、回路配線基板２０と、半導体パッケージ１０と回路配線基板２０とを電気的に接続するボール状の半田１１を備えた構造をしている。半田１１は、ボール状であり、電極端子として半導体パッケージ１０にアレイ状に形成されている。

半導体パッケージ１０の下面には、電極パッドとしてのＣｕ層１３とＮｉ（ニッケル）層１２を介して、半田１１が周期的に形成されている。尚、Ｎｉ層１２の表面にはＡｕ（金）がめっきされている（不図示）。また、半田１１の材質としては、鉛フリーの材料を用いている（後述）。

また、回路配線基板２０は、例えば、ガラスエポキシ樹脂で構成され、その表面には電極２１がパターニングされている。電極２１の材質は、例えば、その主成分がＣｕである。そして、電極２１と半田１１の間には、例えばＣｕＳｎで構成された厚膜の中間層３０が形成されている。即ち、半田１１と電極２１とは、直接的に接合せず、厚膜の中間層３０を介して半田１１と電極２１とを接合させている。即ち、電極２１と半田１１とが中間層３０を介して電気的に接続されている。

ここで、中間層３０は、後述する加熱処理によって、電極２１上に成長させた層である。加熱処理によって、中間層３０を成長させた結果、電極２１と中間層３０とは、それぞれの金属成分が固相拡散し、強固に密着している。また、中間層３０にＳｎが含有していることから、半田１１と中間層３０とは、後述するリフローによってもそれぞれの金属成分が固相拡散し、強固に密着している。即ち、中間層３０は、半田１１の主成分及び電極２１の主成分を共に含有している材料で構成されている。

このように、本発明の実施の形態では、半田１１及び電極２１が半田１１及び電極２１と組成の異なる中間層３０を介して接合されている。
ところで、ＣｕＳｎ層自体は、半田１１と電極２１とを直接的に接合させた場合でも、リフローによって半田１１と電極２１との界面に生成することが知られている。但し、リフローのみでの加熱処理で生成するＣｕＳｎ層の膜厚は、１μｍ程度またはそれ以下であり、非常に薄く、半田１１にかかる応力を充分に減少させることができない。

然るに、本発明の実施の形態においては、予め５μｍ以上の厚膜の中間層３０を備え、半田１１と電極２１とを直接的に接合せず、厚膜の中間層３０を介して半田１１と電極２１とを接合させている。その結果、半導体パッケージ１０と回路配線基板２０の熱膨張差に起因して生じる半田１１にかかる応力が半田１１と電極２１とを直接的に接合させた場合に比べ緩和される。

そして、本発明の実施の形態においては、上述したように、半田１１として鉛フリーの材料を用いている。
具体的には、半田１１を構成する材料の主成分であるＳｎに対し、Ｂｉ（ビスマス）、Ｉｎ（インジウム）、Ｚｎ（亜鉛）、Ａｇ、Ｃｕの少なくとも一つの元素を添加した材料を用いている。このような元素をＳｎに添加すると、半田１１自体の融点を下げることができる。これにより、半田接合プロセスの低温化を達成することができ、純粋なＳｎを半田１１の材料とした場合に比べ、室温まで冷却させたときに半田１１にかかる応力をより減少させることができる。

また、主成分であるＳｎに対し、Ａｇ、Ｉｎの少なくとも一つの元素を添加させると、ボール状の半田の弾性率の低減及び伸び特性の向上を図ることができ、機械的特性が向上する。

また、主成分であるＳｎに対し、Ｓｂ（アンチモン）を添加させてもよい。Ｓｂを添加することにより、半田１１の融点が上昇するが、他の部位の半田接合を行う場合、Ｓｂを添加させた半田１１の融点が高くなるために、当該半田１１が溶融し難くなり、プロセスで生じるオープン不良を防止できるという利点がある。

また、主成分であるＳｎに対し、Ｃｕを添加させてもよい。Ｃｕを添加することにより、半田１１に拡散されるＣｕを所定の量に制限することができる。
そして、以上の添加剤は一つに限らず、主成分であるＳｎにＢｉ、Ｉｎ、Ｚｎ、Ａｇ、Ｃｕ、Ｓｂの少なくとも一つの元素を組み合わせて添加した材料を用いてもよい。

尚、ここに示した半導体装置は一例であり、半導体パッケージ１０の代用として、例えばＬＧＡ（Land Grid Array）型の半導体パッケージを用いてもよい。この場合、半田はボール状ではなく、島状になる。

また、中間層３０にも、Ｂｉ、Ｉｎ、Ｚｎ、Ａｇ、Ｃｕ、Ｓｂの少なくとも一つの元素を添加させてもよい。
次に、図１に示す半導体装置の実装構造を製造する工程について説明する。

以下に説明する製造工程においては、図１に示す中間層３０を生成するために、ＳｎまたはＣｕＳｎ合金を、電解めっき法または印刷法によって電極２１上に形成し、中間層としてのＣｕＳｎ層（Ｃｕ６Ｓｎ５）を成長させる２つの製造プロセスを説明する。

（第１の製造プロセス）
図２は電解めっき法による半導体装置の製造工程を説明する要部断面模式図である。先ず、図２（ａ）に示すように、回路配線基板２０上にパターン形成した電極２１の表面を開口するように、レジストパターン２２を形成した後、電極２１の表面に、図１に示す中間層３０の原材料となる被膜を形成する。具体的には、電解めっき法によりＳｎめっき膜３１を中間層３０の原材料となる被膜として、５〜７μｍ程度形成する。尚、電極２１の厚さは、例えば、１０μｍである。

続いて、図２（ｂ）に示すように、図２（ａ）のレジストパターン２２を除去した後、Ｓｎめっき膜３１を無酸素雰囲気中の加熱処理によってＣｕＳｎ層３２に変化させる。ここで、図２（ａ）のＳｎめっき膜３１にＣｕが含有し、図２（ｂ）に示すようなＣｕＳｎ層３２となるのは、無酸素雰囲気中での加熱処理によって、電極２１の材料であるＣｕがＳｎめっき膜３１中に固相拡散するためである。

ＣｕＳｎ層３２の膜厚の調整は、１５０℃以上３００℃以下の範囲での温度と加熱時間を設定し、無酸素雰囲気中の加熱処理によって所望の膜厚となるまで、ＣｕＳｎ合金相を成長させることにより行う。即ち、中間層となるＣｕＳｎ層３２の膜厚を加熱温度または加熱時間で制御する。具体的には、窒素雰囲気の電気炉内にて、２２０℃で、１５時間以上２０時間以下での加熱処理を行った場合、成長させたＣｕＳｎ層３２の膜厚は、例えば、１０μｍになる。そして、ＲＭタイプのフラックスをＣｕＳｎ層３２表面に塗布する。

このように、電極２１の上に、図１に示すボール状の半田１１の主成分と、電極２１の主成分を共に含有するＣｕＳｎ層３２を備えた回路配線基板２０を予め作製する。
次に、図２（ｃ）に示すように、半導体パッケージ１０の半田１１とＣｕＳｎ層３２との位置合わせし、対向させる。そして、互いに矢印の方向で、半導体パッケージ１０と回路配線基板２０とを接近させ、半田１１とＣｕＳｎ層３２とを接触させる。そして、窒素雰囲気のコンベア炉において、最高加熱温度２５０℃、２分の条件で半田１１とＣｕＳｎ層３２とをリフローによって半田付けによって接合する。接合した後の実装構造は、図１に示す半導体装置になる。ＣｕＳｎ層３２が図１に示した中間層３０であることは言うまでもない。

尚、半田１１の材質は、一例として、主成分であるＳｎにＡｇとＣｕを添加させたＳｎ−３．０Ａｇ−０．５Ｃｕ（融点２１７℃）である。また、半田１１の径は６００〜７５０μｍφであり、ボール状の半田１１の配列ピッチは、１〜１．５ｍｍである。

尚、ＣｕＳｎ層３２にＢｉ、Ｉｎ、Ｚｎ、Ａｇ、Ｃｕ、Ｓｂの少なくとも一つの元素を添加させてもよい。
（第２の製造プロセス）
図３は印刷法による半導体装置の製造工程を説明する要部断面模式図である。先ず、図３（ａ）に示すように、回路配線基板２０上にパターン形成した電極２１の表面を開口するように、レジストパターン２２を形成した後、電極２１の表面に、図１に示す中間層３０の原材料となる被膜を形成する。具体的には、ＣｕＳｎ合金粉末を混合した半田ペースト膜３３を中間層３０の原材料となる被膜として、スクリーン印刷法によりスキージング形成する。尚、半田ペースト膜３３の金属含有量は９０ｗｔ％である。また、電極２１の厚さは、例えば、１０μｍである。

続いて、例えば、２１０〜２３０℃で数分、予備加熱を行い、図３（ａ）の半田ペースト膜３３に含有する有機物を除去し、金属成分だけを固化し、一体化する。
そして、図３（ｂ）に示すように、レジストを除去し、固化させた半田ペースト膜３３を無酸素雰囲気中の加熱処理によってＣｕＳｎ層（Ｃｕ６Ｓｎ５）３４に変化させる。このＣｕＳｎ層３４が図１に示した中間層３０になる。尚、半田ペースト膜３３には、予めＣｕが含有しているが、無酸素雰囲気中での加熱処理によって、電極２１の材料であるＣｕが半田ペースト膜３３中に固相拡散する。その結果、スクリーン印刷をした直後の半田ペースト膜３３に比べ、膜厚が大きいＣｕＳｎ層３４が成長する。

ここで、ＣｕＳｎ層３４の膜厚の調整は、１５０℃以上３００℃以下の範囲での温度と加熱時間を設定し、無酸素雰囲気中の加熱処理によって所望の膜厚となるまで、ＣｕＳｎ合金相を成長させることにより行う。即ち、中間層となるＣｕＳｎ層３４の膜厚を加熱温度または加熱時間で制御する。具体的には、窒素雰囲気の電気炉内にて、２２０℃で、１５時間以上２０時間以下での加熱処理を行う。成長させたＣｕＳｎ層３４の膜厚は、例えば、１０μｍである。そして、ＲＭタイプのフラックスをＣｕＳｎ層３４表面に塗布する。

このように、電極２１の上に、図１に示す半田１１の主成分と、電極２１の主成分を共に含有するＣｕＳｎ層３４を備えた回路配線基板２０を予め作製する。
その後は、図２（ｃ）と同様の工程によって、図１に示す半導体装置を作製する。

尚、ＣｕＳｎ層３４にＢｉ、Ｉｎ、Ｚｎ、Ａｇ、Ｃｕ、Ｓｂの少なくとも一つの元素を添加させてもよい。
次に、以上の工程で製造した実装後の半導体装置の信頼性試験についての検討を行った。信頼性試験で用いた試料は、第１の製造プロセス（電解めっき法）で作製した半導体装置Ａと、第２の製造プロセス（印刷法）で作製した半導体装置Ｂと、上記ＣｕＳｎ層を設けず、半田１１と電極２１とを直接半田接合させた半導体装置Ｃである。

また、信頼性試験は、試験イ及び試験ロの２種類で行った。
試験イは、実装後の半導体装置を−５５℃に冷却し、３０分間保持する。そして、１２５℃まで上昇させた後、３０分間保持する。そして、再び−５５℃に冷却し、３０分間保持する。そして、再び１２５℃まで上昇させた後、３０分間保持するという加速試験を５００サイクル行うものである。

試験ロは、実装後の半導体装置を床面から高さ１０ｃｍから自由落下させ、床面での衝撃を半導体装置に２００サイクル与えるものである。また、それぞれの試料の個数は、２０個作製した。

図４は信頼性試験の結果を説明する図である。結果は、半導体装置Ａでは、試験イ及び試験ロのいずれの試験においても、ボール状の半田と中間層であるＣｕＳｎ層との界面、中間層であるＣｕＳｎ層と回路配線基板上の電極との界面にオープン不良は生じなかった。また、半導体装置Ａについては、試験イ及び試験ロ終了後においても、接合界面における電気的導通を確保した。

半導体装置Ｂでは、試験イ及び試験ロのいずれの試験においても、ボール状の半田と中間層であるＣｕＳｎ層との界面、中間層であるＣｕＳｎ層と回路配線基板上の電極との界面にオープン不良は生じなかった。また、半導体装置Ｂについては、試験イ及び試験ロ終了後においても、接合界面における電気的導通を確保した。

一方、半導体装置Ｃでは、試験イにおいて、ボール状の半田と回路配線基板上の電極との界面に７個の半導体装置にオープン不良が生じた。また、試験ロにおいて、１５個の半導体装置にオープン不良が生じた。

このように、第１の製造プロセス（電解めっき法）で作製した半導体装置Ａと、第２の製造プロセス（印刷法）で作製した半導体装置Ｂは、半導体装置Ｃよりも信頼性が高いことが分かった。

また、回路配線基板の電極上に形成させたＣｕＳｎ層の膜厚を変化させた場合に、ボール状の半田にかかる応力がどのように変化するのか、有限要素法によるシミュレーション解析により検討した。

図５はＣｕＳｎ層の膜厚と最大応力との関係を説明する図である。横軸は、電極の膜厚とＣｕＳｎ層の膜厚とを合計した膜厚に対するＣｕＳｎ層の膜厚の比率（％）を表している。また、縦軸は、ボール状の半田にかかる最大応力値（ＭＰａ）を表している。電極の幅は、６００〜７５０μｍφである。

この図から、比率が０％近くでは、最大応力値が１７５（ＭＰａ）に及ぶことが分かった。即ち、ＣｕＳｎ層をボール状の半田と電極の間に設けず、ボール状の半田を電極に直接接合させた場合は、最大応力値が最大になることが分かった。そして、ＣｕＳｎ層の膜厚を徐々に増加させ、比率が２５％になると、最大応力値が１２０（ＭＰａ）に減少し、その後、比率を増加させても最大応力値の減少は飽和する傾向にあることが分かった。即ち、電極の膜厚とＣｕＳｎ層の膜厚とを合計した膜厚に対するＣｕＳｎ層の膜厚の比率（％）として、２５％以上７０％以下になるＣｕＳｎ層を回路配線基板の電極上に形成させることにより、回路配線基板の電極界面付近での最大応力がＣｕＳｎ層を形成させない場合、または形成させても１μｍ（比率１０％）以下の場合に比べ、３分の２以下に減少する効果があることが分かった。

ところで、上記の半導体装置においては、回路配線基板の電極からボール状の半田までの構成がＣｕ／ＣｕＳｎ合金／Ｓｎ−Ａｇ−Ｃｕ半田といった成分の異なる３種類の金属を備えた構造をしている。ここで、機械的性質である弾性率を比較すると、Ｃｕ＞ＣｕＳｎ合金＞Ｓｎ−Ａｇ−Ｃｕ半田の順に減少する。

弾性率の値では、ＣｕとＣｕＳｎで２倍の差があり、ＣｕＳｎとＳｎ−Ａｇ−Ｃｕで２倍の差がある。従って、ＣｕとＳｎ−Ａｇ−Ｃｕでは約４倍の弾性率の差がある。即ち、上記多層構造では、ＣｕＳｎ層をボール状の半田と電極の間に設けず、ボール状の半田を電極に直接接合させた場合に比べ、弾性率が接合界面を隔てて大幅に減少するのではなく、弾性率が複数の接合界面を隔てて徐々に減少する実装構造が形成していると考えられる。

（付記１） 回路配線基板と半導体パッケージとを実装させた半導体装置において、
前記回路配線基板の表面にパターニングされた電極と、前記半導体パッケージに電極端子として形成された半田とが中間層を介して電気的に接続されていることを特徴とする半導体装置。

（付記２） 前記中間層が加熱処理によって前記電極の上に成長させた層であり、前記中間層の材料が前記半田の主たる成分及び前記電極の主たる成分を含有していることを特徴とする付記１記載の半導体装置。

（付記３） 前記半田が鉛（Ｐｂ）フリー半田であることを特徴とする付記１または２記載の半導体装置。
（付記４） 前記半田の材料は、主たる成分が錫（Ｓｎ）であり、ビスマス（Ｂｉ）、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、銀（Ａｇ）、アンチモン（Ｓｂ）、銅（Ｃｕ）から選択された少なくとも一つの元素を添加した前記半田であることを特徴とする付記１乃至３のいずれか一項に記載の半導体装置。

（付記５） 前記電極の主たる成分が銅（Ｃｕ）であることを特徴とする付記１または２記載の半導体装置。
（付記６） 前記中間層の主たる成分が銅錫合金（ＣｕＳｎ合金）であることを特徴とする付記１または２記載の半導体装置。

（付記７） 前記電極の膜厚及び前記中間層の膜厚を合計した膜厚に対する前記中間層の膜厚の割合の下限が２５％であることを特徴とする付記１乃至６のいずれか一項に記載の半導体装置。

（付記８） 前記電極の膜厚及び前記中間層の膜厚を合計した膜厚に対する前記中間層の膜厚の割合が２５％以上７０％以下であることを特徴とする付記１乃至６のいずれか一項に記載の半導体装置。

（付記９） 表面に電極がパターニングされた回路配線基板であって、前記電極の上に、半導体パッケージに形成された半田の主たる成分と、前記電極の主たる成分を共に含有する層が備えられた回路配線基板。

（付記１０） 前記半田が鉛（Ｐｂ）フリー半田であることを特徴とする付記９記載の回路配線基板。
（付記１１） 前記半田の材料は、主たる成分が錫（Ｓｎ）であり、ビスマス（Ｂｉ）、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、銀（Ａｇ）、アンチモン（Ｓｂ）、銅（Ｃｕ）から選択された少なくとも一つの元素を添加した前記半田であることを特徴とする付記９または１０記載の回路配線基板。

（付記１２） 前記電極の主たる成分が銅（Ｃｕ）であることを特徴とする付記９記載の回路配線基板。
（付記１３） 前記層の主たる成分が銅錫合金（ＣｕＳｎ合金）であることを特徴とする付記９記載の回路配線基板。

（付記１４） 前記電極の膜厚及び前記層の膜厚を合計した膜厚に対する前記層の膜厚の割合の下限が２５％であることを特徴とする付記９乃至１３のいずれか一項に記載の回路配線基板。

（付記１５） 前記電極の膜厚及び前記層の膜厚を合計した膜厚に対する前記層の膜厚の割合が２５％以上７０％以下であることを特徴とする付記９乃至１３のいずれか一項に記載の回路配線基板。

（付記１６） 回路配線基板と半導体パッケージとを実装する半導体装置の製造方法において、
前記回路配線基板に配設された電極の表面が開口するようにレジストを前記回路配線基板の上にパターニングする工程と、
開口された前記電極の上に、中間層の原材料となる被膜を形成する工程と、
形成された前記原材料を加熱処理して、前記電極の上に前記中間層を成長させる工程と、
成長させた前記中間層と、前記半導体パッケージに形成されている半田とを接合する工程と、
を有することを特徴とする半導体装置の製造方法。

（付記１７） 前記電極の主たる成分が銅（Ｃｕ）であることを特徴とする付記１６記載の半導体装置の製造方法。
（付記１８） 前記原材料が錫（Ｓｎ）または銅錫合金（ＣｕＳｎ合金）であることを特徴とする付記１６記載の半導体装置の製造方法。

（付記１９） 前記原材料が錫（Ｓｎ）である場合には、電解めっき法により、前記電極の上に錫（Ｓｎ）の前記被膜を形成することを特徴とする付記１６または１８記載の半導体装置の製造方法。

（付記２０） 前記原材料が銅錫合金（ＣｕＳｎ合金）である場合には、印刷法により、前記電極の上に銅錫合金（ＣｕＳｎ合金）の前記被膜を形成することを特徴とする付記１６または１８記載の半導体装置の製造方法。

（付記２１） 印刷法により、ペースト状の銅錫合金（ＣｕＳｎ合金）を前記電極の上に塗布し、予備加熱によって銅錫合金（ＣｕＳｎ合金）の前記被膜を前記電極の上に形成することを特徴とする付記２０記載の半導体装置の製造方法。

（付記２２） 前記半田が鉛（Ｐｂ）フリー半田であることを特徴とする付記１６記載の半導体装置の製造方法。
（付記２３） 前記半田の材料は、主たる成分が錫（Ｓｎ）であり、ビスマス（Ｂｉ）、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、銀（Ａｇ）、アンチモン（Ｓｂ）、銅（Ｃｕ）から選択された少なくとも一つの元素を添加した前記半田であることを特徴とする付記１６または２２記載の半導体装置の製造方法。

（付記２４） 前記電極の上に前記中間層を成長させる工程においては、無酸素雰囲気下で、前記原材料を１５０℃以上３００℃以下の温度範囲で、１５時間以上２０時間以下の加熱処理を行うことを特徴とする付記１６乃至２３のいずれか一項に記載の半導体装置の製造方法。

（付記２５） 成長させた前記中間層の主たる成分が銅錫合金（ＣｕＳｎ合金）であることを特徴とする付記１６乃至２４のいずれか一項に記載の半導体装置の製造方法。
（付記２６） 前記中間層の膜厚を加熱温度または加熱時間で制御することを特徴とする付記１６乃至２５のいずれか一項に記載の半導体装置の製造方法。

（付記２７） 前記電極の膜厚及び前記中間層の膜厚を合計した膜厚に対する前記中間層の膜厚の割合の下限が２５％であることを特徴とする付記１６乃至２６のいずれか一項に記載の半導体装置の製造方法。

（付記２８） 前記電極の膜厚及び前記中間層の膜厚を合計した膜厚に対する前記中間層の膜厚の割合が２５％以上７０％以下であることを特徴とする付記１６乃至２６のいずれか一項に記載の半導体装置の製造方法。

１ 半導体装置
１０ 半導体パッケージ
１１ 半田
１２ Ｎｉ層
１３ Ｃｕ層
２０ 回路配線基板
２１ 電極
２２ レジストパターン
３０ 中間層
３１ Ｓｎめっき膜
３２，３４ ＣｕＳｎ層
３３ 半田ペースト膜

Claims (6)

1. 回路配線基板と半導体パッケージとを実装させた半導体装置において、
   前記回路配線基板の表面にパターニングされた電極と、前記半導体パッケージに電極端子として形成された半田とが錫銅合金（ＣｕＳｎ合金）を主たる成分とする中間層を介して電気的に接続されていることを特徴とする半導体装置。
2. 前記中間層の材料が前記半田の主たる成分及び前記電極の主たる成分を含有していることを特徴とする請求項１記載の半導体装置。
3. 前記半田が鉛（Ｐｂ）フリー半田であることを特徴とする請求項１または２記載の半導体装置。
4. 前記電極の主たる成分が銅（Ｃｕ）であることを特徴とする請求項１または２記載の半導体装置。
5. 表面に電極がパターニングされた回路配線基板であって、前記電極の上に、半導体パッケージに形成された半田の主たる成分と、前記電極の主たる成分を共に含有する錫銅合金（ＣｕＳｎ合金）を主たる成分とする層が備えられた回路配線基板。
6. 回路配線基板と半導体パッケージとを実装する半導体装置の製造方法において、
   前記回路配線基板に配設された電極の表面が開口するようにレジストを前記回路配線基板の上にパターニングする工程と、
   開口された前記電極の上に、銅錫合金（ＣｕＳｎ合金）を含む中間層を形成する工程と、
   前記中間層を形成した後に、前記中間層と、前記半導体パッケージに形成されている半田とをリフローにて接合する工程と、
   を有することを特徴とする半導体装置の製造方法。

Images