JP2002313983A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2002313983A
JP2002313983A JP2001112154A JP2001112154A JP2002313983A JP 2002313983 A JP2002313983 A JP 2002313983A JP 2001112154 A JP2001112154 A JP 2001112154A JP 2001112154 A JP2001112154 A JP 2001112154A JP 2002313983 A JP2002313983 A JP 2002313983A
Authority
JP
Japan
Prior art keywords
solder
bump
temperature
semiconductor device
bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001112154A
Other languages
English (en)
Inventor
Kazuma Miura
一真 三浦
Tasao Soga
太佐男 曽我
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001112154A priority Critical patent/JP2002313983A/ja
Publication of JP2002313983A publication Critical patent/JP2002313983A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】バンプを外部電極に持つ半導体パッケージにお
いて部材の耐熱性に問題がある場合の半導体装置のバン
プ形成、基板実装をＰｂを含まないはんだで実現する。 【解決手段】はんだにＰｂを含まず、しかもバンプ形成
が２２０℃で可能な材料系として、Ｓｎ−Ｚｎ、あるい
はこれにＢｉを添加した組成のはんだをバンプ材料にす
ることにより、バンプ形成温度、および基板実装温度を
をＳｎ−Ｐｂ共晶はんだと同等レベルにする事ができ
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はＢＧＡ（Ball Grid
Allay）、ＣＳＰ（Chip Size Package）、ＷＰＰ（Wafe
r Process Package）、などのバンプを外部電極に持つ
半導体装置に関する。
【０００２】
【従来の技術】ＢＧＡ、ＣＳＰ、ＷＰＰなど、バンプを
外部電極に持つ半導体装置の需要が増大している。これ
らのバンプを外部電極に持つ半導体装置は例えば、銅
（Ｃｕ）の表面にニッケル−金（Ｎｉ／Ａｕ）、ニッケ
ル−パラジウム−金（Ｎｉ／Ｐｄ／Ａｕ）めっきを施し
た電極パターンにフラックスを印刷により塗布し、その
上にはんだボールを各電極に搭載し、リフロ加熱するこ
とによりバンプを形成する。
【０００３】通常、バンプや実装用に用いられる材料は
Ｓｎ−３８ｍａｓｓ％ＰｂのいわゆるＳｎ−Ｐｂ共晶は
んだである。このはんだ材料は電子部品のはんだ付け
（実装）に長年用いられている材料で歴史も古く、はん
だ接合部の信頼性も高く、非常に優れた材料である。
【０００４】ところが、最近になって、地下水のＰｂ汚
染が懸念されており、その原因の一つに廃棄電化製品の
はんだに含まれるＰｂの溶出があげられている。これに
伴って、電化製品におけるＰｂの使用を自主的に廃止す
る動きになっており、Ｐｂを含まない、いわゆるＰｂフ
リーはんだの実用化が急がれている。
【０００５】
【発明が解決しようとする課題】Ｐｂフリーはんだ材料
では例えば、Ｓｎ−Ｐｂはんだ材料と同等の材料特性を
有し、ボール製造コストもほぼＳｎ−Ｐｂはんだとほぼ
同等である材料組成の一つであるＳｎ−０〜３．５Ａｇ
−０〜１Ｃｕがバンプ材料として有力になっている。と
ころが、Ｓｎ−Ａｇ−Ｃｕ系はんだの融点は２１６℃か
ら２２７℃の範囲であり、従来のＳｎ−Ｐｂ共晶はんだ
よりも３０〜４０℃高い。したがって、Ｓｎ−Ａｇ−Ｃ
ｕ組成のはんだを用いて半導体装置にバンプを形成する
ときの温度は２４０〜２５０℃と非常に高くなり、部品
によっては耐熱性が確保できない懸念がある。
【０００６】したがって、バンプの組成にＰｂを含ま
ず、しかも、従来のＳｎ−Ｐｂ共晶はんだと同じ温度で
のバンプの形成が重要となっている。
【０００７】
【課題を解決するための手段】本発明の目的を達成する
ために、はんだにＰｂを含まず、しかもバンプ形成が２
２０℃で可能な材料系として、Ｓｎ−Ｚｎ系がＳｎ−９
％Ｚｎの組成で１９９℃の融点であることに着目し、Ｓ
ｎ−Ｚｎ系のはんだをバンプ材料にすることにより、バ
ンプ形成温度をＳｎ−Ｐｂ共晶はんだなみにする事がで
きる。
【０００８】
【発明の実施の形態】以下、本発明の実施の形態をいく
つかの実施例を用い、図面を参照して説明する。図１は
本発明本発明で使用したサンプルの概略である。パッケ
ージ寸法は３０×３０ｍｍ、中のダミーチップ３の大き
さは１０×１０ｍｍである。バンプ５はφ０．７６ｍｍ
である。なお、一方、パッケージのパッド径はφ０．６
ｍｍで、電極１０材質はＣｕでメタライズはＮｉ（１０
〜２５ｍｍ）／Ａｕめっき（０．５〜１．２ｍｍ）とし
た。Ｓｎ−８Ｚｎ−３Ｂｉバンプ５の形成方法には半導
体装置の電極表面１０にフラックスを印刷紙した後、ボ
ール転写し、リフロ加熱する方法とはんだ粒子とフラッ
クスが混合したはんだペーストをパッドに印刷した後、
リフロ加熱する方法があり、Ｓｎ−Ｚｎはんだの場合は
どちらの方法でもバンプ形成は可能である。そのときの
加熱温度はＳｎ−Ｐｂ共晶はんだで一般的に採用されて
いる２２０℃で行った。この温度でバンプ５は溶融し、
電極１０と接合されバンプ９の形状となる。
【０００９】ＦＲ−４などのプリント基板への実装は基
板８の電極にフラックス、またはフラックスを含んだ前
記はんだペースト６を印刷し、位置合わせ・搭載してリ
フロ加熱を行う。基板実装後の実装体の概略を図２に示
す。実装後のバンプ９の形状はＳｎ−Ｐｂ共晶はんだの
それと同じである。
【００１０】図３は本実施例のＮｉを下地にＡｕめっき
が施されているＣｕ電極１１にＳｎ−８Ｚｎ―３Ｂｉは
んだバンプ５接合部の模式図である。接合界面にはＮｉ
−Ｓｎ、Ａｕ−Ｚｎの合金層からなる反応層１２が界面
付近に形成されるが、それらの層は薄く、高温放置を行
っても、合金層１２はあまり成長しない。このときのバ
ンプの接合強度はせん断試験による評価で平均１２００
ｇ／バンプ（ｎ＝２０）、プローブをはんだバンプに固
着して引っ張る加熱引っ張り試験による評価では平均約
２５００ｇ／バンプ(ｎ＝１０)であった。このはんだを
搭載した半導体パッケージを１２５℃で長時間放置した
後、前記の強度評価を行ったところ、１０００時間経過
後においても強度の低下は見られなかった。また、はん
だ中には細かな針上のＢｉ相１３が分散している。一般
にはんだのＢｉは強度信頼性に悪影響を与えるが、本実
施例の場合、Ｂｉのりょうは少ないため、強度に影響し
ない。なお、はんだ中のＺｎはＣｕと反応して合金を形
成しやすく、その成長速度も早い。しかもＣｕはＳｎと
もＣｕ−Ｓｎ合金を形成し、この層も高温放置により厚
く成長する。したがって、電極メタライズがＣｕの場合
はＺｎは容易に反応して、界面にＣｕ−Ｚｎ合金層を形
成し、しかも高温雰囲気で長時間放置されるとこの層が
厚く成長して、接合強度が低下する懸念があるので、電
極メタライズに、Ｃｕ、あるいはその表面にＳｎめっき
を選択する場合は必要が必要である。
【００１１】なお、Ｓｎ−８Ｚｎ−３Ｂｉバンプ搭載Ｂ
ＧＡの基板実装品のついては、厚さ１ｍｍの樹脂基板
（ＦＲ−４）に実装した場合、−５５〜１２５℃で１０
００サイクル終了後も問題となるクラックは発生してい
ない。
【００１２】前記Ｓｎ−Ｚｎ系はんだバンプは、メモ
リ、ＡＳＩＣ、ＣＰＵといったいくつかの半導体を一つ
のモジュール、あるいはパッケージにまとめたマルチチ
ップモジュール（ＭＣＭ）あるいはマルチチップパッケ
ージに応用できる。その一例を図４に示す。これはＢＧ
Ａ基板上にＷＰＰ（ウエハプロセスパッケージ、WaferP
rocess Package）あるいはウエハレベルＣＳＰと呼ばれ
るシリコンチップ１５に配線を施し、チップ上の電極１
６にはんだバンプ１７を形成したパッケージ（以後、Ｗ
ＰＰと呼ぶ）を搭載したものである。ＢＧＡ基板４上に
ＷＰＰを複数個搭載した場合はＭＣＭであり、一個だけ
の場合はＦＣ−ＢＧＡ（フリップチップＢＧＡ）であ
る。ＷＰＰのはんだバンプ１７に例えばＳｎ−0.75Ｃｕ
（融点２２７℃）やＳｎ−０．５Ｓｂ（融点２４０℃）
を用い、実装基板用のはんだバンプ９にＳｎ−８Ｚｎ−
３Ｂｉを用い、基板実装のときの加熱条件をＳｎ−８Ｚ
ｎ−３Ｂｉの融点（１９８℃）近くに低くすることがで
きれば、ＢＧＡ基板の上にあるＷＰＰバンプ１７はんだ
は溶融しない。したがって、高温系のＰｂフリーはんだ
を温度階層用はんだとしてもちいることが可能となる。
なお、図５の本実施例おけるＢＧＡ用バンプの径はφ０
７６、ピッチは１．２７ｍｍであるのに対して、ＢＧＡ
基板上のＷＰＰのバンプ１７の径はφ０．３、ピッチは
０．５ｍｍである。
【００１３】
【発明の効果】バンプを外部電極に持つ半導体装置をＳ
ｎ−９％Ｚｎにする事でバンプ形成温度をＳｎ−Ｐｂ共
晶はんだなみにする事ができ、耐熱性のない半導体装置
あるいは基板を実装することが可能となる。
【図面の簡単な説明】
【図１】本実施で使用したＢＧＡの概略を示す図であ
る。
【図２】ＢＧＡ実装後の概略を示す図である。
【図３】電極のメタライズがＮｉ／Ａｕめっきの場合の
リフロ加熱後の接合界面組織の模式図である。
【図４】ＭＣＭ（ＦＣ−ＢＧＡ）の概略図である。
【符号の説明】
１…モールド樹脂、２…金線、３…チップ、４…ＢＧＡ
基板、５…はんだバンプ（Ｓｎ−Ｚｎ−Ｂｉ）、６…フ
ラックスまたははんだペースト、７…電極、８…実装用
基板、９…実装後のはんだバンプ（Ｓｎ−Ｚｎ−Ｂ
ｉ）、１０…ＢＧＡ本体、１１…ＢＧＡ基板電極、１２
…合金層（Ｓｎ−Ｎｉ、Ａｕ−Ｚｎ）、１３…Ｂｉ、１
４…ＷＰＰ用チップ、１５…電極、１６…はんだバン
プ、１７…アンダーフィル。

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 外部電極がはんだバンプである半導体装
    置において、前記はんだバンプの組成がＳｎ−８〜９Ｚ
    ｎ、あるいはこれに添加元素としてＢｉが多くとも３％
    含有された組成であることを特徴とする半導体装置。
  2. 【請求項２】 前記組成のはんだバンプを有する半導体
    装置が複数個搭載されたモジュール。
  3. 【請求項３】 請求項１、２記載の半導体装置、モジュ
    ールが搭載された電子機器。
JP2001112154A 2001-04-11 2001-04-11 半導体装置 Pending JP2002313983A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001112154A JP2002313983A (ja) 2001-04-11 2001-04-11 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001112154A JP2002313983A (ja) 2001-04-11 2001-04-11 半導体装置

Publications (1)

Publication Number Publication Date
JP2002313983A true JP2002313983A (ja) 2002-10-25

Family

ID=18963615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001112154A Pending JP2002313983A (ja) 2001-04-11 2001-04-11 半導体装置

Country Status (1)

Country Link
JP (1) JP2002313983A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003234433A (ja) * 2001-10-01 2003-08-22 Matsushita Electric Ind Co Ltd 半導体装置、半導体装置の実装方法、ならびに実装体およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003234433A (ja) * 2001-10-01 2003-08-22 Matsushita Electric Ind Co Ltd 半導体装置、半導体装置の実装方法、ならびに実装体およびその製造方法
US6853077B2 (en) 2001-10-01 2005-02-08 Matsushita Electric Industrial Co., Ltd. Semiconductor device, semiconductor packaging method, assembly and method for fabricating the same

Similar Documents

Publication Publication Date Title
US7145236B2 (en) Semiconductor device having solder bumps reliably reflow solderable
JP4051893B2 (ja) 電子機器
JP4428448B2 (ja) 鉛フリーはんだ合金
JP4144415B2 (ja) 鉛フリーはんだ
KR101345940B1 (ko) 땜납, 납땜 방법 및 반도체 장치
US6853077B2 (en) Semiconductor device, semiconductor packaging method, assembly and method for fabricating the same
TWI275648B (en) Lead-free solder alloy
KR20180130002A (ko) 면 실장 부품의 솔더링 방법 및 면 실장 부품
US7425299B2 (en) Lead-free solder balls and method for the production thereof
JP2002124533A (ja) 電極材料、半導体装置及び実装装置
JP2004141910A (ja) 鉛フリーはんだ合金
JP4130508B2 (ja) 半田接合方法及び電子装置の製造方法
JP2002261104A (ja) 半導体装置および電子機器
JP2007059485A (ja) 半導体装置、基板及び半導体装置の製造方法
JP2003290974A (ja) 電子回路装置の接合構造及びそれに用いる電子部品
JPH1133776A (ja) 半田材料及びそれを用いた電子部品
JP2004034099A (ja) はんだおよびそれを用いた実装品
JP4888096B2 (ja) 半導体装置、回路配線基板及び半導体装置の製造方法
JPH10180480A (ja) 無鉛半田材料及びそれを用いた電子部品
JP3672733B2 (ja) 半田接合方法及び電子装置
JP2002313983A (ja) 半導体装置
JP2002076605A (ja) 半導体モジュール及び半導体装置を接続した回路基板
JP2001001180A (ja) 半田材料及びそれを用いた電子部品
JP2001298270A (ja) 電子機器およびその接続に用いるはんだ
JP2011216813A (ja) はんだ接合方法、半導体装置及びその製造方法