JP6212901B2 - 電子デバイス用の接合構造及び電子デバイス - Google Patents

電子デバイス用の接合構造及び電子デバイス Download PDF

Info

Publication number
JP6212901B2
JP6212901B2 JP2013069272A JP2013069272A JP6212901B2 JP 6212901 B2 JP6212901 B2 JP 6212901B2 JP 2013069272 A JP2013069272 A JP 2013069272A JP 2013069272 A JP2013069272 A JP 2013069272A JP 6212901 B2 JP6212901 B2 JP 6212901B2
Authority
JP
Japan
Prior art keywords
layer
substrate
solder layer
nickel
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013069272A
Other languages
English (en)
Other versions
JP2014192495A (ja
Inventor
雄平 堀川
雄平 堀川
吉田 健一
健一 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2013069272A priority Critical patent/JP6212901B2/ja
Publication of JP2014192495A publication Critical patent/JP2014192495A/ja
Application granted granted Critical
Publication of JP6212901B2 publication Critical patent/JP6212901B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は電子デバイス用の接合構造及び当該接合構造を備える電子デバイスに関する。
電子部品の接合方法として、一方の電子部品の電極上に、鉛を含有しないはんだ層を介して他の電子部品を接合する方法が知られている(下記特許文献1参照。)。この方法では、無電解ニッケルめっきからなる第1の金属層が電極上に形成され、無電解金めっきからなる第2の金属層が第1の金属層上に形成される。第2の金属層の厚みは0.005μm〜0.04μmに調整される。この接合方法は、無電解Niめっき層とはんだとの密着力を向上させて、リフロー処理を繰り返した際のNiめっき層の溶解を抑制することを目的とする。
特開2002−327279号公報
本発明者は、上記の接合方法よって形成したはんだ層に熱衝撃が加わると、はんだ層中で成長したNiSn合金相とはんだ層中のろう相(Sn−Ag−Cu相)との界面においてクラック(ひび)が発生し、このクラックがはんだ層の内部まで伸展することを発見した。この現象は、第1の金属層(ニッケル層)とはんだ層との界面近傍に偏析するNiSn合金相の線膨張係数とろう相の線膨張係数との差に起因し、またはんだ層全体の脆化にも起因する、と本発明者らは考える。なお熱衝撃とは、はんだ層の急激な温度の上昇及び降下又はこれらの反復を意味する。
近年の電子デバイスの高集積化及び高速化に伴い、電子デバイスが動作する際に発する熱量は増加する傾向にある。一方で、電子デバイスの非動作時には発熱が停止する。そのため、電子デバイスの使用に伴い、電子デバイスの発熱と冷却とが繰り返される。しかし、従来のはんだ層を用いた電子デバイスでは、その発熱と冷却の繰り返しによってはんだ層にクラックが生じ易く、はんだ層を介して接合された部材間の電気的接続が容易に断絶してしまう。また、クラックが形成されたはんだ層に剪断力又は力学的衝撃が加わると、はんだ層を介して部材同士を接合する構造(接合構造)が容易に破断する。以上の理由から、はんだ層には熱衝撃に対する耐久性が要求される。
本願発明は、上記事情に鑑みなされたものであり、熱衝撃に対する耐久性に優れた電子デバイス用の接合構造、及び当該接合構造を備える電子デバイスを提供することを目的とする。
本発明に係る電子デバイス用の接合構造の一態様は、ニッケル(Ni)を含むニッケル層と、ニッケル層の表面に直接積層され、スズ(Sn)を含むはんだ層と、を備え、はんだ層がPdSn合金相を含み、PdSn合金相は、はんだ層の一対の表面の両方から離れている。上記態様では、はんだ層中の複数のPdSn合金相が、はんだ層の厚み方向に垂直又は平行な方向において互いに接していてよい。
上記態様では、ニッケル層及びはんだ層の積層方向における断面において、はんだ層の断面積に対するPdSn合金相の断面積の占有率が15%以上であることが好ましい。
上記態様では、PdSn合金相がニッケルをさらに含んでもよい。
本発明に係る電子デバイスの一態様は、上記接合構造を備える。
本願発明によれば、熱衝撃に対する耐久性に優れた電子デバイス用の接合構造、及び当該接合構造を備える電子デバイスが提供される。
本発明に係る電子デバイスの実施形態の断面の模式図である。 本発明に係る接合構造の実施形態の断面の模式図であって、図1に示す接合構造10の拡大図である。 本発明に係る接合構造の製造方法の実施形態を示す模式図である。 走査型電子顕微鏡(SEM)で撮影した、実施例1の接合構造の断面の写真であり、エネルギー分散型X線分光(EDS)で分析された箇所を示す図である。
以下、場合により図面を参照して、本発明に係る好適な実施形態について説明する。ただし、本発明は以下の実施形態に限定されるものではない。なお、各図面において、同一又は同等の要素には同一の符号を付与し、重複する説明を省略する。図1〜3は模式図に過ぎず、接合構造及び電子デバイスの形状及び縦横比は図1〜3に示すものに限定されない。
(接合構造及び電子デバイス)
図1は、本実施形態の電子デバイス100(モジュール)の断面図である。ここで断面とは、第1基板40及び第2基板60の表面に垂直な方向(基板が互いに対向する方向)における断面である。本実施形態の電子デバイス100は、第1基板40、第2基板60、チップ90及び接合構造10を備えてよい。複数の接合構造10が、第2基板60の両面に配置されていてよい。一部の接合構造10は、第1基板40と第2基板60との間に位置し、第1基板40と第2基板60とを接合して、これらを電気的に接続する。他の接合構造10は、第2基板60とチップ90の間に位置し、第2基板60とチップ90とを接合して、これらを電気的に接続する。なお、電子デバイス100は、接合構造10によって接合された一対の電子部品を備えてもよい。
第1基板40と第2基板60との間に位置する接合構造10のはんだ層は、第1基板40の表面に形成された電極18と接合されている。第2基板60とチップ90との間に位置する接合構造10のはんだ層は、チップ90が具備する電極と接合されている。
第1基板40及び第2基板60は、Si又はセラミック等の無機物から構成される基板であってよい。また、第1基板40及び第2基板60は、樹脂等の有機化合物から構成される基板(例えばマザーボード)であってもよい。ただし、第1基板40及び第2基板60は、接合構造10の形成に要する加熱温度よりも高い融点を有する無機物からなることが好ましい。融点が高い無機物からなる第1基板40及び第2基板60は、接合構造10自体の形成、又は接合構造10を介した部材同士の接合に必要な加熱によって溶融し難く、損傷し難いからである。チップ90は、半導体素子等の電子部品であればよい。
図2は、本実施形態の接合構造10の断面図である。ここで断面とは、第1基板40及び第2基板60の表面に垂直な方向(基板が互いに対向する方向)における断面である。第1基板40の表面には導体層11が設けられている。
本実施形態に係る電子デバイス用の接合構造10は、導体層11の表面に積層され、ニッケル(Ni)を含むニッケル層2と、ニッケル層2の表面に直接積層され、スズ(Sn)を含むはんだ層12と、を備える。
はんだ層12は複数のPdSn合金相6を含む。PdSn合金相6とは、主成分としてPd及びSnを含む合金から構成される相である。はんだ層12のうち、PdSn合金相6を除く部分は、主成分としてスズを含む相(ろう相4)である。ろう相4は、例えば、スズに加えて銀(Ag)及び銅(Cu)を含有してもよい。ろう相4が微量のパラジウム(Pd)を含んでもよい。またはんだ層12が、主成分であるスズに加えて、金(Au)を含んでもよい。
少なくとも一部のPdSn合金相6は、はんだ層12の一対の表面の両方から離れている。好ましくは、はんだ層12中のPdSn合金相6の全てが、はんだ層の一対の表面の両方から離れている。なお、はんだ層12の一対の表面とは、ニッケル層2及びはんだ層12の積層方向を向く2つの表面であり、ニッケル層2とはんだ層12との界面に位置するはんだ層12の表面(第一表面)と、第一表面の反対側に位置するはんだ層12の表面(第二表面)である。
本実施形態では、熱衝撃によってはんだ層12(ろう相4)中にクラックcが発生したとしても、クラックcの伸展がPdSn合金相6によって抑止される。仮にPdSn合金相6がない場合、クラックcがPdSn合金相6に妨げられることなくはんだ層12(ろう相4)の中部へ伸展する。仮にPdSn合金相6が、はんだ層12の第一表面又は第二表面に接する程度に大きい場合、クラックcがPdSn合金相6とろう相4との界面を介してはんだ層12全体に伸展し易くなる。仮にPdSn合金相6が第一表面(ニッケル層2側の表面)に接していると、クラックcがニッケル層2とはんだ層12との界面にまで伸展して、この界面において接合構造10が破断し易くなる。仮にPdSn合金相6がはんだ層12の第二表面に接していると、クラックcがはんだ層12の第二表面と当該表面に隣接する層との界面にまで伸展して、この界面において接合構造10が破断し易くなる。しかし、本実施形態では、少なくとも一部のPdSn合金相6が小さく、はんだ層12の第一表面及び第二表面のいずれにも接しないため、上記のような熱衝撃に起因するクラックcの伸展及び接合構造10の破断(特にはんだ層12の破断)が抑制される。なお、一部のPdSn合金相6が第一表面に接していてもよい。この場合、ニッケル層2表面に対するPdSn合金相6の線被覆率は10%以下程度であることが好ましい。これにより、接合構造10の熱衝撃に対する耐久性がより向上する。
はんだ層12中の複数のPdSn合金相6は、はんだ層12の厚み方向に略垂直又は略平行な方向において略均一に散在(分散)していてもよい。これにより、熱衝撃に起因するクラックcの伸展及び接合構造10の破断が抑制され易くなる。
ニッケル層2及びはんだ層12の積層方向における断面において、はんだ層12の断面積に対するPdSn合金相6の断面積の占有率は15〜80%であることが好ましい。なお、PdSn合金相6の断面積とは、はんだ層12の第一表面及び第二表面のいずれにも接しないPdSn合金6相の断面積の合計値である。この占有率は18〜52%であってもよく、22%以上52%以下であってもよく、46%以上52%以下であってもよい。占有率が上記数値範囲内である場合、熱衝撃に起因するクラックcの伸展及び接合構造10の破断が抑制され易い。
上記の占有率は、以下の方法により求められる平均値であればよい。まず、接合構造10を、積層方向に沿って切断する。接合構造10の切断面に露出したはんだ層12を、上記SEM又は透過型電子顕微鏡(TEM)等を用いて5千倍程度に拡大して観察する。観察した視野領域にあるPdSn合金相6を上記EDSで特定する。そして視野領域内におけるPdSn合金相6の断面積の占有率を、視野領域の画像の解析により算出する。複数の視野領域において上記占有率を算出して、これらを平均する。観察する視野領域の数は、特に限定されないが、例えば3箇所程度であればよい。
はんだ層12中の複数のPdSn合金相6は、はんだ層12の厚み方向に略垂直又は略平行な方向において互いに接していてもよい。複数のPdSn合金相6から構成されるネットワーク構造により、はんだ層12全体の脆化が抑制される。仮にはんだ層12中にPdSn合金相6ではなくNiSn合金相(又はNiCuSn合金相)から構成されるネットワーク構造が形成されている場合、NiSn合金相(又はNiCuSn合金相)はろう相4(例えばSn、Ag及Cuから構成される相)より硬いため、はんだ層12全体の柔軟性が損なわれ、はんだ層12が破損し易い。このような問題を防止するためには、接合構造の製造過程においてNiSn合金相(又はNiCuSn合金相)の形成を抑制する必要がある。そのためには、はんだ層12の前駆体とニッケル層2の前駆体との間での原子の熱拡散を抑制しなければならない。その結果、はんだ層12とニッケル層2との接合強度(密着性)が低下してしまう。しかし本実施形態では、NiCuSn合金相よりも柔らかく、ろう相4との硬さの差が小さいPdSn合金相6からネットワーク構造が構成される。その結果、はんだ層12全体が十分な柔軟性を有し、はんだ層12全体の脆化が抑制される。よって本実施形態では、従来と同等以上の接合強度を維持したまま、はんだ層12の脆化を抑制することができる。
はんだ層12におけるスズの濃度は、特に限定されないが、はんだ層12全体として、40〜99質量%又は90〜99質量%であればよい。
はんだ層12の厚さは、特に限定されないが、例えば0.075〜1mm又は0.1〜0.5mmであればよい。
PdSn合金相6におけるパラジウムの濃度は、特に限定されないが、1〜30質量%又は5〜25質量%であればよい。PdSn合金相6におけるスズの濃度は、特に限定されないが、70〜99質量%又は75〜95質量%であればよい。
PdSn合金相6は、ニッケルをさらに含んでもよい。つまり、PdSn合金相6は、NiPdSn合金相であってもよい。ニッケルを含むPdSn合金相6は、その形成過程において、ニッケルを含まないPdSn合金相よりも大きく成長し易い。その結果、PdSn合金相6の断面積の占有率が15%以上になり易い。PdSn合金相6におけるニッケルの濃度は、特に限定されないが、0.1〜20質量%又は5〜15質量%であればよい。
ニッケル層2内のニッケル濃度は、特に限定されないが、ニッケル層2全体に対して70〜100質量%であればよい。ニッケル層2はリン、硫黄又は炭素等を含有してもよい。これらの元素の含有によってニッケル層2の硬さが向上し、接合構造10の接合強度が向上する傾向がある。
ニッケル層2の厚さは、特に限定されないが、1.0〜20μmであればよい。
導体層11は、銅、金、銀、又はアルミニウム等の電気伝導性に優れた物質から構成されていればよい。導体層11は、接合構造10にとって必須ではないが、導体層11を設けることにより、接合構造10によって接合される部材間の電気伝導性が向上する。また、導体層11と第2基板60との間に、チタン等からなるシード(seed)層を設けてもよい。シード層により、導体層と各基板との密着性が向上する。
接合構造10内の任意の位置における各元素の濃度は、以下の方法により測定される。まず、接合構造10を、積層方向に沿って切断する。露出した接合構造10の断面を、上記EDS又はオージェ電子分光(AES)等の方法で分析することにより、各元素の濃度が特定される。
接合構造10が備える各層の厚みは、以下の方法により測定される。まず、接合構造10を積層方向に沿って切断する。露出した接合構造10の断面を、例えば上記SEM又はTEMを用いて5千倍程度に拡大して観察する。そして、断面から任意に選んだ複数の箇所(例えば3箇所)において測定した各層の厚みを平均することにより、各層の厚みが算出される。
(接合構造の製造方法)
本実施形態の接合構造10の製造方法の一例を、図3を参照しながら、以下に説明する。接合構造10の製造方法は、基板を準備する工程、脱脂工程、プレディップ工程、活性化工程、ポストディップ工程、無電解ニッケルめっき工程、無電解パラジウムめっき工程、無電解金めっき工程、スズ層の形成工程及び加熱工程を有する。各工程が実施される順序は、以下に記載されたとおりである。
基板としては、電極21を備える第2基板60を準備する。電極21を構成する金属は、銅、金、銀、又はアルミニウム等の電気伝導性に優れた物質であればよい。以下では、電極21が銅からなる電極である場合の製法について説明する。
第2基板60として、銅電極21を備える市販の基板を用いてよい。または、銅電極21を基板の表面に形成することで、第2基板60を準備してもよい。銅電極21の形成方法としては、めっき、スパッタリング、又は化学気相蒸着等が挙げられる。銅電極21は、基板に埋め込まれていてもよく、基板を貫通する銅スルーホールであってもよい。
脱脂工程では、第2基板60の銅電極21の表面を脱脂するために、銅電極21を脱脂液に浸漬する。脱脂液としては市販の脱脂液を用いることができる。脱脂液への浸漬後は、銅電極21を水洗いすることが好ましい。
プレディップ工程では、銅電極21をプレディップ処理液に浸漬する。プレディップ工程によって、活性化工程において銅電極21に付着する活性剤の濃度が安定する。プレディップ処理液としては市販のプレディップ用処理液を用いることができる。
活性化工程では、銅電極21を活性化処理液に浸漬する。活性化工程によって、銅電極21の表面に活性剤(パラジウム成分等の触媒)が付着し、後の工程において銅電極21上にめっき膜(パラジウム層22)が形成され易くなる。活性化処理液として、市販の活性化処理液を用いてもよい。
ポストディップ工程では、銅電極21をポストディップ処理液に浸漬する。ポストディップ工程によって、活性化工程で銅電極21以外の箇所に付着したパラジウム成分等が除去される。ポストディップ液として、市販のポストディップ液を用いてもよい。
無電解ニッケルめっき工程では、銅電極21を無電解ニッケルめっき液に浸漬する。これにより、銅電極21の表面にニッケル層20が形成される。このニッケル層20は、接合構造10におけるニッケル層2に対応するものである。ニッケル層20の厚さ及び組成は、無電解ニッケルめっき液の種類、温度、pH、銅電極21をめっき液に浸漬する時間等によって自在に制御できる。無電解ニッケルめっき液として、市販の無電解ニッケルめっき液を用いてもよい。
無電解パラジウムめっき工程では、ニッケル層20を無電解パラジウムめっき液に浸漬する。これにより、ニッケル層20の表面にパラジウム層22が形成される。パラジウム層22の厚さ及び組成は、無電解パラジウムめっき液の種類、温度、pH、銅電極21をめっき液に浸漬する時間等によって自在に制御できる。無電解パラジウムめっき液として、市販の無電解パラジウムめっき液を用いてもよい。
無電解金めっき工程では、パラジウム層22を無電解金めっき液に浸漬する。これにより、パラジウム層22の表面に金層23が形成される。金層23の厚さ及び組成は、無電解金めっき液の種類、めっき液の温度、pH、パラジウム層22をめっき液に浸漬する時間等によって自在に制御できる。無電解金めっき液として、市販の無電解金めっき液を用いてもよい。
金層23は、後述するスズ層24の形成工程において、スズ層24の濡れ性を向上させる。金層23の厚さは特に限定されないが、金層23が厚くなるほど接合構造10の製造コストが上昇する。したがって、金層23の厚さは、0.01〜0.5μm又は0.03〜0.1μmであればよい。
スズ層24の形成工程では、スズ層24を金層23の表面に形成する。スズ層24の形成方法の一例として、はんだボールを用いる方法が挙げられる。この方法では、市販のフラックスを用いてはんだボールを金層23上に付着させる。無電解はんだめっき又は電解はんだめっきにより、スズ層24を形成してもよい。スズ層24の厚さ及び組成は、めっき液の種類、めっき液の温度、pH、金層23をめっき液に浸漬する時間等によって自在に制御できる。
スズ層24を構成するはんだ成分は、特に限定されるものではない。はんだ成分の具体例としては、スズ−銀−銅(Sn−Ag−Cu)系はんだ、スズ−銀(Sn−Ag)系はんだ、スズ−銅(Sn−Cu)系はんだ、スズ−ビスマス(Sn−Bi)系はんだ等の鉛フリーはんだが挙げられる。
加熱工程では、銅電極21上に積層された、ニッケル層20、パラジウム層22、金層23及びスズ層24を加熱する。加熱工程には、リフロー炉又はフリップチップボンダーを用いればよい。
加熱により、スズ層24(はんだボール)が溶融し、パラジウム層22を構成するパラジウムがスズ層24内へ拡散する。加熱に続く冷却の過程で、ろう相4及びPdSn合金相6が、スズ層24を構成する相として析出する。ニッケル層20からスズ層24内へ拡散したニッケルが、PdSn合金相14に取り込まれることもある。これらの過程を経て、導体層11(銅層)の表面に積層されたニッケル層2と、ニッケル層2の表面に積層されたはんだ層12とが形成される。なお、パラジウム層22中のリン及び金層23中の金は、加熱により、スズ層24中に拡散するが、スズ層24中に拡散したリン及び金の濃度は非常に低い。したがって、溶融したスズ層24に由来するはんだ層12中のリン及び金を、分析機器を用いて検出することは困難である。
加熱工程において、スズ層24の温度(加熱温度)及び加熱時間を調整することによって、はんだ層12の一対の表面の両方から離れたPdSn合金相6を析出させることができる。PdSn合金相6を、はんだ層12の一対の表面の両方から離すためには、スズ層24の温度(加熱温度)が235℃よりも高いことが好ましい。同様の理由から、加熱温度を上記の数値範囲内に保持する時間(保持時間)は15秒以上であることが好ましい。加熱温度は、250〜280℃であってもよい。保持時間は、30〜60秒であってもよい。なお、保持時間が0秒間であることは、加熱温度を上昇させて上記の温度範囲に到達させた後、すぐに加熱温度を低下させることを意味する。
本実施形態では、パラジウム層22がスズ層24とニッケル層20との間に位置するため、ニッケル層20からスズ層24へのニッケルの拡散が抑制される。またパラジウム層22が厚いほど、ニッケル層20からスズ層24へのニッケルの拡散が抑制される。その結果、接合構造10のニッケル層2とはんだ層12との界面におけるNiSn合金相の成長が抑制される。しかし、加熱温度が高過ぎる場合、ニッケル層20を構成するニッケルがスズ層24へ過剰に拡散する。その結果、接合構造10のニッケル層2とはんだ層12との界面にNiSn合金相が析出する。NiSn合金相は、ニッケル層2とはんだ層12との界面においてクラックを発生させ易い。したがって、NiSn合金相の析出を抑制するために、加熱温度が250℃以下であることが好ましい。同様の理由から、保持時間は30秒以下であることが好ましい。なお、一部のPdSn合金相6がNiSn合金相に接していてもよい。
はんだ層12の断面積に対するPdSn合金相6の断面積の占有率は、パラジウム層22の厚さに影響される。パラジウム層22が厚いほど、加熱工程においてPdSn合金相6が析出し易く、占有率が高くなる。しかし、占有率が高過ぎると、はんだ層12のはんだとしての機能が損なわれる。したがって、パラジウム層22の厚さは0.05〜0.5μm又は0.1〜0.4μmであればよい。
パラジウム層22は、不純物であるリンを過剰に含まないことが好ましい。リンの濃度が高いほど、加熱工程においてPdSn合金相6が析出し難く、その占有率が低くなる。したがって、パラジウム層22におけるリンの濃度は0〜5質量%であればよい。
以上の工程を経ることで、本実施形態の接合構造10を得ることができる。なお、上記加熱工程の端緒において、他の部材(第1基板40又はチップ90等)が備える電極をスズ層24に対向させ、他の部材を第2基板60の上に載置してもよい。この場合、他の部材が接合構造10を介して第2基板60と接合される。
以上、本発明の好適な一実施形態について説明したが、本発明は上記の実施形態に限定されない。
例えば、ニッケル層20、パラジウム層22及び金層23を、無電解めっきではなく、スパッタリング、化学気相蒸着及び電解めっきによって形成してもよい。スパッタリング、化学気相蒸着又は電解めっきを用いる場合には、プレディップ工程、活性化工程及びポストディップ工程を実施する必要はない。また、第2基板上の所望の箇所にレジスト層を設けることで、ニッケル層、パラジウム層及び金層のパターニングを行ってもよい。
接合構造10が形成された第2基板60を、電極が形成された他の部材と接合して、電子デバイスを製造してもよい。例えば、他の部材(第1基板40又はチップ90)を、第2基板60の上に載置する。このとき、第2基板60の接合構造10を、他方の部材の電極に対向させる。そして接合構造10を加熱して、接合構造10のはんだ層12中のろう相4のみを溶融させる。その結果、接合構造10のはんだ層12が他方の部材の電極と接合する部材同士を接合する際の接合構造10(はんだ層12)の温度は、250〜280℃であればよい。同様の理由により、接合構造10の温度を上記の温度範囲で保持する時間は30〜60秒であればよい。
以下、本発明の内容を実施例及び比較例を用いてより詳細に説明するが、本発明は以下の実施例に限定されるものではない。
[実施例1]
(銅パッド及び第1基板の作製工程)
パッケージ用基板である高耐熱基板(日立化成工業株式会社製、製品名:FR4、厚み:3mm)を準備した。この基板にNCドリルを用いてスルーホールを形成し、銅スルーホールめっきを行った。その後、所定の形状のエッチングレジストを基板表面に形成し、不要な銅配線をエッチングにより除去してデイジーチェーン回路パターンを形成した。その後、不要な箇所におけるめっきの析出を防止するために、ソルダーレジストで基板の表面の一部を被覆して、はんだボール接続用の銅パッド(φ0.6mm)を形成した。
上記基板の一方の表面に、厚みが0.3mmであるシリコンダミーウエハを接着剤で貼り付けた。その後、樹脂による封止を行って、総厚みが1.1mmである基板(第1基板)を得た。
(脱脂工程)
上記第1基板を、40℃の脱脂液(奥野製薬工業株式会社製、商品名:ICPクリーンSC)に3分間浸漬した後、基板を取り出して、1分間水洗した。
(プレディップ工程)
脱脂工程後の第1基板を、25℃のプレディップ液(奥野製薬工業株式会社製、商品名:NNPアクセラB)に、30秒間浸漬した。このプレディップ工程は、次の工程で用いるめっき浴の各成分の濃度が低くなることを抑制するために実施した。
(活性化工程)
プレディップ工程後の第1基板を35℃の処理液(奥野製薬工業株式会社製、商品名:NNPアクセラ)に5分間浸漬した。その後、第1基板を処理液から取り出して、1分間水洗した。この活性化工程により、第1基板の表面にパラジウム成分(触媒)を付着させて基板表面を活性化した。
(ポストディップ工程)
活性化工程後の第1基板を、25℃のポストディップ液(奥野製薬工業株式会社製、商品名:NNPポストディップ401)に2分間浸漬して、第1基板の不導体部分に付着したパラジウム成分を除去した。
(無電解ニッケルめっき工程)
ポストディップ工程後の第1基板を、85℃の無電解ニッケルめっき液(めっき浴)に23分間浸漬して、厚みが3.0μmであるニッケルめっき膜(ニッケル層)を第1基板の銅パッド(導体層)上に形成した。その後、第1基板をめっき浴から取り出して1分間水洗した。なお無電解ニッケルめっき液としては、奥野製薬工業株式会社製のICPニコロンSOF(商品名)を用いた。無電解ニッケルめっき液に含まれるニッケル及びリンに対するリンの割合(濃度)は11質量%であった。無電解ニッケルめっき液のpHは、水酸化ナトリウム水溶液を用いて4.6に調整した。
(無電解パラジウムめっき工程)
ニッケルめっき膜が形成された第1基板を、60℃の無電解パラジウムめっき液に3分間浸漬して、厚みが0.1μmであるパラジウムめっき膜(パラジウム層)を無電解ニッケルめっき膜上に形成した。その後、第1基板を無電解パラジウムめっき液から取り出して1分間水洗した。なお、無電解パラジウムめっき液としては、奥野製薬工業株式会社製のパラトップN浴(商品名)を用いた。得られたパラジウムめっき膜に含まれるパラジウム及びリンに対するリンの割合(濃度)は0質量%であった。
(無電解金めっき工程)
パラジウムめっき膜が形成された第1基板を、80℃の無電解金めっき液に20分間浸漬して、厚みが0.1μmである金めっき膜(金層)をパラジウムめっき膜上に形成した。その後、第1基板を無電解金めっき液から取り出して、1分間水洗した。無電解金めっき液としては、奥野製薬工業株式会社製のフラッシュゴールドVT浴(商品名)を用いた。
以上の工程によって、銅パッドと、銅パッド上に積層されたニッケルめっき膜と、ニッケルめっき膜上に積層されたパラジウムめっき膜と、パラジウムめっき膜上に形成され金めっき膜と、から構成される端子を備える第1基板(パッケージ基板)を得た。
(はんだボールの付着工程)
千住金属工業社製のスパークルフラックスを、上記端子の金めっき膜の表面に印刷し、φが0.76mmであるはんだボールを無電解金めっき膜の表面に付着させた。はんだボールとしては、千住金属工業社製のM705(商品名)を用いた。
はんだボールが付着した端子を備えるパッケージ基板を、リフロー炉に入れて加熱した。この処理を第1リフロー処理という、加熱後のパッケージ基板を、そのサイズが10×10mmとなるように、ダイサーで切断した。第1リフロー処理の条件は以下の通りであった。
プリヒート時間α:60秒間。
炉内の温度を220℃以上に維持した時間β:60秒間。
炉内の最高温度(トップ温度):250℃。
(第2基板の作製)
表面にデイジーチェーン回路パターンが形成された第2基板を準備した。この第2基板は上記パッケージ基板とは別のものである。第2基板の寸法は、長さ30mm×幅120mm×厚み0.8mmであった。この基板に、以下に説明する工程を順次行って、所定の接合構造を備えるパッケージ基板を作製した。
(はんだペーストの塗布工程)
第2基板上の回路パターンの一部である電極端子の表面に、千住金属工業社製のクリームはんだペースト(商品名:M705−GRN360−MZ)を印刷した。
(接合構造の形成工程)
はんだペーストが塗布された第2基板の電極端子と、パッケージ基板(第1基板)のはんだボールとが対向する状態で、パッケージ基板を第2基板に載せた。
パッケージ基板が載った第2基板を、リフロー炉に入れて加熱することにより、パッケージ基板と第2基板とを接合する実施例1の接合構造を作製した。この処理を、以下では、第2リフロー処理という。第2リフロー処理の条件は以下の通りであった。
プリヒート時間α:60秒間。
炉内の温度を220℃以上に維持した時間β:60秒間。
炉内の最高温度(トップ温度):250℃。
トップ温度を維持した時間(保持時間):30秒(sec)。
[実施例2〜9、比較例1及び2]
実施例2〜9及び比較例2の接合構造の作製過程において、パラジウムめっき膜の形成に用いた無電解パラジウムめっき液におけるリンの濃度を、下記表1に示す値に調整した。実施例2〜9及び比較例2のパラジウムめっき膜の厚みを、下記表1に示す値に調整した。
比較例1では、パラジウムめっき膜をニッケルめっき膜上に形成せず、金めっき膜をニッケルめっき膜の表面に直接形成した。つまり、比較例1の接合構造の作製には、銅パッドと、銅パッド上に積層されたニッケルめっき膜と、ニッケルめっき膜上に積層された金めっき膜と、から構成される端子を備える第1基板(パッケージ基板)を用いた。
実施例2〜9、比較例1及び2の第2リフロー処理のトップ温度及び保持時間を、下記表1に示す値に調整した。なお、炉内の温度を220℃以上に維持した時間は保持時間+30秒間であった。
以上の事項を除いて実施例1と同様に、実施例2〜9、比較例1及び2の接合構造を作製した。
<接合構造の構造及び組成の分析>
各接合構造を、パッケージ基板及び第2基板が対向する方向において切断した。各接合構造の切断面をSEM(日立ハイテク社製、商品名:S−3400N)及びEDSにより分析した。この分析により、接合構造の所定の部分における各元素の濃度を測定した。SEMで撮影した実施例1の接合構造の断面の写真であって、EDSで分析された箇所を示す写真を、図4に示す。
分析の結果、実施例1〜9の接合構造10は、銅層(導体層11)の表面に積層され、ニッケルから構成されたニッケル層2と、ニッケル層2の表面に積層され、スズを含むはんだ層12と、を備えることが確認された。また、各実施例のはんだ層12中には、複数のPdSn合金相6及びNiPdSn合金相が偏析していることも確認された。さらに、各実施例のはんだ層12中の少なくとも一部のPdSn合金相6は、はんだ層12の一対の表面の両方から離れていることも確認された。
実施例2、3及び8のニッケル層2とはんだ層12との界面では、NiSn合金相が成長していることが確認された。
比較例1の接合構造は、銅層(導体層11)の表面に積層され、ニッケルから構成されたニッケル層と、ニッケル層の表面に積層され、スズを含むはんだ層と、を備えることが確認された。しかし、比較例1のはんだ層には、PdSn合金相が含まれていないことが確認された。
比較例2の接合構造は、銅層(導体層11)の表面に積層され、ニッケルから構成されたニッケル層と、ニッケル層の表面に積層され、スズを含むはんだ層と、を備えることが確認された。また、比較例2のはんだ層は複数のPdSn合金相を含むことも確認された。しかし、比較例2のはんだ層中のPdSn合金相は、はんだ層とニッケル層との界面に接していることが確認された。つまり、比較例2のはんだ層において、はんだ層の一対の表面の両方から離れているPdSn合金相は存在しないことが確認された。
<占有率の測定>
各実施例のはんだ層12の断面積に対するPdSn合金相6の断面積の占有率を、下記の方法により測定した。
各実施例の接合構造10を、積層方向に沿って切断した。接合構造10の切断面に露出したはんだ層12を、上記SEMを用いて5千倍に拡大して観察した。観察した視野領域にあるPdSn合金相6を上記EDSで特定した。そして視野領域内におけるPdSn合金相6の断面積の占有率を、視野領域の画像の解析により算出した。そして、3箇所の視野領域における占有率を算出して、これらを平均した。
各実施例のはんだ層12の断面積に対するPdSn合金相6の断面積の占有率を、表1に示す。
<熱衝撃試験>
実施例1の接合構造12個を−40℃の雰囲気下に30分保持する第1工程と、第1工程後の各接合構造を125℃の雰囲気下に30分保持する第2工程と、からなるヒートサイクルを、500回繰り返した。500回のヒートサイクル後、接合構造におけるパッケージ基板と第2基板との間の導通の有無を確認することにより、接合構造における破断の有無を調べた。以上の一連の試験を熱衝撃試験という。なお、上記のヒートサイクルは、小型冷熱衝撃装置(espec社製、商品名:TSE−11−A)を用いて実施した。
実施例1と同様の方法で、実施例2〜9、比較例1及び2の接合構造についての熱衝撃試験も行った。
熱衝撃試験の結果を下記表1に示す。表1に記載の評価「S」とは、破断した接合構造のうち、はんだ層が破断している接続構造の個数が0個であったことを意味する。評価「A」とは、破断した接合構造のうち、はんだ層が破断している接続構造の個数が1個又は2個であったことを意味する。評価「B」とは、破断した接合構造のうち、はんだ層が破断している接続構造の個数が3個であったことを意味する。評価「C」とは、破断した接合構造のうち、はんだ層が破断している接続構造の個数が4個以上であったことを意味する。表1に記載の個数とは、はんだ層が破断している接続構造の個数である。
表1に示すように、実施例1〜9の接合構造が備えるはんだ層は、比較例1及び2のはんだ層に比べて破断し難く、熱衝撃に対する耐久性に優れていることが確認された。また、はんだ層の断面積に対するPdSn合金相の断面積の占有率が15%以上である実施例1〜8の接合構造が備えるはんだ層は、占有率が12%である実施例9のはんだ層に比べて破断し難く、熱衝撃に対する耐久性に優れていることが確認された。
本発明によれば、熱衝撃に対する耐久性に優れた電子デバイス用の接合構造、及び当該接合構造を備える電子デバイスが提供される。
10・・・接合構造、11・・・導体層、2・・・接合構造のニッケル層、8・・NiSn合金相(又はNiCuSn合金相)、12・・・接合構造のはんだ層、4・・・ろう相、6・・・PdSn合金相(又はNiPdSn合金相)、18・・・電極、21・・・電極、20・・・ニッケル層、22・・・パラジウム層、23・・・金層、24・・・スズ層、40・・・第1基板、60・・・第2基板、90・・・チップ(電子部品)、100・・・電子デバイス。

Claims (5)

  1. ニッケルを含むニッケル層と、
    前記ニッケル層の表面に直接積層され、スズを含むはんだ層と、
    を備え、
    前記はんだ層がPdSn合金相を含み、
    前記PdSn合金相は、前記はんだ層の一対の表面の両方から離れている、
    電子デバイス用の接合構造。
  2. 前記ニッケル層及び前記はんだ層の積層方向における断面において、前記はんだ層の断面積に対する前記PdSn合金相の断面積の占有率が15%以上である、
    請求項1に記載の電子デバイス用の接合構造。
  3. 前記PdSn合金相がニッケルをさらに含む、
    請求項1又は2に記載の電子デバイス用の接合構造。
  4. 前記はんだ層中の複数の前記PdSn合金相が、前記はんだ層の厚み方向に垂直又は平行な方向において互いに接している、
    請求項1〜3のいずれか一項に記載の電子デバイス用の接合構造
  5. 請求項1〜のいずれか一項に記載の接合構造を備える電子デバイス。
JP2013069272A 2013-03-28 2013-03-28 電子デバイス用の接合構造及び電子デバイス Active JP6212901B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013069272A JP6212901B2 (ja) 2013-03-28 2013-03-28 電子デバイス用の接合構造及び電子デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013069272A JP6212901B2 (ja) 2013-03-28 2013-03-28 電子デバイス用の接合構造及び電子デバイス

Publications (2)

Publication Number Publication Date
JP2014192495A JP2014192495A (ja) 2014-10-06
JP6212901B2 true JP6212901B2 (ja) 2017-10-18

Family

ID=51838452

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013069272A Active JP6212901B2 (ja) 2013-03-28 2013-03-28 電子デバイス用の接合構造及び電子デバイス

Country Status (1)

Country Link
JP (1) JP6212901B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6186802B2 (ja) * 2013-03-28 2017-08-30 Tdk株式会社 電子デバイス用の接合構造及び電子デバイス
JP6282205B2 (ja) * 2014-09-12 2018-02-21 株式会社オートネットワーク技術研究所 電気接点材料の製造方法
JP7155677B2 (ja) * 2018-07-05 2022-10-19 住友金属鉱山株式会社 はんだ接合電極およびはんだ接合電極の被膜形成用錫合金ターゲット

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100739A (ja) * 2004-09-30 2006-04-13 Toshiba Corp 接合体、半導体装置、接合方法及び半導体装置の製造方法
JP5261295B2 (ja) * 2009-06-18 2013-08-14 Jfe建材株式会社 多目的防音壁
JP5552958B2 (ja) * 2010-08-17 2014-07-16 Tdk株式会社 端子構造、プリント配線板、モジュール基板及び電子デバイス

Also Published As

Publication number Publication date
JP2014192495A (ja) 2014-10-06

Similar Documents

Publication Publication Date Title
KR100867871B1 (ko) 솔더 페이스트, 및 전자장치
JP5679216B2 (ja) 電気部品の製造方法
JP5552958B2 (ja) 端子構造、プリント配線板、モジュール基板及び電子デバイス
TWI419294B (zh) 用於半導體裝置之引線框
JP2007031826A (ja) 接続用端子、およびこれを有する半導体搭載用基板
JP2009239278A (ja) 電子部品搭載用基板、及び、その製造方法
WO2013191022A1 (ja) 接合用部材
JP6212901B2 (ja) 電子デバイス用の接合構造及び電子デバイス
JP5708692B2 (ja) 電子デバイス用の接合構造及び電子デバイス
JP6280754B2 (ja) 配線基板、及び配線基板の製造方法
JP6155755B2 (ja) 電子デバイス用の端子構造及び電子デバイス
JP6186802B2 (ja) 電子デバイス用の接合構造及び電子デバイス
JP5680342B2 (ja) めっき膜、プリント配線板及びモジュール基板
JP2007063042A (ja) セラミクス基板およびセラミクス基板を用いた電子部品
JP5552957B2 (ja) 端子構造、プリント配線板、モジュール基板及び電子デバイス
JP3470789B2 (ja) 配線基板及びその製造方法
JP6543890B2 (ja) 高温はんだ合金
JP2008028069A (ja) 外部接合電極付き基板およびその製造方法
JP4573167B2 (ja) ロウ材シート
JP5625510B2 (ja) 端子構造、プリント配線板、モジュール基板及び電子デバイス
JP2014146713A (ja) はんだ材料及びはんだ付け方法
JP4499752B2 (ja) 電子部品
JP2011211057A (ja) 鉛フリーはんだ用プリント配線基板およびその製造方法
KR101167650B1 (ko) 반도체 장치용 리드 프레임
JP6265029B2 (ja) 電子デバイス用の接合構造及び電子デバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170822

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170904

R150 Certificate of patent or registration of utility model

Ref document number: 6212901

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250