JP4499752B2 - 電子部品 - Google Patents

電子部品 Download PDF

Info

Publication number
JP4499752B2
JP4499752B2 JP2007027860A JP2007027860A JP4499752B2 JP 4499752 B2 JP4499752 B2 JP 4499752B2 JP 2007027860 A JP2007027860 A JP 2007027860A JP 2007027860 A JP2007027860 A JP 2007027860A JP 4499752 B2 JP4499752 B2 JP 4499752B2
Authority
JP
Japan
Prior art keywords
palladium
plating film
electronic component
chip
palladium plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007027860A
Other languages
English (en)
Other versions
JP2007266582A (ja
Inventor
新吾 渡邊
潤治 大西
弘 和知
孝之 曽根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EEJA Ltd
Original Assignee
Electroplating Engineers of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Electroplating Engineers of Japan Ltd filed Critical Electroplating Engineers of Japan Ltd
Priority to JP2007027860A priority Critical patent/JP4499752B2/ja
Priority to TW096105253A priority patent/TWI351740B/zh
Priority to KR1020070020113A priority patent/KR100840444B1/ko
Priority to SG200701540-7A priority patent/SG135164A1/en
Publication of JP2007266582A publication Critical patent/JP2007266582A/ja
Application granted granted Critical
Publication of JP4499752B2 publication Critical patent/JP4499752B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing of the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)

Description

本発明は、電子部品に関し、特に、リードフレーム、オーガニック基板、セラミック基板などからなるパッケージと呼ばれる電子部品に関する。
近年、半導体などのチップを搭載した電子部品として、いわゆるICパッケージと呼ばれるものが種々知られている。例えば、リードフレーム、オーガニック基板、セラミック基板などからなるパッケージが挙げられる。このようなパッケージと称される電子部品は、高密度実装の要求から小型化、多ピン化に日々改良され、その要求は益々厳しくなる傾向にある。
また、このようなICパッケージは、基本的には、接続端子を備えるチップと、当該チップが接続端子を介して搭載されるチップ搭載部及び基板に実装するための実装端子とを備えた基体とからなる構成の電子部品である。そして、このような構成の電子部品においては、従来より、その接合材料として半田やワイヤボンディングが用いられており、ICパッケージをプリント配線板などの基板に実装する際に不可欠な接合技術として確立されている。
このような電子部品の実装技術に関しては、例えばリードフレームの場合においては、ワイヤボンディング及び半田接合端子における接合特性を向上させるために、端子を構成する銅表面上に、ニッケルめっき被膜、パラジウムめっき被膜、金めっき被膜を順に形成する構成も知られている(特許文献1参照)。
このようにパラジウムめっき被膜が用いられているのは、下地の銅の拡散を防止することができ、しかも半田やワイヤボンディングによる接合を確実にするためである。ところが、近年の電子部品や半導体部品の小型化、高密度化による実装技術の進展の結果、これらの接合特性の要求は更に厳しくなってきている。
そのため、このパラジウムめっき被膜にテルルやアンチモン等の元素を加えて、リードフレームのアウターリードの接合部を形成する技術が提案されている(特許文献2参照)。このようなパラジウムめっき被膜であると、ある程度の熱履歴を受けたとしても、良好な接合特性を実現できる。
特開平9−8438号公報 特開平6−232311号公報
しかしながら、パッケージの小型化や高密度化に伴い、接合部分自体の薄膜化或いは小面積化が進行している現状下においては、高温の熱履歴を受けた場合であっても、良好な接合状態を実現できる接合技術が要求されている。特に、半田との接合においては、製造効率の向上の観点からも、高温の熱履歴を受けた場合であっても、良好な接合が可能である、優れた耐熱性を備える接合部分を備える電子部品を強く求められているのが現状である。
本発明は、上述した事情を背景になされたものであり、接続端子を備えるチップと、このチップが接続端子を介して搭載されるチップ搭載部及び基板に実装するための実装端子とを備えた基体からなる電子部品において、半田などによる接合特性が、更に向上された電子部品を提供するものである。特に、半田との接合において、優れた耐熱性を備えたICパッケージを提供することを目的とする。
上記課題を解決するために、本発明者等は、パラジウムめっき被膜を形成しうる、パラジウムめっき被膜について鋭意研究を重ねてきた結果、パラジウムめっき被膜にゲルマニウムを添加した被膜により、電子部品における接続端子や実装端子を形成すると、半田やワイヤボンディングによる接合特性が飛躍的に向上することを見出し、本発明に到達するに至った。
本発明は、接続端子を備えるチップと、当該チップが接続端子を介して搭載されるチップ搭載部及び基板に実装するための実装端子とを有する基体と、を備える電子部品において、前記チップの接続端子、前記基板のチップ搭載部、実装端子の少なくともいずれかに、ゲルマニウムを含むパラジウムめっき被膜が形成されていることを特徴する。本発明によれば、半田やワイヤボンディングなどによる接合において、非常に耐熱性の高い電子部品を実現できる。
本発明に係る電子部品では、パラジウムめっき被膜の下地めっき被膜としてニッケルめっき被膜が形成されていることが望ましい。銅などの導電部分に直接、パラジウムめっき被膜を形成することも可能であるが、導電部分に下地めっき被膜としてニッケルめっき被膜を形成した上に、ゲルマニウム含有のパラジウムめっき被膜を形成して、チップの接続端子、基板のチップ搭載部や実装端子を形成するようにすると、優れた耐熱性を備えた電子部品をより確実に実現できるものとなる。
このパラジウムめっき被膜は、厚み0.001〜5μmが望ましく、パラジウムめっき被膜中のゲルマニウム含有量は1〜10000ppmであることが好ましい。被膜厚みが、0.001μm未満であると、パラジウムめっき被膜のバリア効果が低減し、優れた耐熱性が実現できなくなる。また、5μmを超えると、パラジウム量が多くなりコストを増加してしまうので実用的でなくなるからである。また、パラジウムめっき被膜中のゲルマニウム含有量は、1ppm未満であると、パラジウムめっき被膜のバリア効果が低減し、優れた耐熱性が実現できなくなる。また、10000ppmを超えると、ワイヤボンディング特性や半田接合特性に影響を与える傾向になるからである。
また、本発明は、リードフレーム、オーガニック基板、セラミック基板のいずれかからなるパッケージである電子部品に極めて好適なものである。本発明の電子部品がリードフレームタイプのICパッケージの場合、インナーリードやアウターリードにゲルマニウムを含有したパラジウムめっき被膜を形成することになる。また、オーガニック基板やセラミック基板からなるICパッケージの場合、パッド、ピン、ランドと呼ばれる部分にゲルマニウムを含有したパラジウムめっき被膜を形成することになる。つまり、電子部品を形成する際にチップを基体に搭載或いは接続する場合、若しくは電子部品を基板などに実装する場合において、半田やワイヤボンディングにより接合する際に、その接合部分にゲルマニウムを含有したパラジウムめっき被膜を形成するようにすれば、耐熱性が向上された電子部品となる。また、電子部品が実装される基板側の接続部分にもゲルマニウムを含有したパラジウムめっき被膜を形成することも有効なものである。
本発明の電子部品を形成する場合、可溶性のパラジウム塩と電導塩とを含むパラジウムめっき液に、ゲルマニウムを含有させたパラジウムめっき液を使用することが望ましい。より具体的には、前記可溶性パラジウム塩の量はパラジウム金属換算量で0.1g/L〜50g/Lであり、前記電導塩は10g/L〜400g/Lであり、前記ゲルマニウムが0.1mg/L〜1000mg/Lとしたパラジウムめっき液を用いることができる。
このパラジウムめっき液の前記可溶性パラジウム塩としては、アミノ基系パラジウム錯体或いはアンモニア系パラジウム錯体を含むものが好ましく、より具体的には、ジクロロジアミンパラジウム、塩化パラジウム、亜硝酸ジアミンパラジウム、硝酸テトラアミンパラジウム、硫酸ジアミンパラジウム、シュウ酸ジアミンパラジウム、シュウ酸テトラアミンパラジウム、ジクロロエチレンジアミンパラジウム(II)、塩化パラジウム、ジクロロジアンミンパラジウム(II)、ジニトロジアンミンパラジウム(II)、テトラアンミンパラジウム(II)硝酸塩、テトラアンミンパラジウム(II)硫酸塩、オキザラトジアンミンパラジウム(II)、テトラアンミンパラジウム(II)シュウ酸塩、テトラアンミンパラジウム(II)クロライドより選択されたものを用いることができる。また、これらのうち2種類以上を組み合わせても良い。また、電導塩としては、塩化アンモニウム、硝酸アンモニウム、硫酸アンモニウムなどを用いることができる。
本発明によれば、リードフレーム、オーガニック基板、セラミック基板のいずれかからなるパッケージにおける、半田やワイヤボンディングなどによる接合において、高い耐熱性を備え、優れた接合特性を有する電子部品を実現できる。
以下に、本発明の好ましい実施形態を実施例に基づいて詳細に説明する。本実施形態では、本発明の電子部品の一例としてリードフレームタイプのICパッケージを採用し、ゲルマニウム含有のパラジウムめっき被膜を用いた際の半田濡れ性評価を行ない、ICパッケージの耐熱性に関して調査した結果を説明する。
半田濡れ性評価は、Cu合金系リードフレームを用いて、その表面上に、ニッケルめっき被膜、パラジウムめっき膜、金めっき被膜を順次めっき処理して接合部を形成したものを評価サンプルとした。以下に、この接合部を形成した際の各めっき処理条件について説明する。
ニッケルめっき処理(目標膜厚0.7μm)
サルファメックス100(日本エレクトロプレイテイング・エンジニヤース社製、液組成:スルファミン酸ニッケル含有めっき液)
液温 50℃
電流密度 3A/dm
パラジウムめっき処理(目標膜厚0.03μm)
ジクロロジアンミンパラジウム(Pd金属換算) 4g/L
アンモニア水 20mL/L
塩化アンモニウム 100g/L
酸化ゲルマニウム(Ge金属換算) 10,100,500mg/L
pH 8.5
液温 55℃
電流密度 0.75A/m
金めっき処理(目標膜厚0.007μm)
ポストフラッシュ100(日本エレクトロプレイテイング・エンジニヤース社製、シアン化金カリウム含有めっき液)
液温 50℃
電流密度 0.05A/m
上記した各めっき処理を、図1に示す工程フローに従ってリードフレーム表面上に順次処理を行い、半田濡れ性評価用の評価サンプルを作製した。
この図1に示した最初の電解脱脂処理(イートレックス12:日本エレクトロプレイテイング・エンジニヤース社製、液温60℃、印加電圧6V、浸漬時間30秒)は、リードフレーム表面の汚染物や酸化物などを除去するための前処理として行なったものである。
作成した評価サンプルは、めっき液中のゲルマニウム添加量を10、100、500mg/Lとし、パラジウムめっき被膜を形成した、合計3種類(表1に示す実施例1〜実施例3)を作製した。
Figure 0004499752
また、従来のパラジウムめっき液を使用して評価サンプル(従来例)を作成した。この従来例は、次に示すパラジウムめっき処理を行ったもので、その他ニッケルめっき処理、金めっき処理条件、及び工程フローなどは全て上記実施例の評価サンプルの場合と同様である。
従来例のパラジウムめっき処理(目標膜厚0.03μm)
ジクロロジアンミンパラジウム(Pd金属換算) 10g/L
アンモニア水 20mL/L
塩化アンモニウム 100g/L
pH 8.5
液温 55℃
電流密度 0.75A/m
さらに、比較として、テルル(Te)を含有したパラジウムめっき液を使用して評価サンプル(比較例)を作成した。この比較例は、次に示すパラジウムめっき処理を行ったもので、その他ニッケルめっき処理、金めっき処理条件、及び工程フローなどは全て上記実施例の評価サンプルの場合と同様である。尚、この比較例のパラジウムめっき被膜では、被膜中のテルルの共析量は29ppmであった。
比較例のパラジウムめっき処理(目標膜厚0.03μm)
ジクロロジアンミンパラジウム(Pd金属換算) 4g/L
アンモニア水 20mL/L
塩化アンモニウム 100g/L
テルル 50mg/L
pH 8.5
液温 55℃
電流密度 0.75A/m
上記した各評価サンプルついて、半田濡れ性評価試験を行った。この半田濡れ性評価試験とは、評価サンプルを半田浴に浸漬してから、該半田浴より受ける力が0(ゼロ)になる迄の所要時間を測定し、その結果時間を半田濡れ性として評価する試験(いわゆるゼロクロスタイム(ZCT)試験)をいう。具体的な条件は次の通りである。
半田濡れ性評価試験条件
・フラックス:ロジンフラックス
・半田浴 :63%スズ−37%鉛、液温230±5℃
・サンプルの浸漬速度 :2mm/秒
・サンプルの浸漬深さ :2mm
・サンプルの浸漬本数 :1本
そして、上記半田濡れ性評価においては、各評価サンプルを加熱温度380±5℃中1分間保持、400±5℃中30秒間保持を行って試験を行った。尚、各評価サンプルについては、同条件で3回測定を行い、その結果を表2(加熱条件380±5℃の場合)及び表3(加熱条件400±5℃の場合)に示す。
Figure 0004499752
Figure 0004499752
表2及び表3では、各評価サンプルにおける3回の測定結果のうち、最大時間、最小時間及び平均時間を示している。表2及び表3より判るように、実施例1〜3の各評価サンプルでは、加熱温度380℃及び400℃のどちらにおいても、ゼロクロスタイムが短く、且つ、測定毎の変動も少なく安定した半田濡れ性を示すことが判明した。つまり、高温度の熱履歴が加わっても、半田との濡れ特性は極めて良好であることが判明した。一方、従来例では、ゼロクロスタイムが長く、且つ、測定毎の変動が大きくなる結果となった。さらに、比較例では、高温での熱履歴が加わるとゼロクロスタイムが長くなる傾向が認められた。
続いて、上記半田濡れ性評価試験について、更に高温の430±5℃、30秒間保持の加熱処理を行った評価サンプルを調べた結果について説明する。ここで用いた評価サンプルは、実施例2、従来例、比較例の3つを用いた。加熱条件以外については、上記した各条件と同じである。その結果を表4に示す。
Figure 0004499752
表4に示すように、従来例、比較例の評価サンプルでは、ゼロクロスタイムが全て5秒以上となり、半田濡れ性は非常に悪い結果となった。一方、実施例2の場合では、ゼロクロスタイムが平均0.63秒となり、430℃の加熱処理後であっても、極めて良好な半田濡れ性を備えていることが判明した。上記表2〜表4の結果より、本実施例におけるパラジウムめっき被膜を用いたリードフレームであれば、高温度の熱履歴を受けた場合であっても接合部が安定しており、その結果、極めて良好な半田濡れ性を備えていることが判った。
このことは、従来の半田よりも融点が高く、溶融する際のリフロー温度が高い鉛フリー半田を使用する場合においても、本実施例の接合部であれば、剥離現象や接合不良などの問題を生じない。また、本実施例のパラジウムめっき被膜を備えるリードフレームであれば、パラジウムめっき被膜の薄膜化が可能となり、コストダウンが可能となる。
最後に、実施例2のパラジウムめっき被膜について、そのめっき被膜組成を調べた結果、4000ppmのゲルマニウムが母相のパラジウム中に共析していることが判明した。尚、分析方法は、ICP(誘導結合プラズマ)分析により、所定量のパラジウム被膜中に含まれるパラジウム量を測定した。
半田濡れ性評価用サンプルの作製工程フロー図。

Claims (4)

  1. 接続端子を備えるチップと、
    当該チップが接続端子を介して搭載されるチップ搭載部及び基板に実装するための実装端子とを有する基体と、を備える電子部品において、
    前記チップの接続端子、前記基体のチップ搭載部、実装端子の少なくともいずれかに、ゲルマニウムとパラジウムからなるパラジウムめっき被膜が形成されていることを特徴とする電子部品。
  2. 前記パラジウムめっき被膜の下地めっき被膜としてニッケルめっき被膜が形成されている請求項1に記載の電子部品。
  3. 前記パラジウムめっき被膜は、厚み0.001μm〜5μmであり、被膜中のゲルマニウム含有量が1ppm〜10000ppmである請求項1又は請求項2に記載の電子部品。
  4. 前記電子部品が、リードフレーム、オーガニック基板、セラミック基板のいずれかからなるパッケージである請求項1〜請求項3いずれかに記載の電子部品。
JP2007027860A 2006-03-03 2007-02-07 電子部品 Active JP4499752B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007027860A JP4499752B2 (ja) 2006-03-03 2007-02-07 電子部品
TW096105253A TWI351740B (en) 2006-03-03 2007-02-13 Electronic part
KR1020070020113A KR100840444B1 (ko) 2006-03-03 2007-02-28 전자부품
SG200701540-7A SG135164A1 (en) 2006-03-03 2007-03-02 Electronic part

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006057796 2006-03-03
JP2007027860A JP4499752B2 (ja) 2006-03-03 2007-02-07 電子部品

Publications (2)

Publication Number Publication Date
JP2007266582A JP2007266582A (ja) 2007-10-11
JP4499752B2 true JP4499752B2 (ja) 2010-07-07

Family

ID=38639219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007027860A Active JP4499752B2 (ja) 2006-03-03 2007-02-07 電子部品

Country Status (4)

Country Link
JP (1) JP4499752B2 (ja)
KR (1) KR100840444B1 (ja)
SG (1) SG135164A1 (ja)
TW (1) TWI351740B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7185999B2 (ja) * 2017-10-06 2022-12-08 上村工業株式会社 無電解パラジウムめっき液

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4182781A (en) * 1977-09-21 1980-01-08 Texas Instruments Incorporated Low cost method for forming elevated metal bumps on integrated circuit bodies employing an aluminum/palladium metallization base for electroless plating
JPS6033382A (ja) * 1983-08-03 1985-02-20 Nippon Pureeteingu Kk パルス電解による非晶質合金の電着方法
JPS6137960A (ja) * 1984-07-28 1986-02-22 Tadanobu Okubo 金属表面加工方法
JPS6178590A (ja) * 1984-09-25 1986-04-22 Kyocera Corp 銀ろう材
JPS6178591A (ja) * 1984-09-25 1986-04-22 Kyocera Corp 銀ろう材
JPS6178592A (ja) * 1984-09-25 1986-04-22 Kyocera Corp 銀ろう材
EP0250146A1 (en) * 1986-06-16 1987-12-23 Texas Instruments Incorporated Palladium plated lead frame for integrated circuit
US5225711A (en) * 1988-12-23 1993-07-06 International Business Machines Corporation Palladium enhanced soldering and bonding of semiconductor device contacts
EP0537982A2 (en) * 1991-10-14 1993-04-21 Fujitsu Limited Semiconductor device having improved leads
JP3560250B2 (ja) * 1993-02-02 2004-09-02 新光電気工業株式会社 半導体装置用リードフレーム
US5455118A (en) 1994-02-01 1995-10-03 Pcc Composites, Inc. Plating for metal matrix composites
JPH07263493A (ja) * 1994-03-18 1995-10-13 World Metal:Kk チップマウント方法
JP3345529B2 (ja) * 1995-06-20 2002-11-18 日立化成工業株式会社 ワイヤボンディング用端子とその製造方法並びにそのワイヤボンディング端子を用いた半導体搭載用基板の製造方法
DE19631565A1 (de) * 1996-07-24 1998-01-29 Atotech Deutschland Gmbh Verfahren zum Herstellen von Palladiumkontaktbumps auf Halbleiterschaltungsträgern
JP3226213B2 (ja) * 1996-10-17 2001-11-05 松下電器産業株式会社 半田材料及びそれを用いた電子部品
SG74657A1 (en) * 1998-09-15 2000-08-22 Texas Instr Singapore Pte Ltd Multichip semiconductor assembly
US6545344B2 (en) * 2000-06-27 2003-04-08 Texas Instruments Incorporated Semiconductor leadframes plated with lead-free solder and minimum palladium
US6506314B1 (en) 2000-07-27 2003-01-14 Atotech Deutschland Gmbh Adhesion of polymeric materials to metal surfaces
US6706561B2 (en) * 2002-02-11 2004-03-16 Texas Instruments Incorporated Method for fabricating preplated nickel/palladium and tin leadframes
JP4689218B2 (ja) * 2003-09-12 2011-05-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4719424B2 (ja) * 2004-03-15 2011-07-06 ルネサスエレクトロニクス株式会社 パッド

Also Published As

Publication number Publication date
SG135164A1 (en) 2007-09-28
JP2007266582A (ja) 2007-10-11
TWI351740B (en) 2011-11-01
KR20070090767A (ko) 2007-09-06
KR100840444B1 (ko) 2008-06-20
TW200735289A (en) 2007-09-16

Similar Documents

Publication Publication Date Title
CN100594604C (zh) 抗磨损和晶须的涂覆系统和方法
JP5679216B2 (ja) 電気部品の製造方法
JP5042894B2 (ja) 電子部品およびその製造方法
US7132020B2 (en) Solder for use on surfaces coated with nickel by electroless plating
JP2007075856A (ja) Cuコアボール
JP4598782B2 (ja) パラジウムめっき液
EP2950623B1 (en) Wiring substrate and method for manufacturing same
JP2007031826A (ja) 接続用端子、およびこれを有する半導体搭載用基板
WO2005074026A2 (en) Tin-based coating of electronic component
JP2013012739A (ja) 電気接続端子構造体及びその製造方法
US7233072B2 (en) Electronic part and surface treatment method of the same
JP4499752B2 (ja) 電子部品
JP6212901B2 (ja) 電子デバイス用の接合構造及び電子デバイス
JP2005054267A (ja) 無電解金めっき方法
CN100481422C (zh) 电子元器件
JP2005163153A (ja) 無電解ニッケル置換金めっき処理層、無電解ニッケルめっき液、および無電解ニッケル置換金めっき処理方法
JP6155755B2 (ja) 電子デバイス用の端子構造及び電子デバイス
JP2006083410A (ja) 電子部品の製造方法
JP2011006762A (ja) 端子接続部の表面被膜構造及びその形成方法
JP2000280066A (ja) 非鉛系接合部材の形成方法
CN117673009A (zh) 导电连接的金属柱
CN117673010A (zh) 连接柱
JP2004140303A (ja) はんだ接続用端子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100316

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100415

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4499752

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160423

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250