KR100840444B1 - 전자부품 - Google Patents

전자부품 Download PDF

Info

Publication number
KR100840444B1
KR100840444B1 KR1020070020113A KR20070020113A KR100840444B1 KR 100840444 B1 KR100840444 B1 KR 100840444B1 KR 1020070020113 A KR1020070020113 A KR 1020070020113A KR 20070020113 A KR20070020113 A KR 20070020113A KR 100840444 B1 KR100840444 B1 KR 100840444B1
Authority
KR
South Korea
Prior art keywords
palladium
chip
electronic component
mounting
film
Prior art date
Application number
KR1020070020113A
Other languages
English (en)
Other versions
KR20070090767A (ko
Inventor
신고 와타나베
준지 오니시
히로시 와치
다카유키 소네
Original Assignee
니혼 엘렉트로플레이팅 엔지니어스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니혼 엘렉트로플레이팅 엔지니어스 가부시키가이샤 filed Critical 니혼 엘렉트로플레이팅 엔지니어스 가부시키가이샤
Publication of KR20070090767A publication Critical patent/KR20070090767A/ko
Application granted granted Critical
Publication of KR100840444B1 publication Critical patent/KR100840444B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

리드 프레임, 유기 기판, 세라믹 기판 중 어느 하나로 되는 IC 패키지에 있어서의 납땜이나 와이어 본딩 등에 의한 접합에 있어서, 높은 내열성을 구비하고, 우수한 접합 특성을 갖는 전자부품을 제공한다.
본 발명은, 접속 단자를 구비하는 칩과, 해당 칩이 접속 단자를 매개로 하여 탑재되는 칩 탑재부 및 기판에 실장하기 위한 실장 단자를 갖는 기체를 구비하는 전자부품에 있어서, 상기 칩의 접속 단자, 상기 기판의 칩 탑재부, 실장 단자 중 적어도 어느 하나에, 게르마늄을 포함하는 팔라듐 도금 피막이 형성되어 있는 것으로 하였다.
전자부품, IC 패키지, 납땜, 와이어 본딩, 팔라듐 도금

Description

전자부품{Electronic part}
도 1은 납땜 습윤성(solder wettability) 평가용 샘플의 제작공정 흐름도.
본 발명은, 전자부품에 관한 것이고, 특히, 리드 프레임(lead frame), 유기 기판(organic substrate), 세라믹 기판 등으로 되는 패키지라 일컬어지는 전자부품에 관한 것이다.
최근, 반도체 등의 칩을 탑재한 전자부품으로서, 이른바 IC 패키지라고 일컬어지는 것이 여러 종류 알려져 있다. 예를 들면, 리드 프레임, 유기 기판, 세라믹 기판 등으로 되는 패키지를 들 수 있다. 이와 같은 패키지로 칭하여지는 전자부품은, 고밀도 실장(high-density packaging)의 요구로부터 소형화, 다핀화(increase in the number of pin)로 날로 개량되어, 그 요구는 점점 엄격해지는 경향이 있다.
또한, 이와 같은 IC 패키지는 기본적으로는, 접속 단자를 구비하는 칩과, 해당 칩이 접속 단자를 매개로 하여 탑재되는 칩 탑재부 및 기판에 실장하기 위한 실장 단자를 구비한 기체로 되는 구성의 전자부품이다. 그리고, 이와 같은 구성의 전자부품에 있어서는, 종래로부터 그 접합 재료로서 납땜(solder)이나 본딩 와이 어(bonding wire)가 사용되고 있고, IC 패키지를 프린트 배선판 등의 기판에 실장할 때에 불가결한 접합기술로서 확립되어 있다.
이와 같은 전자부품의 실장기술에 관해서는, 예를 들면 리드 프레임의 경우에 있어서는, 와이어 본딩 및 납땜 접합 단자에 있어서의 접합 특성을 향상시키기 위해, 단자를 구성하는 구리 표면 상에, 니켈 도금 피막, 팔라듐 도금 피막, 금 도금 피막을 순서대로 형성하는 구성도 알려져 있다(특허문헌 1 참조).
이와 같이 팔라듐 도금 피막이 사용되고 있는 것은, 하지(basis material)의 구리 확산을 방지할 수 있고, 또한 납땜이나 와이어 본딩에 의한 접합을 확실히 하기 위해서이다. 그런데, 최근 전자부품이나 반도체 부품의 소형화, 고밀도화에 따른 실장기술 진전의 효과, 이들 접합 특성의 요구는 더욱 엄격해지고 있다.
그 때문에, 이 팔라듐 도금 피막에 텔루르(tellurium)나 안티몬(antimony) 등의 원소를 첨가하여, 리드 프레임의 아우터 리드(outer lead) 접합부를 형성하는 기술이 제안되어 있다(특허문헌 2 참조). 이와 같은 팔라듐 도금 피막인 경우, 어느 정도의 열이력(thermal history)을 받았다고 해도, 양호한 접합 특성을 실현할 수 있다.
[특허문헌 1] 일본국 특허공개 제(평)9-8438호 공보
[특허문헌 2] 일본국 특허공개 제(평)6-232311호 공보
그러나, 패키지의 소형화나 고밀도화에 수반하여, 접합부분 자체의 박막화 또는 소면적화가 진행되고 있는 현재상황하에서는, 접합부분이 고온의 열이력을 받 은 경우일지라도, 양호한 접합상태를 실현할 수 있는 접합기술이 요구되고있다. 특히, 납땜과의 접합에 있어서는, 제조 효율 향상의 관점으로부터도, 고온의 열이력을 받은 경우일지라도 양호한 접합이 가능한, 우수한 내열성을 구비하는 접합부분을 갖는 전자부품이 강하게 요구되고 있는 것이 현재상황이다.
본 발명은, 전술한 사정을 배경으로 이루어진 것으로서, 접속 단자를 구비하는 칩과, 이 칩이 접속 단자를 매개로 하여 탑재되는 칩 탑재부 및 기판에 실장하기 위한 실장 단자를 구비한 기체로 되는 전자부품에 있어서, 납땜 등에 의한 접합 특성이, 더욱 향상된 전자부품을 제공하는 것이다. 특히, 납땜과의 접합에 있어서, 우수한 내열성을 구비한 IC 패키지를 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 본 발명자 등은, 팔라듐 도금 피막에 대해서 예의 연구를 거듭해온 결과, 팔라듐 도금 피막에 게르마늄을 첨가한 피막에 의해, 전자부품에 있어서의 접속 단자나 실장 단자를 형성하면, 납땜이나 와이어 본딩에 의한 접합 특성이 비약적으로 향상되는 것을 발견하여, 본 발명에 도달하기에 이르렀다.
본 발명은, 접속 단자를 구비하는 칩과, 해당 칩이 접속 단자를 매개로 하여 탑재되는 칩 탑재부 및 기판에 실장하기 위한 실장 단자를 갖는 기체를 구비하는 전자부품에 있어서, 상기 칩의 접속 단자, 상기 기판의 칩 탑재부, 실장 단자의 적어도 어느 하나에, 게르마늄을 포함하는 팔라듐 도금 피막이 형성되어 있는 것을 특징으로 한다. 본 발명에 의하면, 납땜이나 와이어 본딩 등에 의한 접합에 있어 서, 매우 내열성이 높은 전자부품을 실현할 수 있다.
본 발명의 전자부품에서는, 팔라듐 도금 피막의 하지 도금 피막으로서 니켈 도금 피막이 형성되어 있는 것이 바람직하다. 구리 등의 도전부분(conductive part)에 직접, 팔라듐 도금 피막을 형성하는 것도 가능하지만, 도전부분에 하지 도금 피막으로서 니켈 도금 피막을 형성한 위에, 게르마늄 함유의 팔라듐 도금 피막을 형성하여, 칩의 접속 단자, 기판의 칩 탑재부나 실장 단자를 형성하도록 하면, 우수한 내열성을 구비한 전자부품을 보다 확실하게 실현할 수 있게 된다.
이 팔라듐 도금 피막은 두께 0.001~5 ㎛가 바람직하고, 팔라듐 도금 피막 중의 게르마늄 함유량은 1~10000 ppm인 것이 바람직하다. 피막 두께가 0.001 ㎛ 미만인 경우, 팔라듐 도금 피막의 배리어 효과(barrier effect)가 저감되어 우수한 내열성을 실현할 수 없게 되기 때문이며, 5 ㎛를 초과하면, 팔라듐량이 많아져 비용을 증가시켜 버리기 때문에 실용적이지 않게 되기 때문이다. 또한, 팔라듐 도금 피막 중의 게르마늄 함유량은, 1 ppm 미만인 경우, 팔라듐 도금 피막의 배리어 효과가 저감되어 우수한 내열성을 실현할 수 없게 되며, 10000 ppm을 초과하면, 와이어 본딩 특성이나 납땜 접합 특성에 영향을 미치는 경향으로 되기 때문이다.
또한, 본 발명은 리드 프레임, 유기 기판, 세라믹 기판 중 어느 하나로 되는 패키지인 전자부품에 매우 적합한 것이다. 본 발명의 전자부품이 리드 프레임 타입의 IC 패키지인 경우, 이너 리드(inner lead)나 아우터 리드(outer lead)에 게르마늄을 함유한 팔라듐 도금 피막을 형성하게 된다. 또한, 유기 기판이나 세라믹 기판으로 되는 IC 패키지인 경우, 패드(pad), 핀(pin), 랜드(land)라고 일컬어지는 부 분에 게르마늄을 함유한 팔라듐 도금 피막을 형성하게 된다. 즉, 전자부품을 형성할 때에 칩을 기체에 탑재 또는 접속하는 경우, 또는 전자부품을 기판 등에 실장하는 경우에 있어서, 납땜이나 와이어 본딩에 의해 접할할 때에, 그 접합부분에 게르마늄을 함유한 팔라듐 도금 피막을 형성하도록 하면, 내열성이 향상된 전자부품이 된다. 또한, 전자부품이 실장되는 기판측 접속부분에도 게르마늄을 함유한 팔라듐 도금 피막을 형성하는 것도 유효한 것이다.
본 발명의 전자부품을 형성하는 경우, 가용성 팔라듐염과 전도염(electrically conductive salt)을 포함하는 팔라듐 도금액에, 게르마늄을 함유시킨 팔라듐 도금액을 사용하는 것이 바람직하다. 보다 구체적으로는, 상기 가용성 팔라듐염의 양은 팔라듐 금속 환산량으로 0.1 g/L~50 g/L이고, 상기 전도염은 10 g/L~400 g/L이며, 상기 게르마늄을 0.1 ㎎/L~1000 ㎎/L로 한 팔라듐 도금액을 사용할 수 있다.
이 팔라듐 도금액의 상기 가용성 팔라듐염으로서는, 아미노기계 팔라듐 착체 또는 암모니아계 팔라듐 착체를 포함하는 것이 바람직하고, 보다 구체적으로는, 디클로로에틸렌디암민 팔라듐(Ⅱ), 염화팔라듐, 디클로로디암민 팔라듐(Ⅱ), 디니트로디암민 팔라듐(Ⅱ), 테트라암민 팔라듐(Ⅱ) 질산염, 테트라암민 팔라듐(Ⅱ) 황산염, 옥살라토디암민 팔라듐(Ⅱ), 테트라암민 팔라듐(Ⅱ) 옥살산염, 테트라암민 팔라듐(Ⅱ) 클로라이드로부터 선택된 것을 사용할 수 있다. 또한, 이들 중 2종류 이상을 조합시켜도 된다. 또한, 전도염으로서는, 염화암모늄, 질산암모늄, 황산암모늄 등을 사용할 수 있다.
이하에, 본 발명의 바람직한 실시형태를 실시예를 토대로 상세하게 설명한다. 본 실시형태에서는, 본 발명의 전자부품의 일례로서 리드 프레임 타입의 IC 패키지를 채용하고, 게르마늄 함유 팔라듐 도금 피막을 사용했을 때의 납땜 습윤성 평가(evaluation of solder wettability)를 행하여, IC 패키지의 내열성에 관하여 조사한 결과를 설명한다.
납땜 습윤성 평가는 Cu 합금계 리드 프레임을 사용하고, 그 표면 상에 니켈 도금 피막, 팔라듐 도금막, 금 도금 피막을 순서대로 도금처리하여 접합부를 형성한 것을 평가 샘플로 하였다. 이하에, 이 접합부를 형성했을 때의 각 도금처리 조건에 대해서 설명한다.
니켈 도금처리(목표 막 두께 0.7 ㎛)
설파멕스 100(일본 엘렉트로플레이팅·엔지니어사스제, 액 조성: 설파민산 니켈 함유 도금액)
액온 50℃
전류밀도 3 A/d㎡
팔라듐 도금처리(목표 막 두께 0.03 ㎛)
디클로로디암민 팔라듐(Pd 금속환산) 4 g/L
암모니아수 20 mL/L
염화암모늄 100 g/L
산화게르마늄(Ge 금속환산) 10, 100, 500 ㎎/L
pH 8.5
액온 55℃
전류밀도 0.75 A/d㎡
금 도금처리(목표 막 두께 0.007 ㎛)
포스트플래쉬 100(일본 엘렉트로플레이팅·엔지니어스사제, 시안화 금 칼륨 함유 도금액)
액온 50℃
전류밀도 0.05 A/d㎡
상기한 각 도금처리를, 도 1에 나타내는 공정 흐름에 따라서 리드 프레임 표면 상에 순서대로 처리를 행하여, 납땜 습윤성 평가용 평가 샘플을 제작하였다.
이 도 1에 나타낸 최초의 전해 탈지 처리(이토렉스 12: 일본 엘렉트로플레이팅·엔지니어스사제, 액온 60℃, 인가전압 6 V, 침지시간 30초)는, 리드 프레임 표면의 오염물이나 산화물 등을 제거하기 위한 전처리로서 행한 것이다.
제작한 평가 샘플은, 도금액 중의 게르마늄 첨가량을 10, 100, 500 ㎎/L로 하여 팔라듐 도금 피막을 형성한, 합계 3종류(표 1에 나타내는 실시예 1~실시예 3)를 제작하였다.
Figure 112007017244818-pat00001
또한, 종래의 팔라듐 도금액을 사용하여 평가 샘플(종래예)을 제작하였다. 이 종래예는, 다음에 나타내는 팔라듐 도금처리를 행한 것으로, 그 밖의 니켈 도금처리, 금 도금처리 조건, 및 공정 흐름 등은 모두 상기 실시예의 평가 샘플의 경우와 동일하다.
종래예의 팔라듐 도금처리(목표 막 두께 0.03 ㎛)
디클로로디암민 팔라듐(Pd 금속환산) 10 g/L
암모니아수 20 mL/L
염화암모늄 100 g/L
pH 8.5
액온 55℃
전류밀도 0.75 A/d㎡
또한, 비교로서 텔루르(Te)를 함유한 팔라듐 도금액을 사용하여 평가 샘플(비교예)을 제작하였다. 이 비교예는 다음에 나타내는 팔라듐 도금처리를 행한 것으로, 그 밖의 니켈 도금처리, 금 도금처리 조건, 및 공정 흐름 등은 모두 상기 실시예의 평가 샘플의 경우와 동일하다. 또한, 이 비교예의 팔라듐 도금 피막에서는, 피막 중의 텔루르 공석량(amount of co-deposited tellurium)은 29 ppm이었다.
비교예의 팔라듐 도금처리(목표 막 두께 0.03 ㎛)
디클로로디암민 팔라듐(Pd 금속환산) 4 g/L
암모니아수 20 mL/L
염화암모늄 100 g/L
텔루르 50 ㎎/L
pH 8.5
액온 55℃
전류밀도 0.75 A/d㎡
상기한 각 평가 샘플에 대해서, 납땜 습윤성 평가시험을 행하였다. 이 납땜 습윤성 평가시험이란, 평가 샘플을 납땜욕(solder bath)에 침지한 후, 상기 납땜욕으로부터 받는 힘이 0(제로)이 될 때까지의 소요시간을 측정하여, 그 결과시간을 납땜 습윤성으로서 평가하는 시험(이른바 제로 크로스 타임(ZCT) 시험)을 말한다. 구체적인 조건은 다음과 같다.
납땜 습윤성 평가시험 조건
·플럭스(flux): 로진 플럭스(Rosin flux)
·납땜욕: 63% 주석-37% 납, 액온 230±5℃
·샘플의 침지 속도: 2 ㎜/초
·샘플의 침지 깊이: 2 ㎜
·샘플의 침지 개수: 1개
그리고, 상기 납땜 습윤성 평가에 있어서는, 각 평가 샘플을 가열온도 380±5℃ 중 1분간 유지, 400±5℃ 중 30초간 유지하여 시험을 행하였다. 또한, 각 평가 샘플에 대해서는, 동일한 조건에서 3회 측정을 행하여, 그 결과를 표 2(가열조건 380±5℃의 경우) 및 표 3(가열조건 400±5℃의 경우)에 나타낸다.
Figure 112007017244818-pat00002
Figure 112007017244818-pat00003
표 2 및 표 3에서는, 각 평가 샘플에 있어서의 3회의 측정결과 중, 최대시간, 최소시간 및 평균시간을 나타내고 있다. 표 2 및 표 3으로부터 알 수 있는 바와 같이, 실시예 1~3의 각 평가 샘플에서는 가열온도 380℃ 및 400℃의 어느 쪽에 있어서도 제로 크로스 타임이 짧고, 또한, 측정마다의 변동도 적어 안정된 납땜 습윤성을 나타내는 것이 판명되었다. 즉, 고온도의 열이력이 가해져도, 납땜과의 습윤 특성은 매우 양호한 것이 판명되었다. 한편, 종래예에서는 제로 크로스 타임이 길고, 또한, 측정마다의 변동이 커지는 결과가 되었다. 또한, 비교예에서는 고온에서의 열이력이 가해지면 제로 크로스 타임이 길어지는 경향이 인정되었다.
계속해서, 상기 납땜 습윤성 평가시험에 대해서, 추가로 고온의 430±5℃에서 30초간 유지하는 가열처리를 행한 평가 샘플을 조사한 결과에 대해서 설명한다. 여기에서 사용한 평가 샘플은, 실시예 2, 종래예, 비교예의 3개를 사용하였다. 가열 조건 이외에 대해서는, 상기한 각 조건과 동일하다. 그 결과를 표 4에 나타낸다.
Figure 112007017244818-pat00004
표 4에 나타내는 바와 같이, 종래예, 비교예의 평가 샘플에서는 제로 크로스 타임이 모두 5초 이상이 되어, 납땜 습윤성은 매우 안 좋은 결과로 되었다. 한편, 실시예 2의 경우에서는 제로 크로스 타임이 평균 0.63초로 되어, 430℃의 가열 처리 후일지라도, 매우 양호한 납땜 습윤성을 구비하고 있는 것이 판명되었다. 상기 표 2~표 4의 결과로부터, 본 실시예에 있어서의 팔라듐 도금 피막을 사용한 리드 프레임이라면, 고온도의 열이력을 받은 경우일지라도 접합부가 안정되어 있고, 그 결과, 매우 양호한 납땜 습윤성을 구비하고 있는 것을 알 수 있었다.
이것은, 종래의 납땜 보다도 융점이 높아, 용융할 때의 재유동 온도(reflow temperature)가 높은 무연 땜납(lead-free solder)을 사용하는 경우에 있어서도, 본 실시예의 접합부라면, 박리 현상이나 접합 불량 등의 문제를 발생시키지 않는다. 또한, 본 실시예의 팔라듐 도금 피막을 구비하는 리드 프레임라면, 팔라듐 도금 피막의 박막화가 가능해져, 비용 절감이 가능해진다.
마지막으로, 실시예 2의 팔라듐 도금 피막에 대해서, 그 도금 피막 조성을 조사한 결과, 4000 ppm의 게르마늄이 모상(parent phase)의 팔라듐 중에 공석되어 있는 것이 판명되었다. 또한, 분석방법은, ICP(유도 결합 플라즈마) 분석에 의해, 소정량의 팔라듐 피막 중에 포함되는 팔라듐량을 측정하였다.
본 발명에 의하면, 리드 프레임, 유기 기판, 세라믹 기판 중 어느 하나로 되는 패키지에 있어서의, 납땜이나 와이어 본딩 등에 의한 접합에 있어서, 높은 내열성을 구비하고, 우수한 접합 특성을 갖는 전자부품을 실현할 수 있다.

Claims (4)

  1. 접속 단자를 구비하는 칩과,
    해당 칩이 접속 단자를 매개로 하여 탑재되는 칩 탑재부 및 기판에 실장하기 위한 실장 단자를 갖는 기체를 구비하는 전자부품에 있어서,
    상기 칩의 접속 단자, 상기 기체의 칩 탑재부, 실장 단자의 적어도 어느 하나에, 게르마늄을 포함하는 팔라듐 도금 피막이 형성되어 있는 것을 특징으로 하는 전자부품.
  2. 제1항에 있어서, 상기 팔라듐 도금 피막의 하지 도금 피막으로서 니켈 도금 피막이 형성되어 있는 전자부품.
  3. 제1항 또는 제2항에 있어서, 상기 팔라듐 도금 피막은, 두께 0.001 ㎛~5 ㎛이고, 피막 중의 게르마늄 함유량이 1 ppm~10000 ppm인 전자부품.
  4. 제1항 또는 제2항에 있어서, 상기 전자부품이, 리드 프레임, 유기 기판, 세라믹 기판 중 어느 하나로 되는 패키지인 전자부품.
KR1020070020113A 2006-03-03 2007-02-28 전자부품 KR100840444B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006057796 2006-03-03
JPJP-P-2006-00057796 2006-03-03
JP2007027860A JP4499752B2 (ja) 2006-03-03 2007-02-07 電子部品
JPJP-P-2007-00027860 2007-02-07

Publications (2)

Publication Number Publication Date
KR20070090767A KR20070090767A (ko) 2007-09-06
KR100840444B1 true KR100840444B1 (ko) 2008-06-20

Family

ID=38639219

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070020113A KR100840444B1 (ko) 2006-03-03 2007-02-28 전자부품

Country Status (4)

Country Link
JP (1) JP4499752B2 (ko)
KR (1) KR100840444B1 (ko)
SG (1) SG135164A1 (ko)
TW (1) TWI351740B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7185999B2 (ja) * 2017-10-06 2022-12-08 上村工業株式会社 無電解パラジウムめっき液

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6137960A (ja) * 1984-07-28 1986-02-22 Tadanobu Okubo 金属表面加工方法
JPH06232311A (ja) * 1993-02-02 1994-08-19 Shinko Electric Ind Co Ltd 半導体装置用リードフレーム
US5455118A (en) 1994-02-01 1995-10-03 Pcc Composites, Inc. Plating for metal matrix composites
JPH098438A (ja) * 1995-06-20 1997-01-10 Hitachi Chem Co Ltd ワイヤボンディング用端子とその製造方法並びにそのワイヤボンディング端子を用いた半導体搭載用基板の製造方法
US6506314B1 (en) 2000-07-27 2003-01-14 Atotech Deutschland Gmbh Adhesion of polymeric materials to metal surfaces
JP2005256128A (ja) * 2004-03-15 2005-09-22 Renesas Technology Corp めっき方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4182781A (en) * 1977-09-21 1980-01-08 Texas Instruments Incorporated Low cost method for forming elevated metal bumps on integrated circuit bodies employing an aluminum/palladium metallization base for electroless plating
JPS6033382A (ja) * 1983-08-03 1985-02-20 Nippon Pureeteingu Kk パルス電解による非晶質合金の電着方法
JPS6178592A (ja) * 1984-09-25 1986-04-22 Kyocera Corp 銀ろう材
JPS6178590A (ja) * 1984-09-25 1986-04-22 Kyocera Corp 銀ろう材
JPS6178591A (ja) * 1984-09-25 1986-04-22 Kyocera Corp 銀ろう材
EP0250146A1 (en) * 1986-06-16 1987-12-23 Texas Instruments Incorporated Palladium plated lead frame for integrated circuit
US5225711A (en) * 1988-12-23 1993-07-06 International Business Machines Corporation Palladium enhanced soldering and bonding of semiconductor device contacts
EP0537982A2 (en) * 1991-10-14 1993-04-21 Fujitsu Limited Semiconductor device having improved leads
JPH07263493A (ja) * 1994-03-18 1995-10-13 World Metal:Kk チップマウント方法
DE19631565A1 (de) * 1996-07-24 1998-01-29 Atotech Deutschland Gmbh Verfahren zum Herstellen von Palladiumkontaktbumps auf Halbleiterschaltungsträgern
JP3226213B2 (ja) * 1996-10-17 2001-11-05 松下電器産業株式会社 半田材料及びそれを用いた電子部品
SG74657A1 (en) * 1998-09-15 2000-08-22 Texas Instr Singapore Pte Ltd Multichip semiconductor assembly
US6545344B2 (en) * 2000-06-27 2003-04-08 Texas Instruments Incorporated Semiconductor leadframes plated with lead-free solder and minimum palladium
US6706561B2 (en) * 2002-02-11 2004-03-16 Texas Instruments Incorporated Method for fabricating preplated nickel/palladium and tin leadframes
JP4689218B2 (ja) * 2003-09-12 2011-05-25 株式会社半導体エネルギー研究所 半導体装置の作製方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6137960A (ja) * 1984-07-28 1986-02-22 Tadanobu Okubo 金属表面加工方法
JPH06232311A (ja) * 1993-02-02 1994-08-19 Shinko Electric Ind Co Ltd 半導体装置用リードフレーム
US5455118A (en) 1994-02-01 1995-10-03 Pcc Composites, Inc. Plating for metal matrix composites
JPH098438A (ja) * 1995-06-20 1997-01-10 Hitachi Chem Co Ltd ワイヤボンディング用端子とその製造方法並びにそのワイヤボンディング端子を用いた半導体搭載用基板の製造方法
US6506314B1 (en) 2000-07-27 2003-01-14 Atotech Deutschland Gmbh Adhesion of polymeric materials to metal surfaces
JP2005256128A (ja) * 2004-03-15 2005-09-22 Renesas Technology Corp めっき方法

Also Published As

Publication number Publication date
JP4499752B2 (ja) 2010-07-07
JP2007266582A (ja) 2007-10-11
TWI351740B (en) 2011-11-01
TW200735289A (en) 2007-09-16
KR20070090767A (ko) 2007-09-06
SG135164A1 (en) 2007-09-28

Similar Documents

Publication Publication Date Title
KR100688833B1 (ko) 인쇄회로기판의 도금층 형성방법 및 이로부터 제조된인쇄회로기판
JP2007031826A (ja) 接続用端子、およびこれを有する半導体搭載用基板
EP1080823A2 (en) High-strength solder joint
KR100722554B1 (ko) 인쇄회로기판 및 그 표면처리방법
US7132020B2 (en) Solder for use on surfaces coated with nickel by electroless plating
JP2009239278A (ja) 電子部品搭載用基板、及び、その製造方法
US20100089613A1 (en) Electronic component and method for manufacturing the same
EP1852525B1 (en) Palladium plating solution
KR20120051034A (ko) 주석 및 주석 합금의 무전해 도금 방법
EP1209958A2 (en) Laminated structure for electronic equipment and method of electroless gold plating
KR100840444B1 (ko) 전자부품
KR100679798B1 (ko) 커넥터용 접속단자 및 그 표면 처리 방법
JP6212901B2 (ja) 電子デバイス用の接合構造及び電子デバイス
JP2005163153A (ja) 無電解ニッケル置換金めっき処理層、無電解ニッケルめっき液、および無電解ニッケル置換金めっき処理方法
JP6155755B2 (ja) 電子デバイス用の端子構造及び電子デバイス
CN100481422C (zh) 电子元器件
US8816213B2 (en) Terminal structure, printed wiring board, module substrate, and electronic device
JP2000280066A (ja) 非鉛系接合部材の形成方法
JPH08209359A (ja) Icパッケージ
JPH10308491A (ja) 半導体装置用リードフレームおよびその製造方法
JP2001044315A (ja) はんだボール接続用端子とそのはんだボール接続用端子の形成方法及びそのはんだボール接続端子を有する半導体パッケージ用基板並びに半導体パッケージ用基板の製造方法
JP2004140303A (ja) はんだ接続用端子
JP2003198118A (ja) 非鉛系接合部材の形成方法及び回路基板
JPH06140545A (ja) 端子構造

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130607

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140610

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150605

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160603

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170609

Year of fee payment: 10