CN100481422C

CN100481422C - 电子元器件

Info

Publication number: CN100481422C
Application number: CN 200710087634
Authority: CN
Inventors: 渡边新吾; 大西润治; 和知弘; 曾根孝之
Original assignee: Electroplating Engineers of Japan Ltd
Current assignee: EEJA Ltd
Priority date: 2006-03-03
Filing date: 2007-03-02
Publication date: 2009-04-22
Anticipated expiration: 2027-03-02
Also published as: CN101030563A

Abstract

提供一种电子元器件，该电子元器件在由引线框、有机基板、及陶瓷基板中的任一种组成的IC组件中的、且利用焊锡及引线接合等的接合中，具有高耐热性能，且具有良好接合特性。本发明的电子器件具备：具有连接端子的芯片；以及具有通过连接端子安装该芯片的芯片安装部、和用于安装在基板上的安装端子的基体，在该电子器件中，在前述芯片的连接端子、前述基体的芯片安装部、安装端子中的至少某一个上形成含有锗的镀钯被膜。

Description

电子元器件

技术领域

本发明涉及一种电子器件，特别涉及一种被称为由引线框、有机基板、陶瓷基板等组成的组件的电子器件。

背景技术

近些年来，我们知道有各种安装半导体等芯片的电子器件即被称为所谓的IC组件的产品。例如，举例来说由引线框、有机基板、陶瓷基板等组成的组件。这些被称为组件的电子器件每天都在改进，使其根据高密度安装的要求而小型化、多引脚化，而且该要求有越来越苛刻的倾向。

另外，这样的IC组件基本上是一种电子器件，其结构包括：具有连接端子的芯片；以及具有通过连接端子来安装该芯片的芯片安装部、和用于安装在基板上的安装端子的基体。而且，在这样结构的电子器件中，过去作为该接合材料是使用焊锡及焊丝，当在印刷布线板等基板上安装IC组件时，被确定作为不可欠缺的接合技术。

关于这样的电子器件的安装技术，例如当为引线框时，为了提高引线接合及焊锡接合端子的接合特性，还知道一种在构成端子的铜表面上按顺序形成镀镍被膜、镀钯被膜、镀金被膜的结构(参照专利文献1)。

采用这样的镀钯被膜，能够防止基底的铜的扩散，而且也是为了利用焊锡及引线接合能可靠接合。但是，基于近些年的电子器件及半导体元器件的小型化、高密度化的安装技术的发展结果，使得这些接合特性的要求变得更加苛刻。

因此，提出一种向该镀钯被膜添加碲和锑等元素、形成引线框的外部引线接合部的技术(参照专利文献2)。如果是这样的镀钯被膜，即使有某种程度的受热经历，也能够实现良好的接合特性。

[专利文献1]特开平9—8438号公报

[专利文献2]特开平6—232311号公报

但是，随着组件的小型化及高密度化，在接合部分本身推行薄膜化或小面积化的现状下，要求即使是接合部分有高温受热经历的情况、也能够实现良好接合状态的接合技术。特别是现在的状态下，在与焊锡的接合中，从提高制造效率的观点上看，迫切要求一种即使是有高温受热经历的情况也具有能够实现良好接合的、且有良好耐热特性的接合部分的电子器件。

本发明是在上述情况的背景下提出的，目的在于提供一种电子器件，其结构包括：具有连接端子的芯片；以及通过连接端子安装该芯片的芯片安装部、和用于安装在基板上的安装端子的基体，在该电子器件中，更加提高利用焊锡等的接合特性。特别是目的在于提供一种在与焊锡的接合中具有良好耐热特性的IC组件。

发明内容

为了解决上述问题，本发明的发明者们反复专心研究了镀钯被膜的结果是：如果利用向镀钯被膜添加锗的被膜，来形成电子器件中的连接端子及安装端子，则发现能够大幅度地提高利用焊锡及引线接合的接合特性，到达了本发明的目的。

本发明具备：具有连接端子的芯片；以及具有通过连接端子安装该芯片的芯片安装部、和用于安装在基板上的安装端子的基体，在这样的电子器件中，特点在于：在上述芯片的连接端子、上述基板的芯片安装部、安装端子中的至少任一端子上形成含有锗的镀钯被膜。如果采用本发明，则在利用焊锡及引线接合等的接合中，能够实现非常高的耐热特性的电子器件。

在与本发明相关的电子器件中，作为镀钯被膜的基底镀被膜，希望是形成镀镍被膜。虽然也可以直接在铜等导电部分上形成镀钯被膜，但是如果在导电部分上形成镀镍被膜，作为基底镀被膜，之后形成含有锗的镀钯被膜，这样来形成芯片的连接端子、基板的芯片安装部、以及安装端子，则更加确实能够实现具有良好耐热特性的电子器件。

该镀钯被膜希望其厚度为0.001～5μm，且最好镀钯被膜中的锗含有量为1～10000ppm。如果被膜厚度不足0.001μm，则镀钯被膜的阻挡效果降低，不能够实现良好的耐热特性，如果超过5μm，则由于钯的量增多，使得成本提高，因此不实用。另外，如果镀钯被膜中的锗含有量不足1ppm，则镀钯被膜的阻挡效果降低，不能实现良好的耐热特性，如果超过10000ppm，则会对引线接合特性及焊锡接合特性产生影响。

另外，本发明非常适用于由引线框、有机基板、以及陶瓷基板中任一种组成组件的电子器件。当本发明的电子器件是引线框的IC组件时，对内部引线及外部引线形成含有锗的镀钯被膜。另外，当是由有机基板或陶瓷基板组成的IC组件时，在被称为焊盘、引脚、连接盘的部分形成含有锗的镀钯被膜。即当形成电子器件时在基体上安装或连接芯片的情况下，或者在基板等上安装电子器件的情况下，当利用焊锡或引线接合来进行接合时，如果在该接合部分形成含有锗的镀钯被膜，则能够提高电子器件的耐热性能。另外，在安装电子器件的基板侧的连接部分形成含有锗的镀钯被膜也是有效的。

形成本发明的电子器件时，希望在含有可溶性的钯盐和电导盐的镀钯溶液中使用含有锗的镀钯溶液。更具体地说，能够使用下述那样的镀钯溶液，即该溶液中上述可溶性钯盐的量用钯金属换算得到0.1g/L～50g/L，上述电导盐为10g/L～400g/L，上述锗为0.1mg/L～1000mg/L。

作为该镀钯溶液的上述可溶性钯盐，最好包含氨基类钯络合物或者氨类钯络合物，更具体地说，能够采用的包括：二氯乙烯二胺合钯(II)(ジクロロエチレンジアミンパラシウム)、氯化钯(塩化パラジウム)、二氯二氨合钯(II)(ジクロロジアンミンパラジウム)、二硝基二氨合钯(II)(ジニトロジアンミンパラジウム)、四氨合钯(II)(テトラアンミンパラジウム)硝酸盐、四氨合钯(II)(テトラアンミンパラジウム)硫酸盐、草酸二氨合钯(II)(オキザラトジアンミンパラジウム)、四氨合钯(II)草酸盐(テトラアンミンパラジウムシユウ酸塩)、四氨合钯(II)氯化钠(テトラアンミンパラジウムクロライト)。另外，也可以组合这些中的2种以上。另外，作为导电盐能够采用的包括：氯化铵(塩

アンモニウム)、硝酸铵(硝酸アンモニウム)、硫酸铵(硫酸アンモニウム)等。

如果采用本发明，则在由引线框、有机基板、陶瓷基板中的任一种组成的组件中的、利用焊锡或引线接合等的接合中，能够实现具有高耐热性能且具备良好接合特性的电子器件。

附图说明

图1是焊锡浸润性评价用样本的制作工序流程图。

具体实施方式

下面根据实施例来详细地说明本发明的最佳实施形态。在本实施形态中，作为本发明的电子器件的一个例子采用引线框类型的IC组件，进行使用含有锗的镀钯被膜时的焊锡浸润性评价，来说明关于IC组件的耐热特性的调查结果。

焊锡浸润性评价是采用下述的一种评价样本，它采用Cu合金类引线框，在其表面上按顺序处理镀镍被膜、镀钯被膜、镀金被膜，而形成接合部。下面来说明形成该接合部时的各镀层处理条件。

镀镍处理(目标膜厚度0.7μm)

サルフアメツクス100(日本エレクトロテイング·エンジエヤ—ス社制，溶液组成：含氨基磺酸镍镀液)

液体温度 50℃

电流密度 3A/dm²

镀钯处理(目标膜厚度0.03μm)

二硝基二氨合钯(Pd金属换算) 4g/L

氨水 20mL/L

氯化铵 100g/L

氧化锗(Ge金属换算) 10、100、500mg/L

pH 8.5

液体温度 55℃

电流密度 0.75A/dm²

镀金处理(目标膜厚度0.007μm)

ポストフラツシユ100(日本エレクトロテイング·エンジエヤ—ス社制，含有氰化金钾镀液)

液体温度 50℃

电流密度 0.05A/dm²

根据图1所示的工序流程图，在引线框表面上依次地进行上述各镀层处理，制成焊锡浸润性评价用的评价样本。

图1中所示的最初的电解脱脂处理(イントレツクス12：日本エレクトロテイング·エンジエヤ—ス社制，液体温度60℃，施加电压6V，浸渍时间30秒)，是进行用于除去引线框表面的污染物及氧化物等的预处理。

制成的评价样本总共制成3种，是分别将镀液中的锗添加量设为10、100、500mg/L，来形成镀钯被膜(表1所示的实施例1～实施例3)。

[表1]

	锗添加量
	锗添加量	实施例1	10mg/L
实施例2	100mg/L	实施例1	10mg/L
实施例2	100mg/L	实施例3	500mg/L

另外，使用过去的镀钯溶液来制成评价样本(过去例)。该过去例进行下面所示的镀钯被膜处理，其它的镀镍处理、镀金处理条件、以及工序流程等全部与上述实施例的评价样本的情况相同。

过去例的镀钯处理(目标膜厚度0.03μm)

二硝基二氨合钯(Pd金属换算) 10g/L

氨水 20mL/L

氯化铵 100g/L

pH 8.5

液体温度 55℃

电流密度 0.75A/dm²

再有，作为比较，使用含有碲(Te)的镀钯溶液，并制成评价样本(比较例)。该比较例进行下面所示的镀钯处理，其它的镀镍处理、镀金处理条件、以及工序流程等全部与上述实施例的评价样本的情况相同。另外，在该比较例的镀钯被膜中，被膜中的碲的共析量为29ppm。

比较例的镀钯处理(目标膜厚度0.03μm)

二硝基二氨合钯(Pd金属换算) 4g/L

氨水 20mL/L

氯化铵 100g/L

碲 50mg/L

pH 8.5

液体温度 55℃

电流密度 0.75A/dm²

对上述的各评价样本进行焊锡浸润性评价实验。该焊锡浸润性评价实验是指下述的实验，就是先将评价样本浸渍在焊锡浴中，然后测定受到来自该焊锡浴的力变为0(zero)所需要的时间，将该结果时间作为焊锡浸润性来评价(即所谓zero cross time(ZCT)实验，过零时间实验)。具体的条件如下所示。

焊锡浸润性评价实验条件

焊剂：ロジンフラツクス

焊锡浴：63％锡—37％铅、液体温度230±5℃

样本的浸渍速度：2mm/秒

样本的浸渍深度：2mm

样本的浸渍数量：1个

然后，在上述焊锡浸润性评价中，将各评价样本在加热温度380±5℃中保持1分钟、在400±5℃中保持30秒来进行实验。而且，对于各评价样本，在相同的条件下进行3次测定，在表2(加热条件380±5℃的情况)以及表3(加热条件400±5℃的情况)中表示其结果。

[表2]

(加热条件380±5℃、保持1分钟)

[表3]

(加热条件400±5℃、保持30秒)

在表2及表3中，表示了各评价样本的3次测定结果中的最大时间、最小时间及平均时间。通过表2及表3可知，在实施例1～3的各评价样本中，无论是在380℃及400℃中的任一种温度下，得到的结果都是Zero cross time较短，且每次测定的变化也很少，得到稳定的焊锡浸润性。即表明，即使附加高温加热经历，与焊锡的浸润性也极好。另一方面，在过去例中，得到的结果是Zero crosstime较长，且每次测定的变化很大。再有，在比较例中，发现若附加高温的加热经历，则有Zero cross time变长的倾向。

接着说明，在上述焊锡浸润性评价实验中，调查进行了更高温度的430±5℃、保持30秒时间的加热处理的评价样本的结果。这里所使用的评价样本采用实施例2、过去例、比较例等这3种样本。除加热条件以外，与上述的各条件相同。在表4中表示该结果。

[表4]

(加热条件430±5℃、保持30秒)

如图4所示，在过去例、比较例的评价样本中，得到的结果是Zero cross time全部大于等于5秒，是焊锡浸润性很糟糕的结果。另一方面，实施例2的情况下表明，Zero cross time为平均0.63秒，即使是经过430℃的加热处理后，也具有极好的焊锡浸润性。通过上述表2～表4的结果可知，如果是采用本实施例中的镀钯被膜的引线框，则即使是接受高温加热，接合部也稳定，结果为具有极好的焊锡浸润性。

这一点，在使用比过去的焊锡熔点高、熔融时的回流温度高的无铅焊锡的情况下，如果为本实施例的接合部，则也不会产生剥离现象及接合不良等问题。另外，如果是具有本实施例的镀钯被膜的引线框，则镀钯被膜能够薄膜化，能够降低成本。

最后，关于实施例2的镀钯被膜，调查该镀层被膜组成的结果，判定在母相的钯中共析了4000ppm的锗。另外，利用分析方法即ICP(感应耦合等离子)分析，来测定规定量的钯被膜中所包含的钯的含量。

Claims

1.一种电子器件，其特征在于，

具备：

具有连接端子的芯片；以及

具有通过连接端子安装该芯片的芯片安装部、和用于安装在基板上的安装端子的基体，

在该电子器件中，

在所述芯片的连接端子、所述基体的芯片安装部、安装端子中的至少某一个上形成含有锗的镀钯被膜，其中，所述镀钯被膜的厚度为0.001μm～5μm，且镀钯被膜中的锗含有量为1ppm～10000ppm。

2.如权利要求1中所述的电子器件，其特征在于，

形成镀镍被膜来作为所述镀钯被膜的基底镀层被膜。

3.如权利要求1或2所述的电子器件，其特征在于，

所述电子器件是一种由引线框、有机基板、及陶瓷基板的某一种组成的组件。