JP2714847B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2714847B2 JP2714847B2 JP6104989A JP6104989A JP2714847B2 JP 2714847 B2 JP2714847 B2 JP 2714847B2 JP 6104989 A JP6104989 A JP 6104989A JP 6104989 A JP6104989 A JP 6104989A JP 2714847 B2 JP2714847 B2 JP 2714847B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- copper
- semiconductor substrate
- titanium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔概要〕 エレクトロマイグレーション耐性を向上した電極・配
線を形成するのに好適な半導体装置の製造方法に関し、 Cuの電極・配線を用いても、SiやSiO2との反応が起こ
らず、低いコンタクト抵抗が得られるようにすることを
目的とし、 半導体基板上に絶縁膜を形成する工程と、次いで、該
絶縁膜上に窒化タングステン膜及び銅チタン膜を順に形
成する工程と、次いで、該銅チタン膜及び窒化タングス
テン膜を電極又は配線の少なくとも一方を含む形状にパ
ターニングする工程と、次いで、窒素を含む雰囲気中で
熱処理を行って該銅チタン膜をチタン・ナイトライド膜
で覆われた銅膜に変換する工程とが含まれてなるよう構
成するか、或いは、 シリコン半導体基板上に電極コンタクト窓をもつ絶縁
膜を形成する工程と、次いで、該電極コンタクト窓内及
び該絶縁膜上に窒化タングステン膜及び銅チタン膜を順
に形成する工程と、次いで、該銅チタン膜並びに窒化タ
ングステン膜を該電極コンタクト窓に於いて該シリコン
半導体基板とコンタクトする配線形状にパターニングす
る工程と、次いで、窒素を含む雰囲気中で熱処理を行っ
て該銅チタン膜をチタン・ナイトライド膜で覆われた銅
膜に変換すると共に該窒化タングステン膜と該シリコン
半導体基板との界面にタングステン・シリサイド膜を生
成する工程とが含まれてなるよう構成する。
線を形成するのに好適な半導体装置の製造方法に関し、 Cuの電極・配線を用いても、SiやSiO2との反応が起こ
らず、低いコンタクト抵抗が得られるようにすることを
目的とし、 半導体基板上に絶縁膜を形成する工程と、次いで、該
絶縁膜上に窒化タングステン膜及び銅チタン膜を順に形
成する工程と、次いで、該銅チタン膜及び窒化タングス
テン膜を電極又は配線の少なくとも一方を含む形状にパ
ターニングする工程と、次いで、窒素を含む雰囲気中で
熱処理を行って該銅チタン膜をチタン・ナイトライド膜
で覆われた銅膜に変換する工程とが含まれてなるよう構
成するか、或いは、 シリコン半導体基板上に電極コンタクト窓をもつ絶縁
膜を形成する工程と、次いで、該電極コンタクト窓内及
び該絶縁膜上に窒化タングステン膜及び銅チタン膜を順
に形成する工程と、次いで、該銅チタン膜並びに窒化タ
ングステン膜を該電極コンタクト窓に於いて該シリコン
半導体基板とコンタクトする配線形状にパターニングす
る工程と、次いで、窒素を含む雰囲気中で熱処理を行っ
て該銅チタン膜をチタン・ナイトライド膜で覆われた銅
膜に変換すると共に該窒化タングステン膜と該シリコン
半導体基板との界面にタングステン・シリサイド膜を生
成する工程とが含まれてなるよう構成する。
本発明は、エレクトロマイグレーション耐性を向上し
た電極・配線を形成するのに好適な半導体装置の製造方
法に関する。
た電極・配線を形成するのに好適な半導体装置の製造方
法に関する。
近年の超LSI（very large scale integrated circui
t:VLSI）は益々高集積化されつつあり、それに伴い、電
極・配線のエレクトロマイグレーションに対する耐性向
上の要求が強くなっている。
t:VLSI）は益々高集積化されつつあり、それに伴い、電
極・配線のエレクトロマイグレーションに対する耐性向
上の要求が強くなっている。
従来、半導体装置の電極・配線には、主としてアルミ
ニウム（Al）合金、例えば、Al−シリコン（Si）或いは
Al−銅（Cu）などが使用されている。これは、Al単独で
は、ヒロックが発生したり、コンタクト部分でSiとの反
応を生じたり、エレクトロマイグレーションが発生する
などの問題がある為、これを緩和しようとする狙いから
である。
ニウム（Al）合金、例えば、Al−シリコン（Si）或いは
Al−銅（Cu）などが使用されている。これは、Al単独で
は、ヒロックが発生したり、コンタクト部分でSiとの反
応を生じたり、エレクトロマイグレーションが発生する
などの問題がある為、これを緩和しようとする狙いから
である。
然しながら、半導体装置の高集積化が進展するにつ
れ、配線幅は更に縮小されつつあることから、前記した
ように、Al合金を用いてもエレクトロマイグレーション
は回避できない状態になってきた。
れ、配線幅は更に縮小されつつあることから、前記した
ように、Al合金を用いてもエレクトロマイグレーション
は回避できない状態になってきた。
ところで、電極・配線にCuを使用すると、低抵抗で且
つエレクトロマイグレーション耐性に優れていることが
判っている。然しながら、CuはSiや二酸化シリコン（Si
O2）と容易に反応してpn接合リーク電流を発生するよう
になるので、Cuの電極・配線を形成する場合には、何ら
かのバリヤ・メタル膜を介在させる必要がある。
つエレクトロマイグレーション耐性に優れていることが
判っている。然しながら、CuはSiや二酸化シリコン（Si
O2）と容易に反応してpn接合リーク電流を発生するよう
になるので、Cuの電極・配線を形成する場合には、何ら
かのバリヤ・メタル膜を介在させる必要がある。
本発明は、Cuの電極・配線を用いても、SiやSiO2との
反応が起こらず、低いコンタクト抵抗が得られるように
しようとする。
反応が起こらず、低いコンタクト抵抗が得られるように
しようとする。
本発明者は、Cuの電極・配線について多くの実験を行
った結果、Cuチタン（Ti）と窒化タングステン（WNx）
とを用いると優れたCu電極・配線が得られることを見出
した。
った結果、Cuチタン（Ti）と窒化タングステン（WNx）
とを用いると優れたCu電極・配線が得られることを見出
した。
即ち、半導体基板上にWNx膜とCuTi膜とを順に形成
し、N2を含む雰囲気でアニールを行うと、CuTi膜に含ま
れるTiは、WNx膜に含まれるN2及び雰囲気中のN2の両方
と反応するので、CuTi膜に於けるTiは消費され純Cu膜に
変化すると共にその周囲はチタン・ナイトライド（Ti
N）膜で覆われる。このTiN膜が形成されることで、Cu膜
がSiやSiO2と反応することは完全に回避でき、また、Cu
膜の酸化も防止される。また、CuTi膜に於けるTiは、そ
の下地であるWNx膜の方向にも拡散してTiN膜を生成す
る。この場合及びCu膜の反応や酸化を防止する為にTiN
膜を別設する場合を比較すると、CuTi膜に於けるTiの消
費量は格段に多いことから、その分だけCu膜の純度は向
上し、電極・配線としての抵抗値は低下することが確認
されている。これを実験した結果のデータをまとめたも
のが次表である。
し、N2を含む雰囲気でアニールを行うと、CuTi膜に含ま
れるTiは、WNx膜に含まれるN2及び雰囲気中のN2の両方
と反応するので、CuTi膜に於けるTiは消費され純Cu膜に
変化すると共にその周囲はチタン・ナイトライド（Ti
N）膜で覆われる。このTiN膜が形成されることで、Cu膜
がSiやSiO2と反応することは完全に回避でき、また、Cu
膜の酸化も防止される。また、CuTi膜に於けるTiは、そ
の下地であるWNx膜の方向にも拡散してTiN膜を生成す
る。この場合及びCu膜の反応や酸化を防止する為にTiN
膜を別設する場合を比較すると、CuTi膜に於けるTiの消
費量は格段に多いことから、その分だけCu膜の純度は向
上し、電極・配線としての抵抗値は低下することが確認
されている。これを実験した結果のデータをまとめたも
のが次表である。
本発明に於いて、Cuからなる電極・配線を形成するの
に、出発材料としてCuTiを採用した理由は、TiがN2と反
応し、Cuの保護膜として作用するTiNを生成し易いこと
に依るものであり、また、CuTiの下地にWNxを採用した
理由は、N2を放出してTiNを生成し易く、且つ、その下
地がSiであれば、それと反応してWSixを生成し易いこと
に依るものである。
に、出発材料としてCuTiを採用した理由は、TiがN2と反
応し、Cuの保護膜として作用するTiNを生成し易いこと
に依るものであり、また、CuTiの下地にWNxを採用した
理由は、N2を放出してTiNを生成し易く、且つ、その下
地がSiであれば、それと反応してWSixを生成し易いこと
に依るものである。
前記したところから、本発明に依る半導体装置の製造
方法に於いては、 半導体基板（例えば半導体基板１）上に絶縁膜（例え
ば絶縁膜２）を形成する工程と、次いで、該絶縁膜上に
窒化タングステン膜（例えばWNx膜３）及び銅チタン膜
（例えばCuTi膜４）を順に形成する工程と、次いで、該
銅チタン膜及び窒化タングステン膜を電極又は配線の少
なくとも一方を含む形状にパターニングする工程と、次
いで、窒素を含む雰囲気中で熱処理を行って該銅チタン
膜をチタン・ナイトライド膜（例えばTIN膜６及び７）
で覆われた銅膜（例えばCu膜８）に変換する工程とが含
まれてなるよう構成するか、或いは、 シリコン半導体基板（例えばSi半導体基板11）上に電
極コンタクト窓をもつ絶縁膜（例えば絶縁膜13）を形成
する工程と、次いで、該電極コンタクト窓内及び該絶縁
膜上に窒化タングステン膜（例えばWNx膜14）及び銅チ
タン膜（例えばCuTi膜15）を順に形成する工程と、次い
で、該銅チタン膜並びに窒化タングステン膜を該電極コ
ンタクト窓に於いて該シリコン半導体基板とコンタクト
する配線形状にパターニングする工程と、次いで、窒素
を含む雰囲気中で熱処理を行って該銅チタン膜をチタン
・ナイトライド膜（例えばTiN膜19）で覆われた銅膜
（例えばCu膜20）に変換すると共に該窒化タングステン
膜と該シリコン半導体基板との界面にタングステン・シ
リサイド膜（例えばWSix膜18）を生成する工程とが含ま
れてなるよう構成する。
方法に於いては、 半導体基板（例えば半導体基板１）上に絶縁膜（例え
ば絶縁膜２）を形成する工程と、次いで、該絶縁膜上に
窒化タングステン膜（例えばWNx膜３）及び銅チタン膜
（例えばCuTi膜４）を順に形成する工程と、次いで、該
銅チタン膜及び窒化タングステン膜を電極又は配線の少
なくとも一方を含む形状にパターニングする工程と、次
いで、窒素を含む雰囲気中で熱処理を行って該銅チタン
膜をチタン・ナイトライド膜（例えばTIN膜６及び７）
で覆われた銅膜（例えばCu膜８）に変換する工程とが含
まれてなるよう構成するか、或いは、 シリコン半導体基板（例えばSi半導体基板11）上に電
極コンタクト窓をもつ絶縁膜（例えば絶縁膜13）を形成
する工程と、次いで、該電極コンタクト窓内及び該絶縁
膜上に窒化タングステン膜（例えばWNx膜14）及び銅チ
タン膜（例えばCuTi膜15）を順に形成する工程と、次い
で、該銅チタン膜並びに窒化タングステン膜を該電極コ
ンタクト窓に於いて該シリコン半導体基板とコンタクト
する配線形状にパターニングする工程と、次いで、窒素
を含む雰囲気中で熱処理を行って該銅チタン膜をチタン
・ナイトライド膜（例えばTiN膜19）で覆われた銅膜
（例えばCu膜20）に変換すると共に該窒化タングステン
膜と該シリコン半導体基板との界面にタングステン・シ
リサイド膜（例えばWSix膜18）を生成する工程とが含ま
れてなるよう構成する。
前記手段を採ることに依り、耐エレクトロマイグレー
ション性に優れ且つ低抵抗であるCu膜からなる電極・配
線を有する半導体装置が実現され、しかも、そのCu膜は
TiN膜で覆われていることから、酸化され難く且つSiやS
iO2との反応も抑止され、従って、その信頼性は高めら
れ、また、高速化が可能になる。
ション性に優れ且つ低抵抗であるCu膜からなる電極・配
線を有する半導体装置が実現され、しかも、そのCu膜は
TiN膜で覆われていることから、酸化され難く且つSiやS
iO2との反応も抑止され、従って、その信頼性は高めら
れ、また、高速化が可能になる。
第１図及び第２図は本発明一実施例を解説する為の工
程要所に於ける半導体装置の要部切断側面図を表し、以
下、これ等の図を参照しつつ説明する。
程要所に於ける半導体装置の要部切断側面図を表し、以
下、これ等の図を参照しつつ説明する。
第１図参照 （１）−１ スパッタリング法を適用することに依り、半導体基板
１を覆うSiO2からなる絶縁膜２上に厚さ例えば1000
〔Å〕程度のWNx膜３を形成する。尚、スパッタリング
法は化学気相堆積（chemical vapor deposition:CVD）
法に代替することができる。
１を覆うSiO2からなる絶縁膜２上に厚さ例えば1000
〔Å〕程度のWNx膜３を形成する。尚、スパッタリング
法は化学気相堆積（chemical vapor deposition:CVD）
法に代替することができる。
（１）−２ スパッタリング法を適用することに依り、WNx膜３上
に厚さ例えば5000〔Å〕程度のCuTi膜４を形成する。
に厚さ例えば5000〔Å〕程度のCuTi膜４を形成する。
（１）−３ 通常のフォト・リソグラフィ技術に於けるレジスト・
プロセス及びArガスを用いたイオン・ミリング法（CuTi
に対して）或いはエッチング・ガスをSF6とする反応性
イオン・エッチング（reactive ion etching:RIE）法
（WNxに対して）を適用することに依り、CuTi膜４及びW
Nx膜３のパターニングを行って電極・配線形状にする。
プロセス及びArガスを用いたイオン・ミリング法（CuTi
に対して）或いはエッチング・ガスをSF6とする反応性
イオン・エッチング（reactive ion etching:RIE）法
（WNxに対して）を適用することに依り、CuTi膜４及びW
Nx膜３のパターニングを行って電極・配線形状にする。
第２図参照 （２）−１ N2雰囲気中で、800〔℃〕、30〔分〕のアニールを行
う。
う。
これに依り、CuTi膜４に含まれるTiがWNx膜３に含ま
れるN2と反応してCuTi膜４とWNx膜３との界面にTiN膜６
が生成され、そして、WNx膜３はＷ或いはW2N膜５に変換
される。また、CuTi膜４に含まれるTiは雰囲気をなして
いるN2と反応し、その表面にTiN膜７を生成させる。
れるN2と反応してCuTi膜４とWNx膜３との界面にTiN膜６
が生成され、そして、WNx膜３はＷ或いはW2N膜５に変換
される。また、CuTi膜４に含まれるTiは雰囲気をなして
いるN2と反応し、その表面にTiN膜７を生成させる。
前記のようにして、Tiが消費されることから、CuTi膜
４はCu膜８に変換される。そして、Cu膜８の周囲に生成
されたTiN膜６及び７が酸化或いはSiO2やSiとの反応を
防止することになる。
４はCu膜８に変換される。そして、Cu膜８の周囲に生成
されたTiN膜６及び７が酸化或いはSiO2やSiとの反応を
防止することになる。
第３図及び第４図は本発明の他の実施例を解説する為
の工程要所に於ける半導体装置の要部切断側面図を表
し、以下、これ等の図を参照しつつ説明する。
の工程要所に於ける半導体装置の要部切断側面図を表
し、以下、これ等の図を参照しつつ説明する。
第３図参照 （３）−１ Si半導体基板11に素子の一部である不純物拡散領域12
を形成する。
を形成する。
（３）−２ 全面にSiO2からなる絶縁膜13を形成する。
（３）−３ 絶縁膜13の選択的エッチングを行って電極コンタクト
窓を形成する。
窓を形成する。
（３）−４ スパッタリング法、例えば、Ar＋N2を用いたリアクテ
ィブ・スパッタリング法を適用することに依り、電極コ
ンタクト窓も含めた全面に厚さ例えば1000〔Å〕程度の
WNx膜14を形成する。尚、スパッタリング法は、CVD法、
例えばプラズマCVD法に代替することができる。その場
合、通常のＷ膜を形成する条件にN2を添加することで実
現される。
ィブ・スパッタリング法を適用することに依り、電極コ
ンタクト窓も含めた全面に厚さ例えば1000〔Å〕程度の
WNx膜14を形成する。尚、スパッタリング法は、CVD法、
例えばプラズマCVD法に代替することができる。その場
合、通常のＷ膜を形成する条件にN2を添加することで実
現される。
（３）−５ スパッタリング法を適用することに依り、WNx膜14上
に厚さ例えば5000〔Å〕程度のCuTi膜15を形成する。
尚、この場合のCuTiに於ける組成は、Cuに対してTiが10
〔重量％〕である。
に厚さ例えば5000〔Å〕程度のCuTi膜15を形成する。
尚、この場合のCuTiに於ける組成は、Cuに対してTiが10
〔重量％〕である。
第４図参照 （４）−１ N2雰囲気中で、800〔℃〕、30〔分〕のアニールを行
う。
う。
これに依り、CuTi膜15に含まれるTiがWNx膜14に含ま
れるN2と反応してCuTi膜15とWNx膜14との界面にTiN膜16
が生成され、そして、WNx膜14はＷ或いはW2N膜17に変換
されるると共に下地であるSi半導体基板11とも反応し、
従って、Si半導体基板11とＷ或いはW2N膜17との界面に
はWSix膜18が生成され、コンタクト抵抗は低下する。ま
た、CuTi膜15に含まれるTiは雰囲気をなしているN2とも
反応し、従って、その表面にTiN膜19が生成される。
れるN2と反応してCuTi膜15とWNx膜14との界面にTiN膜16
が生成され、そして、WNx膜14はＷ或いはW2N膜17に変換
されるると共に下地であるSi半導体基板11とも反応し、
従って、Si半導体基板11とＷ或いはW2N膜17との界面に
はWSix膜18が生成され、コンタクト抵抗は低下する。ま
た、CuTi膜15に含まれるTiは雰囲気をなしているN2とも
反応し、従って、その表面にTiN膜19が生成される。
前記のようにして、Tiが消費されることから、CuTi膜
15はCu膜20に変換され、そして、Cu膜20の周囲に生成さ
れたTiN膜16及び19が酸化或いはSiO2やSiとの反応を防
止する。
15はCu膜20に変換され、そして、Cu膜20の周囲に生成さ
れたTiN膜16及び19が酸化或いはSiO2やSiとの反応を防
止する。
本発明に依る半導体装置の製造方法に於いては、半導
体基板上に絶縁膜を形成する工程と、次いで、該絶縁膜
上に窒化タングステン膜及び銅チタン膜を順に形成する
工程と、次いで、該銅チタン膜及び窒化タングステン膜
を電極又は配線の少なくとも一方を含む形状にパターニ
ングする工程と、次いで、窒素を含む雰囲気中で熱処理
を行って該銅チタン膜をチタン・ナイトライド膜で覆わ
れた銅膜に変換する工程とが含まれてなるよう構成する
か、或いは、 シリコン半導体基板上に電極コンタクト窓をもつ絶縁
膜を形成する工程と、次いで、該電極コンタクト窓内及
び該絶縁膜上に窒化タングステン膜及び銅チタン膜を順
に形成する工程と、次いで、該銅チタン膜並びに窒化タ
ングステン膜を該電極コンタクト窓に於いて該シリコン
半導体基板とコンタクトする配線形状にパターニングす
る工程と、次いで、窒素を含む雰囲気中で熱処理を行っ
て該銅チタン膜をチタン・ナイトライド膜で覆われた銅
膜に変換すると共に該窒化タングステン膜と該シリコン
半導体基板との界面にタングステン・シリサイド膜を生
成する工程とが含まれてなるよう構成する。
体基板上に絶縁膜を形成する工程と、次いで、該絶縁膜
上に窒化タングステン膜及び銅チタン膜を順に形成する
工程と、次いで、該銅チタン膜及び窒化タングステン膜
を電極又は配線の少なくとも一方を含む形状にパターニ
ングする工程と、次いで、窒素を含む雰囲気中で熱処理
を行って該銅チタン膜をチタン・ナイトライド膜で覆わ
れた銅膜に変換する工程とが含まれてなるよう構成する
か、或いは、 シリコン半導体基板上に電極コンタクト窓をもつ絶縁
膜を形成する工程と、次いで、該電極コンタクト窓内及
び該絶縁膜上に窒化タングステン膜及び銅チタン膜を順
に形成する工程と、次いで、該銅チタン膜並びに窒化タ
ングステン膜を該電極コンタクト窓に於いて該シリコン
半導体基板とコンタクトする配線形状にパターニングす
る工程と、次いで、窒素を含む雰囲気中で熱処理を行っ
て該銅チタン膜をチタン・ナイトライド膜で覆われた銅
膜に変換すると共に該窒化タングステン膜と該シリコン
半導体基板との界面にタングステン・シリサイド膜を生
成する工程とが含まれてなるよう構成する。
前記構成を採ることに依り、耐エレクトロマイグレー
ション性に優れ且つ低抵抗であるCu膜からなる電極・配
線を有する半導体装置が実現され、しかも、そのCu膜は
TiN膜で覆われていることから、酸化され難く且つSiやS
iO2との反応も抑止され、従って、その信頼性は高めら
れ、また、高速化が可能になる。
ション性に優れ且つ低抵抗であるCu膜からなる電極・配
線を有する半導体装置が実現され、しかも、そのCu膜は
TiN膜で覆われていることから、酸化され難く且つSiやS
iO2との反応も抑止され、従って、その信頼性は高めら
れ、また、高速化が可能になる。
第１図及び第２図は本発明一実施例を説明する為の工程
要所に於ける半導体装置の要部切断側面図、第３図及び
第４図は本発明の他の実施例を説明する為の工程要所に
於ける半導体装置の要部切断側面図をそれぞれ表してい
る。 図に於いて、１は半導体基板、２は絶縁膜、３はWN
x膜、４はCuTi膜、５はＷ或いはW2N膜、６及び７はTiN
膜、８はCu膜をそれぞれ示している。
要所に於ける半導体装置の要部切断側面図、第３図及び
第４図は本発明の他の実施例を説明する為の工程要所に
於ける半導体装置の要部切断側面図をそれぞれ表してい
る。 図に於いて、１は半導体基板、２は絶縁膜、３はWN
x膜、４はCuTi膜、５はＷ或いはW2N膜、６及び７はTiN
膜、８はCu膜をそれぞれ示している。
Claims (2)
- 【請求項１】半導体基板上に絶縁膜を形成する工程と、 次いで、該絶縁膜上に窒化タングステン膜及び銅チタン
膜を順に形成する工程と、 次いで、該銅チタン膜及び窒化タングステン膜を電極又
は配線の少なくとも一方を含む形状にパターニングする
工程と、 次いで、窒素を含む雰囲気中で熱処理を行って該銅チタ
ン膜をチタン・ナイトライド膜で覆われた銅膜に変換す
る工程と が含まれてなることを特徴とする半導体装置の製造方
法。 - 【請求項２】シリコン半導体基板上に電極コンタクト窓
をもつ絶縁膜を形成する工程と、 次いで、該電極コンタクト窓内及び該絶縁膜上に窒化タ
ングステン膜及び銅チタン膜を順に形成する工程と、 次いで、該銅チタン膜並びに窒化タングステン膜を該電
極コンタクト窓に於いて該シリコン半導体基板とコンタ
クトする配線形状にパターニングする工程と、 次いで、窒素を含む雰囲気中で熱処理を行って該銅チタ
ン膜をチタン・ナイトライド膜で覆われた銅膜に変換す
ると共に該窒化タングステン膜と該シリコン半導体基板
との界面にタングステン・シリサイド膜を生成する工程
と が含まれてなることを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6104989A JP2714847B2 (ja) | 1989-03-15 | 1989-03-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6104989A JP2714847B2 (ja) | 1989-03-15 | 1989-03-15 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02240920A JPH02240920A (ja) | 1990-09-25 |
| JP2714847B2 true JP2714847B2 (ja) | 1998-02-16 |
Family
ID=13159977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6104989A Expired - Fee Related JP2714847B2 (ja) | 1989-03-15 | 1989-03-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2714847B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW310461B (ja) | 1995-11-10 | 1997-07-11 | Matsushita Electric Ind Co Ltd |
-
1989
- 1989-03-15 JP JP6104989A patent/JP2714847B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02240920A (ja) | 1990-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2915828B2 (ja) | 半導体の配線構造およびその製造方法 | |
| KR0152370B1 (ko) | 적층 구조의 배선을 갖고 있는 반도체 디바이스 및 그 제조 방법 | |
| US5447599A (en) | Self-aligned process for capping copper lines | |
| CA1306072C (en) | Refractory metal - titanium nitride conductive structures and processes for forming the same | |
| US6181013B1 (en) | Method for selective growth of Cu3Ge or Cu5Si for passivation of damascene copper structures and device manufactured thereby | |
| US4998157A (en) | Ohmic contact to silicon substrate | |
| JP3519632B2 (ja) | 半導体装置の製造方法 | |
| EP0260906B1 (en) | Method of producing semiconductor device and semiconductor device | |
| JPH05102155A (ja) | 銅配線構造体及びその製造方法 | |
| JP2714847B2 (ja) | 半導体装置の製造方法 | |
| US6111318A (en) | Semiconductor device comprising Cu--Ta and method for forming the semiconductor device | |
| JP2000068269A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2830540B2 (ja) | 多層配線の製造方法 | |
| JPH01255250A (ja) | 多層配線形成方法 | |
| KR100327092B1 (ko) | 반도체 소자의 구리 합금배선 형성방법 | |
| JP3120471B2 (ja) | 半導体装置の製造方法 | |
| JPH05102152A (ja) | 半導体装置 | |
| TW560034B (en) | Manufacturing method of copper interconnection | |
| JPH05102156A (ja) | 半導体装置 | |
| JPH03262125A (ja) | 半導体装置 | |
| JPH10163323A (ja) | 半導体装置の製造方法 | |
| JPH01270333A (ja) | 半導体装置の製造方法 | |
| JPH03190223A (ja) | 半導体装置の製造方法 | |
| JPH06252146A (ja) | 半導体装置 | |
| JPH04340254A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |