JPH04340254A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH04340254A
JPH04340254A JP16425591A JP16425591A JPH04340254A JP H04340254 A JPH04340254 A JP H04340254A JP 16425591 A JP16425591 A JP 16425591A JP 16425591 A JP16425591 A JP 16425591A JP H04340254 A JPH04340254 A JP H04340254A
Authority
JP
Japan
Prior art keywords
wiring
tungsten
forming
contact hole
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16425591A
Other languages
English (en)
Inventor
Toshiaki Tsutsumi
聡明 堤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP16425591A priority Critical patent/JPH04340254A/ja
Publication of JPH04340254A publication Critical patent/JPH04340254A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は半導体装置の製造方法
に関し、特にコンタクト孔を介した配線方法に関するも
のである。
【0002】
【従来の技術】LSIの高集積化,微細化に伴い層間配
線のためのコンタクト孔の径が小さくなり、配線の段差
被覆が悪く接触抵抗が大きくなるという問題点が生じて
いた。そのため、従来よりコンタクト孔を金属で埋め込
むという方法が採用されている。
【0003】例えば図5〜図9はコンタクト孔をタング
ステン(W)で埋め込む場合について工程順に示した断
面図である。
【0004】図5において半導体基板1上に第1の層間
絶縁膜例えばシリコン酸化膜7をCVD法により形成し
、更にこの上にAl合金例えばAlSi合金からなる第
1の配線2を、スパッタリング及びフォトリソグラフィ
及びエッチング技術で作製する。
【0005】なお、ここではこの第1の配線に接続され
るべきトランジスタ等の能動素子については、簡単のた
め省略している。
【0006】次にCVD法で第2の層間絶縁膜例えばシ
リコン酸化膜3をCVD法によってシリコン酸化膜7及
び第1の配線2上に形成する(図6)。更にその後フォ
トリソグラフィ及びエッチング技術によってコンタクト
孔4を形成し、第1の配線2を露呈させる(図7)。
【0007】次に金属弗化物例えばWF6 を原材料ガ
スとして含むCVD法により金属膜例えばタングステン
5を形成し、コンタクト孔4を埋め込む(図8)。この
時にCVD法の条件を適切に選べばタングステン5は第
1の配線2上にのみ形成され、埋め込みは自己整合的に
行われる。例えば原材料ガスとしてWF6 とSiH4
 を含有するものを用いてそれぞれの分圧を数mTor
rとし、流量比をSiH4 /WF6 <0.6 とし
、形成温度を約300℃とすればよい。
【0008】最後にタングステン5とコンタクトをとる
ように、Al合金例えばAlSi合金からなる第2の配
線6を、スパッタリング及びフォトリソグラフィ及びエ
ッチング技術で作製する。これにより第1の配線2と第
2の配線6は、層間をコンタクト孔4(タングステン5
)を介して導通する(図9)。
【0009】
【発明が解決しようとする課題】しかし、従来はタング
ステン5をWF6 を含む原材料ガスを用いてCVD法
によって形成していたので、第1の配線2の中のAlと
WF6 が反応して導電性の悪いAlF3 が生成され
ていた。即ちこのCVD法においては
【0010】
【化1】
【0011】
【化2】
【0012】という反応が進み、タングステンのみなら
ず、SiF4 とH2 とAlF3 が生成される。こ
のうちSiF4 とH2 は気体として排出されるがA
lF3 は固体として第1の配線2とタングステン5の
界面に残る。 このため、層間配線のコンタクト抵抗が増大し、またそ
のばらつきも大きくなり、図示されない半導体素子の電
気特性が不安定になりその信頼性を損なうことになると
いう問題点があった。
【0013】この発明はこのような問題点を解消するた
めになされたもので、第1の配線2の界面でのAlF3
 の形成を抑制し、安定でかつ低いコンタクト抵抗を有
する信頼性の高い半導体装置を得ることを目的とする。
【0014】
【課題を解決するための手段】この発明に係る半導体装
置の製造方法は、半導体基板上にAl合金からなる第1
の配線を形成する工程と、上記半導体基板及び上記第1
の配線上に層間絶縁膜を形成する工程と、上記層間絶縁
膜において上記第1の配線を露呈させるコンタクト孔を
形成する工程と、金属塩化物を含む原材料ガスを用いた
CVD法によって、上記第1の配線のうち上記コンタク
ト孔により露呈した部分に第1金属層を形成する工程と
、金属弗化物を含む原材料ガスを用いたCVD法によっ
て、上記コンタクト孔を埋め込む第2金属層を形成する
工程と、上記第2金属層とコンタクトする第2の配線を
形成する工程とを備える。
【0015】
【作用】この発明において、金属塩化物を含む原材料ガ
スはCVD法による金属形成の際に第1の配線とでAl
Cl3 を形成し、このAlCl3は気体となって排出
され、第1の配線の界面に絶縁物が形成されることはな
い。
【0016】
【実施例】図1〜図4はこの発明の一実施例を工程順に
示す断面図である。
【0017】図1は従来の場合と同様にしてコンタクト
孔4を設けたところまでを示す。1〜4は従来の場合と
全く同一のものである。
【0018】次に金属塩化物例えばWCl6 を原材料
ガスとして、CVD法により金属膜例えばタングステン
5aをAlSi合金からなる第1の配線2上に設ける(
図2)。このCVD法においては
【0019】
【化3】
【0020】という反応が進み、タングステンのみなら
ず、AlCl3 が生成される。このAlCl3 は気
体として排出されるので、従来の場合のように絶縁体と
して第1の配線2上に残ることはなく、したがってコン
タクト抵抗を悪化させることもない。また、上記反応に
よりAlがエッチングされるため、また表面にAl酸化
物が残存していてもAl酸化物が分解されるため、コン
タクト抵抗は安定化する。
【0021】なお、CVD法の条件を適切に選べばタン
グステン5aは第1の配線2上にのみ自己整合的に形成
される。例えばWCl6 の分圧として数mtorr,
形成温度として約400℃,キャリアガスとしてArを
用いれば、化3はAlの還元反応であるからAlSi合
金からなる第1の配線2上にのみタングステン5aが生
ずる。
【0022】次に従来の場合と同様にして、金属弗化物
例えばWF6 を原材料ガスに用いてCVD法により金
属膜例えばタングステン5bを形成し、コンタクト孔4
を埋め込む(図3)。なおWCl6 を原材料ガスとす
るCVD法ではAlを塩化して気体として排出するので
、このCVD法のみでコンタクト孔4を埋め込もうとす
ると、AlSi合金からなる第1の配線2を蝕刻してい
くことになり望ましくない。
【0023】またタングステン5bの形成は、従来の場
合と同様に、CVD法の条件を適切に選ぶことにより、
タングステン5a上に自己整合的に行うことができる。
【0024】更に従来の場合と同様に、タングステン5
bとコンタクトをとるようにAlSi合金からなる第2
の配線6を、スパッタリング及びフォトリソグラフィ技
術で作製する。これにより第1の配線2と第2の配線6
は、層間をコンタクト孔4(タングステン5a,5b)
を介して導通する(図4)。
【0025】なお、本例ではコンタクト孔4を埋め込む
金属としてタングステンの場合を示したが、モリブデン
,レニウム,タンタル,チタン,イリジウム,バナジウ
ム,クロム,オスミウム等の他の金属でもよい。また金
属塩化物を原材料ガスに用いたCVD法で形成される金
属(上記実施例ではタングステン5a)と、その上に設
けられる、金属弗化物を原材料ガスに用いたCVD法で
形成される金属(上記実施例ではタングステン5b)と
は同一である必要はない。
【0026】またコンタクト孔4を埋め込む金属は合金
であっても、また硅化金属であってもよい。本明細書に
おいて「金属」とは上記の様な場合をも含めたものをい
う。
【0027】また本発明では2層の配線の場合の例を示
したが、3層以上の配線の場合にも適用できる。
【0028】また実施例においては第1の層間絶縁膜例
えばシリコン酸化膜7を設けたがこれを設けなくても本
発明は効果を奏する。この明細書において「半導体基板
」とはこのようにその上に絶縁膜を有するものも含めた
ものをいう。
【0029】
【発明の効果】以上のように本発明の半導体装置の製造
方法は半導体基板上にAl合金からなる第1の配線を形
成する工程と、上記半導体基板及び上記第1の配線上に
層間絶縁膜を形成する工程と、上記層間絶縁膜において
上記第1の配線を露呈させるコンタクト孔を形成する工
程と、金属塩化物を含む原材料ガスを用いたCVD法に
よって、上記第1の配線のうち上記コンタクト孔により
露呈した部分に第1金属層を形成する工程と、金属弗化
物を含む原材料ガスを用いたCVD法によって、上記コ
ンタクト孔を埋め込む第2金属層を形成する工程と、上
記第2金属層とコンタクトする第2の配線を形成する工
程とを備え、金属塩化物を含む原材料ガスはCVD法に
よる金属形成の際に第1の配線とでAlCl3 を形成
し、このAlCl3 は気体となって排出されるので、
第1の配線の界面に絶縁物が形成されることがなく、安
定でかつ低いコンタクト抵抗を有する信頼性の高い半導
体装置を得ることができるという効果がある。
【図面の簡単な説明】
【図1】この発明の一実施例を工程順に示す断面図であ
る。
【図2】この発明の一実施例を工程順に示す断面図であ
る。
【図3】この発明の一実施例を工程順に示す断面図であ
る。
【図4】この発明の一実施例を工程順に示す断面図であ
る。
【図5】従来の技術を工程順に示す断面図である。
【図6】従来の技術を工程順に示す断面図である。
【図7】従来の技術を工程順に示す断面図である。
【図8】従来の技術を工程順に示す断面図である。
【図9】従来の技術を工程順に示す断面図である。
【符号の説明】
1  半導体基板 2  第1の配線 3  シリコン酸化膜 4  コンタント孔 5a,5b  タングステン

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  半導体基板上にAl合金からなる第1
    の配線を形成する工程と、上記半導体基板及び上記第1
    の配線上に層間絶縁膜を形成する工程と、上記層間絶縁
    膜において上記第1の配線を露呈させるコンタクト孔を
    形成する工程と、金属塩化物を含む原材料ガスを用いた
    CVD法によって、上記第1の配線のうち上記コンタク
    ト孔により露呈した部分に第1金属層を形成する工程と
    、金属弗化物を含む原材料ガスを用いたCVD法によっ
    て、上記コンタクト孔を埋め込む第2金属層を形成する
    工程と、上記第2金属層とコンタクトする第2の配線を
    形成する工程とを備える半導体装置の製造方法。
JP16425591A 1990-10-18 1991-07-04 半導体装置の製造方法 Pending JPH04340254A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16425591A JPH04340254A (ja) 1990-10-18 1991-07-04 半導体装置の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP28087090 1990-10-18
JP2-280870 1990-10-18
JP16425591A JPH04340254A (ja) 1990-10-18 1991-07-04 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH04340254A true JPH04340254A (ja) 1992-11-26

Family

ID=26489435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16425591A Pending JPH04340254A (ja) 1990-10-18 1991-07-04 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH04340254A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022000544A (ja) * 2016-12-02 2022-01-04 エーエスエム アイピー ホールディング ビー.ブイ. レニウム含有薄膜の原子層堆積
US11643728B2 (en) 2020-06-11 2023-05-09 Asm Ip Holding B.V. Atomic layer deposition and etching of transition metal dichalcogenide thin films

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022000544A (ja) * 2016-12-02 2022-01-04 エーエスエム アイピー ホールディング ビー.ブイ. レニウム含有薄膜の原子層堆積
US11821084B2 (en) 2016-12-02 2023-11-21 ASM IP Holding, B.V. Atomic layer deposition of rhenium containing thin films
US11643728B2 (en) 2020-06-11 2023-05-09 Asm Ip Holding B.V. Atomic layer deposition and etching of transition metal dichalcogenide thin films

Similar Documents

Publication Publication Date Title
US5420072A (en) Method for forming a conductive interconnect in an integrated circuit
US7709388B2 (en) Semiconductor device with a line and method of fabrication thereof
US6787468B2 (en) Method of fabricating metal lines in a semiconductor device
US7671470B2 (en) Enhanced mechanical strength via contacts
JP3100575B2 (ja) 半導体の開口に選択的に金属を蒸着する方法
US20100117232A1 (en) Semiconductor device and method for manufacturing the same
JP2000228372A (ja) 半導体装置の製造方法
US6274932B1 (en) Semiconductor device having metal interconnection comprising metal silicide and four conductive layers
US10361119B1 (en) Enlarged contact area structure using noble metal cap and noble metal liner
JP3027946B2 (ja) 半導体装置およびその製造方法
JP2591450B2 (ja) 半導体装置の製造方法
US20070152333A1 (en) Metal Interconnection of Semiconductor Device and Method of Fabricating the Same
KR100282927B1 (ko) 장벽금속막을 구비한 금속 배선 및 그 제조방법
US4957880A (en) Method for producing semiconductor device including a refractory metal pattern
JPS62206852A (ja) 半導体装置の製造方法
JPH04340254A (ja) 半導体装置の製造方法
JP3109269B2 (ja) 半導体装置の製造方法
JPH0594990A (ja) 多層配線の製造方法
JPH05299397A (ja) 金属プラグの形成方法
KR0150989B1 (ko) 반도체소자 배선 형성방법
KR100247643B1 (ko) 금속 배선 형성용 반응 챔버 및 이를 이용한 반도체 소자의 금속배선 형성방법
JP2983098B2 (ja) 半導体装置の製造方法
JPH09237768A (ja) 半導体装置及びその製造方法
JPH10173051A (ja) 配線形成方法
JPH0629237A (ja) 半導体装置及びその製造方法