JPH02240920A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02240920A JPH02240920A JP6104989A JP6104989A JPH02240920A JP H02240920 A JPH02240920 A JP H02240920A JP 6104989 A JP6104989 A JP 6104989A JP 6104989 A JP6104989 A JP 6104989A JP H02240920 A JPH02240920 A JP H02240920A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor substrate
- electrode
- copper
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000010949 copper Substances 0.000 claims abstract description 33
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 18
- IUYOGGFTLHZHEG-UHFFFAOYSA-N copper titanium Chemical compound [Ti].[Cu] IUYOGGFTLHZHEG-UHFFFAOYSA-N 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 15
- 239000010937 tungsten Substances 0.000 claims abstract description 13
- -1 tungsten nitride Chemical class 0.000 claims abstract description 13
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 11
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052802 copper Inorganic materials 0.000 claims abstract description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 6
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 6
- 239000010703 silicon Substances 0.000 claims abstract description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 5
- 238000010438 heat treatment Methods 0.000 claims abstract description 5
- 239000012298 atmosphere Substances 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 3
- 239000010936 titanium Substances 0.000 abstract description 17
- 238000006243 chemical reaction Methods 0.000 abstract description 11
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052681 coesite Inorganic materials 0.000 abstract description 5
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 5
- 229910052682 stishovite Inorganic materials 0.000 abstract description 5
- 229910052905 tridymite Inorganic materials 0.000 abstract description 5
- 238000004544 sputter deposition Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 101100441471 Caenorhabditis elegans cuti-1 gene Proteins 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
エレクトロマイグレーション耐性を向上した電極・配線
を形成するのに好適な半導体装置の製造方法に関し、 Ｃｕの電極・配線を用いても、Ｓｉや５ｉ０２との反応
が起こらず、低いコンタクト抵抗が得られるようにする
ことを目的とし、 半導体基板或いはシリコン半導体基板上に電極コンタク
ト窓を有する二酸化シリコンからなる絶縁膜を形成する
工程と、次いで、該電極コンタクト窓も含めた全面に窒
化タングステン膜並びに銅チタン膜を順に形成する工程
と、次いで、該銅チタン膜並びに窒化タングステン膜を
電極・配線の形状にパターニングする工程と、次いで、
窒素を含む雰囲気中で熱処理を行って前記銅チタン膜を
チタン・ナイトライド膜で覆われた銅膜に変換する工程
とが含まれてなるよう構成する。
を形成するのに好適な半導体装置の製造方法に関し、 Ｃｕの電極・配線を用いても、Ｓｉや５ｉ０２との反応
が起こらず、低いコンタクト抵抗が得られるようにする
ことを目的とし、 半導体基板或いはシリコン半導体基板上に電極コンタク
ト窓を有する二酸化シリコンからなる絶縁膜を形成する
工程と、次いで、該電極コンタクト窓も含めた全面に窒
化タングステン膜並びに銅チタン膜を順に形成する工程
と、次いで、該銅チタン膜並びに窒化タングステン膜を
電極・配線の形状にパターニングする工程と、次いで、
窒素を含む雰囲気中で熱処理を行って前記銅チタン膜を
チタン・ナイトライド膜で覆われた銅膜に変換する工程
とが含まれてなるよう構成する。
本発明は、エレクトロマイグレーション耐性を向上した
電極・配線を形成するのに好適な半導体装置の製造方法
に関する。
電極・配線を形成するのに好適な半導体装置の製造方法
に関する。
近年の超ＬＳＩ （ｖｅｒｙ ｌａｒｇｅ ５ｃ
ａｌｅ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ：
ＶＬＳ Ｉ）は益々高集積化されつつあり、それに伴
い、電極・配線のエレクトロマイグレーションに対する
耐性向上の要求が強くなっている。
ａｌｅ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ：
ＶＬＳ Ｉ）は益々高集積化されつつあり、それに伴
い、電極・配線のエレクトロマイグレーションに対する
耐性向上の要求が強くなっている。
（従来の技術）
従来、半導体装置の電極・配線には、主としてアルミニ
ウム（Ａｌ）合金、例えば、ＡＩ−シリコン（Ｓ ｉ）
或いはＡｆ−銅（Ｃｕ）などが使用されている。これは
、ＡＩ単独では、ヒロックが発生したり、コンタクト部
分でＳｉとの反応を生じたり、エレクトロマイグレーシ
ョンが発生するなどの問題がある為、これを緩和しよう
とする狙いからである。
ウム（Ａｌ）合金、例えば、ＡＩ−シリコン（Ｓ ｉ）
或いはＡｆ−銅（Ｃｕ）などが使用されている。これは
、ＡＩ単独では、ヒロックが発生したり、コンタクト部
分でＳｉとの反応を生じたり、エレクトロマイグレーシ
ョンが発生するなどの問題がある為、これを緩和しよう
とする狙いからである。
然しなから、半導体装置の高集積化が進展するにつれ、
配線幅は更に縮小されつつあることから、前記したよう
に、Ａ１合金を用いてもエレクトロマイグレーションは
回避できない状態になってきた。
配線幅は更に縮小されつつあることから、前記したよう
に、Ａ１合金を用いてもエレクトロマイグレーションは
回避できない状態になってきた。
ところで、電極・配線にＣｕを使用すると、低抵抗で且
つエレクトロマイグレーション耐性に優れていることが
判っている。然しながら、Ｃｕは。
つエレクトロマイグレーション耐性に優れていることが
判っている。然しながら、Ｃｕは。
Ｓｉや二酸化シリコン（Ｓｉ０２）と容易に反応してｐ
ｎ接合リーク電流を発生するようになるので、Ｃｕの電
極・配線を形成する場合には、何らかのバリヤ・メタル
膜を介在させる必要がある。
ｎ接合リーク電流を発生するようになるので、Ｃｕの電
極・配線を形成する場合には、何らかのバリヤ・メタル
膜を介在させる必要がある。
本発明は、Ｃｕの電極・配線を用いても、ＳｉやＳｔＯ
，との反応が起こらず、低いコンタクト抵抗が得られる
ようにしようとする。
，との反応が起こらず、低いコンタクト抵抗が得られる
ようにしようとする。
（課題を解決するための手段）
本発明者は、Ｃｕの電極・配線について多くの実験を行
った結果、Ｃｕチタン（Ｔｉ）と窒化タングステン（Ｗ
Ｎ、）とを用いると優れたＣｕ電極・配線が得られるこ
とを見出した。
った結果、Ｃｕチタン（Ｔｉ）と窒化タングステン（Ｗ
Ｎ、）とを用いると優れたＣｕ電極・配線が得られるこ
とを見出した。
即ち、半導体基板上にＷＮ、＠とＣｕＴ ｉ膜とを順に
形成し、Ｎ２を含む雰凹気でアニールを行うと、ＣｕＴ
ｉ膜に含まれるＴｉは、ＷＮ、膜に含まれるＮ２及び雰
囲気中のＮ２の両方と反応するので、Ｃｕ Ｔ ｉ膜に
於けるＴｉは消費され純ＣＵ膜に変化すると共にその周
囲はチタン・ナイトライド（Ｔ ｉ Ｎ） ｙ４で覆わ
れ□る：このＴｉＮ膜が形成されることで、Ｃｕ膜が３
ｉ’ＰＳｉＯｚと反応することは完全に回避でき、また
、Ｃｕ膜の酸化も防止される。また、ＣｕＴｉ膜に於け
るＴ１は、その下地であるＷＮ、膜の方向にも拡散して
ＴｉＮ膜を生成する。この場合及びＣｕ膜の反応や酸化
を防止する為にＴｉＮ膜を別設する場合を比較すると、
ＣｕＴｉ膜に於けるＴｉの消費量は格段に多いことから
、その分だけＣｕ膜の純度は向上し、電極・配線として
の抵抗値は低下することが確認されている。これを実験
した結果のデータをまとめたものが次表である。
形成し、Ｎ２を含む雰凹気でアニールを行うと、ＣｕＴ
ｉ膜に含まれるＴｉは、ＷＮ、膜に含まれるＮ２及び雰
囲気中のＮ２の両方と反応するので、Ｃｕ Ｔ ｉ膜に
於けるＴｉは消費され純ＣＵ膜に変化すると共にその周
囲はチタン・ナイトライド（Ｔ ｉ Ｎ） ｙ４で覆わ
れ□る：このＴｉＮ膜が形成されることで、Ｃｕ膜が３
ｉ’ＰＳｉＯｚと反応することは完全に回避でき、また
、Ｃｕ膜の酸化も防止される。また、ＣｕＴｉ膜に於け
るＴ１は、その下地であるＷＮ、膜の方向にも拡散して
ＴｉＮ膜を生成する。この場合及びＣｕ膜の反応や酸化
を防止する為にＴｉＮ膜を別設する場合を比較すると、
ＣｕＴｉ膜に於けるＴｉの消費量は格段に多いことから
、その分だけＣｕ膜の純度は向上し、電極・配線として
の抵抗値は低下することが確認されている。これを実験
した結果のデータをまとめたものが次表である。
本発明に於いて、Ｃｕからなる電極・配線を形成するの
に、出発材料としてＣｕ Ｔ ｉを採用した理由は、Ｔ
ｉがＮ２と反応し、Ｃｕの保護膜として作用する°Ｔｉ
Ｎを生成し易いことに依るものであり、また、ＣｕＴｉ
の下地にＷＮ、を採用した理由は、Ｎ２を放出してＴｉ
Ｎを生成し易（、且つ、その下地がＳｉであれば、それ
と反応してＷＳｉｌｌを生成し易いことに依るものであ
る。
に、出発材料としてＣｕ Ｔ ｉを採用した理由は、Ｔ
ｉがＮ２と反応し、Ｃｕの保護膜として作用する°Ｔｉ
Ｎを生成し易いことに依るものであり、また、ＣｕＴｉ
の下地にＷＮ、を採用した理由は、Ｎ２を放出してＴｉ
Ｎを生成し易（、且つ、その下地がＳｉであれば、それ
と反応してＷＳｉｌｌを生成し易いことに依るものであ
る。
前記したところから、本発明に依る半導体装置製造方法
に於いては、半導体基板或いはシリコン半導体基板（例
えば半導体基板１或いはＳｉ半導体基板１１）上に電極
コンタクト窓を有する二酸化シリコンからなる絶縁Ｊｌ
ｌ（例えば）を形成する工程と、次いで、該電極コンタ
クト窓も含めた全面に窒化タングステン膜（例えばＷＮ
、膜３）並びに銅チタン膜（例えばＣｕＴｉ膜４）を順
に形成する工程と、次いで、該銅チタン膜並びに窒化タ
ングステン膜を電極・配線の形状にパターニングする工
程と、次いで、窒素を含む雰囲気中で熱処理を行って前
記銅チタン膜をチタン・ナイトライド膜（例えばＴｉＮ
１ｉ６及び７）で覆われた銅膜（例えばＣｕ膜８）に変
換する工程とが含まれてなるよう構成する。
に於いては、半導体基板或いはシリコン半導体基板（例
えば半導体基板１或いはＳｉ半導体基板１１）上に電極
コンタクト窓を有する二酸化シリコンからなる絶縁Ｊｌ
ｌ（例えば）を形成する工程と、次いで、該電極コンタ
クト窓も含めた全面に窒化タングステン膜（例えばＷＮ
、膜３）並びに銅チタン膜（例えばＣｕＴｉ膜４）を順
に形成する工程と、次いで、該銅チタン膜並びに窒化タ
ングステン膜を電極・配線の形状にパターニングする工
程と、次いで、窒素を含む雰囲気中で熱処理を行って前
記銅チタン膜をチタン・ナイトライド膜（例えばＴｉＮ
１ｉ６及び７）で覆われた銅膜（例えばＣｕ膜８）に変
換する工程とが含まれてなるよう構成する。
（作用）
前記手段を採ることに依り、耐エレクトロマイグレーシ
ョン性に優れ且つ低抵抗であるＣｕ膜からなる電極・配
線を有する半導体装置が実現され、しかも、そのＣｕ膜
はＴｉＮ膜で覆われていることから、酸化され難く且つ
Ｓｔや５ｉｏｚとの反応も抑止され、従って、その信顛
性は高められ、また、高速化が可能になる。
ョン性に優れ且つ低抵抗であるＣｕ膜からなる電極・配
線を有する半導体装置が実現され、しかも、そのＣｕ膜
はＴｉＮ膜で覆われていることから、酸化され難く且つ
Ｓｔや５ｉｏｚとの反応も抑止され、従って、その信顛
性は高められ、また、高速化が可能になる。
第１図及び第２図は本発明一実施例を解説する為の工程
要所に於ける半導体装置の要部切断側面図を表し、以下
、これ等の図を参照しつつ説明する。
要所に於ける半導体装置の要部切断側面図を表し、以下
、これ等の図を参照しつつ説明する。
第１図参照
スパッタリング法を適用することに依り、半導体基板ｌ
を覆うＳ ｉ Ｏ２からなる絶縁膜２上に厚さ例えば１
０００ （人〕程度のＷＮ、膜３を形成する。尚、スパ
ッタリング法は化学気相堆積（ｃｈｅｍｉｃａｌ ｖ
ａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）法に代替
することができる。
を覆うＳ ｉ Ｏ２からなる絶縁膜２上に厚さ例えば１
０００ （人〕程度のＷＮ、膜３を形成する。尚、スパ
ッタリング法は化学気相堆積（ｃｈｅｍｉｃａｌ ｖ
ａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）法に代替
することができる。
スパッタリング法を適用することに依り、ＷＮ、膜３上
に厚さ例えば５０００ （人）程度のＣｕＴｉ膜４を形
成する。
に厚さ例えば５０００ （人）程度のＣｕＴｉ膜４を形
成する。
通常のフォト・リソグラフィ技術に於けるレジスト・プ
ロセス及びＡｒガスを用いたイオン・ミリング法（Ｃｕ
Ｔｉに対して）或いはエツチング・ガスをＳＦ、とする
反応性イオン・エツチング（ｒｅａｃｔｉｖｅ ｉｏ
ｎ ｅｔｃｈｉｎｇ：ＲＩＥ）法（Ｗ Ｎ ｘに対し
て）を適用することに依り、ＣｕＴｉ膜４及びＷＮ、膜
３のパターニングを行って電極・配線形状にする。
ロセス及びＡｒガスを用いたイオン・ミリング法（Ｃｕ
Ｔｉに対して）或いはエツチング・ガスをＳＦ、とする
反応性イオン・エツチング（ｒｅａｃｔｉｖｅ ｉｏ
ｎ ｅｔｃｈｉｎｇ：ＲＩＥ）法（Ｗ Ｎ ｘに対し
て）を適用することに依り、ＣｕＴｉ膜４及びＷＮ、膜
３のパターニングを行って電極・配線形状にする。
第２図参照
Ｎ２雰囲気中で、８００ （℃） 、３０ （分）のア
ニールを行う。
ニールを行う。
これに依り、Ｃｕ Ｔ ｉ膜４に含まれるＴｉがＷＮ、
膜３に含まれるＮ２と反応してＣｕ Ｔ ｉＷ４４ ト
ＷＮ、 ＠ ３ ト（Ｆ）界面に：Ｔ ｉ ＮＪＩＩ６
カ生成され、そして、ＷＮ、 １ＩＩ３はＷ或いはｗ
ｔ Ｎ膜５に変換される。また、ＣｕＴｉ膜４に含まれ
るＴｉは雰囲気をなしているＮ２と反応し、その表面に
ＴｉＮ膜７を生成させる。
膜３に含まれるＮ２と反応してＣｕ Ｔ ｉＷ４４ ト
ＷＮ、 ＠ ３ ト（Ｆ）界面に：Ｔ ｉ ＮＪＩＩ６
カ生成され、そして、ＷＮ、 １ＩＩ３はＷ或いはｗ
ｔ Ｎ膜５に変換される。また、ＣｕＴｉ膜４に含まれ
るＴｉは雰囲気をなしているＮ２と反応し、その表面に
ＴｉＮ膜７を生成させる。
前記のようにして、Ｔｉが消費されることから、ＣｕＴ
ｉ膜４はＣｕ ＷＡ８に変換される。そして、Ｃｕ膜８
の周囲に生成されたＴｉＮ膜６及び７が酸化或いは５Ｓ
Ｏ２やＳｉとの反応を防止することになる。
ｉ膜４はＣｕ ＷＡ８に変換される。そして、Ｃｕ膜８
の周囲に生成されたＴｉＮ膜６及び７が酸化或いは５Ｓ
Ｏ２やＳｉとの反応を防止することになる。
第３図及び第４図は本発明の他の実施例を解説する為の
工程要所に於ける半導体装置の要部切断側面図を表し、
以下、これ等の図を参照しつつ説明する。
工程要所に於ける半導体装置の要部切断側面図を表し、
以下、これ等の図を参照しつつ説明する。
第３図参照
＋３）−１
Ｓｔ半導体基板１１に素子の一部である不純物拡散領域
１２を形成する。
１２を形成する。
全面にＳ ｉ Ｏ２からなる絶縁膜１３を形成する。
（３ｉ３
絶縁膜１３の選択的エツチングを行って電極コンタクト
窓を形成する。
窓を形成する。
スパッタリング法、例えば、Ａｒ＋Ｎｇを用いたりアク
ティブ・スパッタリング法を適用することに依り、電極
コンタクト窓も含めた全面に厚さ例えば１０００ （入
〕程度のＷＮ、膜ｌ４を形成する。尚、スパッタリング
法は、ＣＶＤ法、例えばプラズマＣＶＤ法に代替するこ
とができる。その場合、通常のＷ膜を形成する条件にＮ
！を添加することで実現される。
ティブ・スパッタリング法を適用することに依り、電極
コンタクト窓も含めた全面に厚さ例えば１０００ （入
〕程度のＷＮ、膜ｌ４を形成する。尚、スパッタリング
法は、ＣＶＤ法、例えばプラズマＣＶＤ法に代替するこ
とができる。その場合、通常のＷ膜を形成する条件にＮ
！を添加することで実現される。
スパッタリング法を適用することに依り、ＷＮ８膜１４
上に厚さ例えば５０００ （人〕程度のＣｕＴｉ膜１５
全１５する。尚、この場合のＣｕＴｉに於ける組成は、
Ｃｕに対してＴｉが１０（重量％〕である。
上に厚さ例えば５０００ （人〕程度のＣｕＴｉ膜１５
全１５する。尚、この場合のＣｕＴｉに於ける組成は、
Ｃｕに対してＴｉが１０（重量％〕である。
第４図参照
Ｎ２雰囲気中で、８００ （ｔ’） 、３０ （分〕の
アニールを行う。
アニールを行う。
これに依り、ＣｕＴｉ１１１５に含まれるＴｉがＷＮ、
ｌ膜１４に含まれるＮ２と反応してＣｕＴｉ１！１５と
ＷＮｘ膜１４との界面にＴ ｉ Ｎ膜１６が生成され、
そして、ＷＮ、膜１４はＷ或いはＷ、Ｎ１１１１７に変
換されるると共に下地であるＳｉ半導体基板１１とも反
応し、従って、ＳＳ半導体基板１１とＷ或いはＷ、Ｎ膜
１７との界面にはＷＳｉｘ膜１８が生成され、コンタク
ト抵抗は低下する。また、ＣｕＴｉ１！１５に含まれる
Ｔｉは雰囲気をなしているＮｚとも反応し、従って、そ
の表面にＴｉＮ１１１９が生成される。
ｌ膜１４に含まれるＮ２と反応してＣｕＴｉ１！１５と
ＷＮｘ膜１４との界面にＴ ｉ Ｎ膜１６が生成され、
そして、ＷＮ、膜１４はＷ或いはＷ、Ｎ１１１１７に変
換されるると共に下地であるＳｉ半導体基板１１とも反
応し、従って、ＳＳ半導体基板１１とＷ或いはＷ、Ｎ膜
１７との界面にはＷＳｉｘ膜１８が生成され、コンタク
ト抵抗は低下する。また、ＣｕＴｉ１！１５に含まれる
Ｔｉは雰囲気をなしているＮｚとも反応し、従って、そ
の表面にＴｉＮ１１１９が生成される。
前記のようにして、Ｔｉが消費されることから、ＣｕＴ
ｉ膜１５全１５膜２０に変換され、そして、Ｃｕ膜２０
の周囲に生成されたＴｉＮ膜１６及び１９が酸化或いは
Ｓ ｉ Ｏ２やＳｉとの反応を防止する。
ｉ膜１５全１５膜２０に変換され、そして、Ｃｕ膜２０
の周囲に生成されたＴｉＮ膜１６及び１９が酸化或いは
Ｓ ｉ Ｏ２やＳｉとの反応を防止する。
本発明に依る半導体装置の製造方法に於いては、半導体
基板或いはシリコン半導体基板上に電極コンタクト窓を
有する二酸化シリコンからなる絶縁膜を形成し、該電極
コンタクト窓も含めた全面に窒化タングステン膜並びに
銅チタン膜を順に形成し、該銅チタン膜並びに窒化タン
グステン膜を電極・配線の形状にバターニングし、窒素
を含む雰囲気中で熱処理を行って前記銅チタン膜をチタ
ンナイトライド膜で覆われた銅膜に変換するようにして
いる。
基板或いはシリコン半導体基板上に電極コンタクト窓を
有する二酸化シリコンからなる絶縁膜を形成し、該電極
コンタクト窓も含めた全面に窒化タングステン膜並びに
銅チタン膜を順に形成し、該銅チタン膜並びに窒化タン
グステン膜を電極・配線の形状にバターニングし、窒素
を含む雰囲気中で熱処理を行って前記銅チタン膜をチタ
ンナイトライド膜で覆われた銅膜に変換するようにして
いる。
前記構成を採ることに依り、耐エレクトロマイグレーシ
ラン性に優れ且つ低抵抗であるＣｕ１ｌＩからなる電極
・配線を有する半導体装置が実現され、しかも、そのＣ
ｕ１ｌはＴ ｉ Ｎｉｌで覆われていることから、酸化
され難く且つＳｔやＳ ｉ Ｏ２との反応も抑止され、
従って、その信幀性は高められ、また、高速化が可能に
なる。
ラン性に優れ且つ低抵抗であるＣｕ１ｌＩからなる電極
・配線を有する半導体装置が実現され、しかも、そのＣ
ｕ１ｌはＴ ｉ Ｎｉｌで覆われていることから、酸化
され難く且つＳｔやＳ ｉ Ｏ２との反応も抑止され、
従って、その信幀性は高められ、また、高速化が可能に
なる。
第１図及び第２図は本発明一実施例を説明する為の工程
要所に於ける半導体装置の要部切断側面図、第３図及び
第４図は本発明の他の実施例を説明する為の工程要所に
於ける半導体装置の要部切断側面図をそれぞれ表してい
る。 図に於いて、１は半導体基板、２は絶縁膜、３はＷＮ、
膜、４はＣｕＴ ｉ膜、５はＷ或いはＷ２Ｎ膜、６及び
７はＴｉＮ膜、８はＣｕ膜をそれぞれ示している。 半導体装置の要部切断側面図 半導体装置の要部切断側面図 第２図
要所に於ける半導体装置の要部切断側面図、第３図及び
第４図は本発明の他の実施例を説明する為の工程要所に
於ける半導体装置の要部切断側面図をそれぞれ表してい
る。 図に於いて、１は半導体基板、２は絶縁膜、３はＷＮ、
膜、４はＣｕＴ ｉ膜、５はＷ或いはＷ２Ｎ膜、６及び
７はＴｉＮ膜、８はＣｕ膜をそれぞれ示している。 半導体装置の要部切断側面図 半導体装置の要部切断側面図 第２図
Claims (2)
- （１）半導体基板上に電極コンタクト窓を有する二酸化
シリコンからなる絶縁膜を形成する工程と、次いで、該
電極コンタクト窓も含めた全面に窒化タングステン膜並
びに銅チタン膜を順に形成する工程と、 次いで、該銅チタン膜並びに窒化タングステン膜を電極
・配線の形状にパターニングする工程と、 次いで、窒素を含む雰囲気中で熱処理を行って前記銅チ
タン膜をチタン・ナイトライド膜で覆われた銅膜に変換
する工程と が含まれてなることを特徴とする半導体装置の製造方法
。 - （２）前記半導体基板がシリコン半導体基板であること
を特徴とする請求項（１）記載の半導体装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6104989A JP2714847B2 (ja) | 1989-03-15 | 1989-03-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6104989A JP2714847B2 (ja) | 1989-03-15 | 1989-03-15 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02240920A true JPH02240920A (ja) | 1990-09-25 |
| JP2714847B2 JP2714847B2 (ja) | 1998-02-16 |
Family
ID=13159977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6104989A Expired - Fee Related JP2714847B2 (ja) | 1989-03-15 | 1989-03-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2714847B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6260266B1 (en) | 1995-11-10 | 2001-07-17 | Matsushita Electric Industrial Co., Ltd. | Method of forming wire interconnection wire |
-
1989
- 1989-03-15 JP JP6104989A patent/JP2714847B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6260266B1 (en) | 1995-11-10 | 2001-07-17 | Matsushita Electric Industrial Co., Ltd. | Method of forming wire interconnection wire |
| US6664178B2 (en) | 1995-11-10 | 2003-12-16 | Matsushita Electric Industrial Co., Ltd. | Method of forming buried interconnecting wire |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2714847B2 (ja) | 1998-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1306072C (en) | Refractory metal - titanium nitride conductive structures and processes for forming the same | |
| KR0152370B1 (ko) | 적층 구조의 배선을 갖고 있는 반도체 디바이스 및 그 제조 방법 | |
| JP2915828B2 (ja) | 半導体の配線構造およびその製造方法 | |
| JPH10223900A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH04211122A (ja) | 集積回路装置とそれを製造する方法 | |
| KR20000052450A (ko) | 무기 장벽 박막의 부착 촉진 방법 | |
| JPH0736403B2 (ja) | 耐火金属の付着方法 | |
| JP2000260769A (ja) | 半導体装置の製造方法 | |
| JP2809196B2 (ja) | 半導体装置の製造方法 | |
| KR100382539B1 (ko) | 반도체소자의 전극 보호막 형성방법 | |
| JPH04354133A (ja) | 銅配線の形成方法 | |
| JP2001298022A (ja) | 半導体装置及びその製造方法 | |
| US6111318A (en) | Semiconductor device comprising Cu--Ta and method for forming the semiconductor device | |
| KR100290467B1 (ko) | 반도체소자의확산방지막형성방법 | |
| US5998297A (en) | Method of etching copper or copper-doped aluminum | |
| JPH02240920A (ja) | 半導体装置の製造方法 | |
| KR910000928B1 (ko) | 반도체장치의 제조방법 | |
| JP3120471B2 (ja) | 半導体装置の製造方法 | |
| JPH05102152A (ja) | 半導体装置 | |
| EP0849806A2 (en) | Improvements in or relating to semiconductor devices having tungsten nitride sidewalls | |
| JPS62104174A (ja) | 半導体装置及びその製造方法 | |
| JPH061774B2 (ja) | 半導体装置 | |
| JP3127585B2 (ja) | メタルプラグの形成方法 | |
| EP0225224A2 (en) | After oxide metal alloy process | |
| JPH05308057A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |