JPS62133714A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62133714A JPS62133714A JP27551585A JP27551585A JPS62133714A JP S62133714 A JPS62133714 A JP S62133714A JP 27551585 A JP27551585 A JP 27551585A JP 27551585 A JP27551585 A JP 27551585A JP S62133714 A JPS62133714 A JP S62133714A
- Authority
- JP
- Japan
- Prior art keywords
- film
- deposited
- semiconductor device
- alsi
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業−にの利用分野〕
この発明は、半導体装置の製造方法に関し、特に配線構
造ならびにコンタク１−ボールに関するものである。
造ならびにコンタク１−ボールに関するものである。
「従来の技術〕
第２図ｔａ＋およびＣｂｌは従来の半導体装置の製造方
法における順次の工程を示す断面図であり、図において
、（１）はｐ型シリコン裁板、（２）はｐ型シリコン基
板（１）に選択的に形成されたｎ型拡散領域、（３）は
ｐ型シリコン基板（１１上に形成された絶縁膜、（４）
は絶縁膜（３）にｎ型拡散領域（２）を露呈するように
穿設されたコンタクトホール、（５）はコンタクトホー
ル（４）を含むｋｌ！！縁膜（３）の全面に堆積された
ＡρＳｉ膜、（６）は熱処理によって析出した３ｉであ
る。
法における順次の工程を示す断面図であり、図において
、（１）はｐ型シリコン裁板、（２）はｐ型シリコン基
板（１）に選択的に形成されたｎ型拡散領域、（３）は
ｐ型シリコン基板（１１上に形成された絶縁膜、（４）
は絶縁膜（３）にｎ型拡散領域（２）を露呈するように
穿設されたコンタクトホール、（５）はコンタクトホー
ル（４）を含むｋｌ！！縁膜（３）の全面に堆積された
ＡρＳｉ膜、（６）は熱処理によって析出した３ｉであ
る。
次に、工程について説明する。まず、第２図ｔａ＋に示
すように、ｐ型シリコン基板（１）中にｎ型拡散領域（
２）を選択的に形成した後、絶縁膜（３）を堆積しコン
タクトポール（４）をｊ社択的に形成する。次に、第２
図（ｂｌに示すように、Ａｓｓ ｉ膜（５）を堆積し熱
処理を行ってｎ型拡散領域（２）とのオーミックコンタ
クトをとる。
すように、ｐ型シリコン基板（１）中にｎ型拡散領域（
２）を選択的に形成した後、絶縁膜（３）を堆積しコン
タクトポール（４）をｊ社択的に形成する。次に、第２
図（ｂｌに示すように、Ａｓｓ ｉ膜（５）を堆積し熱
処理を行ってｎ型拡散領域（２）とのオーミックコンタ
クトをとる。
従来の半導体装置の製造方法は以−にのように構成され
ているので、ＡｆｆＳ ｉ膜（５）とｎ型拡散領域（２
）とのオーミックコンタクトを得るときに熱処理を行う
と第２図（ｂｌに示すように５ｉ（６１の析出が起こり
、場合によってば析出したＳ ｉ （６１かコンタクト
部を塞いで接触抵抗が高くなったり、接触不良を引き起
こすという問題点があった。この問題点はｍｌンタクト
面積か微細になるに従って顕著になる。
ているので、ＡｆｆＳ ｉ膜（５）とｎ型拡散領域（２
）とのオーミックコンタクトを得るときに熱処理を行う
と第２図（ｂｌに示すように５ｉ（６１の析出が起こり
、場合によってば析出したＳ ｉ （６１かコンタクト
部を塞いで接触抵抗が高くなったり、接触不良を引き起
こすという問題点があった。この問題点はｍｌンタクト
面積か微細になるに従って顕著になる。
この発明は上記のような問題点を解消するためになされ
たもので、析出するＳｉの童をン戊少させ良好ｔ「オー
ミックコンタクトが得られるようにする半導体装置の製
造方法を得ることを目的とする。
たもので、析出するＳｉの童をン戊少させ良好ｔ「オー
ミックコンタクトが得られるようにする半導体装置の製
造方法を得ることを目的とする。
この発明に係る半導体装置の製造方法ＩＪ：、Ａ７！Ｓ
ｉｌ模トの全面にポリシリコン膜を堆積して２層構造に
することにより、Ｓｉの析出をＡ７！５ｉｌｉと・ノク
リシリ：ＩンＨりとの界面に発生さ−υ、Ａ７！Ｓｊ肋
とシリコン基板との界面での８１の析出を減少さ・ｌた
ものである。
ｉｌ模トの全面にポリシリコン膜を堆積して２層構造に
することにより、Ｓｉの析出をＡ７！５ｉｌｉと・ノク
リシリ：ＩンＨりとの界面に発生さ−υ、Ａ７！Ｓｊ肋
とシリコン基板との界面での８１の析出を減少さ・ｌた
ものである。
この発明における半導体装置の製造方法は、ポリシリコ
ン膜をＡ＃Ｓｉ膜の表面に堆積することにより、その後
の熱処理によるＳｉの析出をＡｆｆＳｉ膜の表面に分布
さ−υ、ＡＩＳ ｉ膜とシリコン基板との界面でのＳｉ
の析出を抑え、良好なオーミックコンタクトが得られる
ようにする。
ン膜をＡ＃Ｓｉ膜の表面に堆積することにより、その後
の熱処理によるＳｉの析出をＡｆｆＳｉ膜の表面に分布
さ−υ、ＡＩＳ ｉ膜とシリコン基板との界面でのＳｉ
の析出を抑え、良好なオーミックコンタクトが得られる
ようにする。
以下、この発明の一実施例を図について説明する。第１
図＋ａ＋および（ｂｌにおいて、（１１〜（６）は第２
図ｔａ＋および（ｂｌに示した従来の半導体装置の製造
方法におけるものと同様のものである。（７ンε；Ｊ：
Ａｊ！Ｓｉ膜ｆ５Ｌｌ−にｆｌｆ積されたポリシリコン
膜である。
図＋ａ＋および（ｂｌにおいて、（１１〜（６）は第２
図ｔａ＋および（ｂｌに示した従来の半導体装置の製造
方法におけるものと同様のものである。（７ンε；Ｊ：
Ａｊ！Ｓｉ膜ｆ５Ｌｌ−にｆｌｆ積されたポリシリコン
膜である。
次に、二Ｉ−稈について説明する。第１図（＝１）に示
すように、ｐ型シリコン基板（１）中にｎ型拡散領域（
２）を選択的に形成した後、絶縁膜（３）を堆積しコン
タクトホール（４）を選択的に形成する。次に、第１図
（１１）に示すように、コンタクトホール（４）を含む
絶縁膜（３）の全面にＡｊ！Ｓｉ膜（５）を１１１積し
、さらにＡａＳ ｉ ＩＩＵ （５１−１にポリシリコ
ン膜（７）を堆積する。
すように、ｐ型シリコン基板（１）中にｎ型拡散領域（
２）を選択的に形成した後、絶縁膜（３）を堆積しコン
タクトホール（４）を選択的に形成する。次に、第１図
（１１）に示すように、コンタクトホール（４）を含む
絶縁膜（３）の全面にＡｊ！Ｓｉ膜（５）を１１１積し
、さらにＡａＳ ｉ ＩＩＵ （５１−１にポリシリコ
ン膜（７）を堆積する。
次に、？ｐＨ処理を施し゛Ｃオーミックコンタクトを形
成するが、へ１Ｓｉ膜（５）の表面にポリシリ：ｌンＭ
ｕ （７）を１１を積しであるため、この熱処理番こよ
りＳｉがＡｆｆＳｉ膜（５）の表面に均一に析出し、コ
ンタクｉ・部での３ｉの析出を減少さ・ｌる・二とがで
き、良好なオーミックコンタクトが得られる。
成するが、へ１Ｓｉ膜（５）の表面にポリシリ：ｌンＭ
ｕ （７）を１１を積しであるため、この熱処理番こよ
りＳｉがＡｆｆＳｉ膜（５）の表面に均一に析出し、コ
ンタクｉ・部での３ｉの析出を減少さ・ｌる・二とがで
き、良好なオーミックコンタクトが得られる。
なお、上記実施例ではｎ型半導体基板、ｎ型拡散領域に
ついて述べたがｎ型半導体基板、ｎ型拡散領域であって
も上記実施例と同様の効果を奏する。
ついて述べたがｎ型半導体基板、ｎ型拡散領域であって
も上記実施例と同様の効果を奏する。
また、ノンドープポリシリコンｌφの代わりにｐ型ポリ
シリコン膜を用いても上記実施例と同様の効果を奏する
。例えば、ボロンをドープしたポリシリコン膜を使用す
ることができる。
シリコン膜を用いても上記実施例と同様の効果を奏する
。例えば、ボロンをドープしたポリシリコン膜を使用す
ることができる。
さらに、Ａ６Ｓｉ膜の代わりにＡρ５ｉＴｉ膜またはＡ
Ｉ Ｓ ｉ Ｃ１１膜を用いることができる。
Ｉ Ｓ ｉ Ｃ１１膜を用いることができる。
〔発明の効果）
１２ノートのよ・うに、この発明によればＡ （ｌ Ｓ
ｉ １１９１にポリシリ−１ンｎりを１１を積するよ
うに構成したので、ＡＩＳ ｉ膜中の３ｉの析出をポリ
シリコン膜とＡ１Ｓｉ膜との界面で発生させ、コンタク
ト部でのＳｉの析出の確率を低減できる効果がある。
ｉ １１９１にポリシリ−１ンｎりを１１を積するよ
うに構成したので、ＡＩＳ ｉ膜中の３ｉの析出をポリ
シリコン膜とＡ１Ｓｉ膜との界面で発生させ、コンタク
ト部でのＳｉの析出の確率を低減できる効果がある。
第１図（ａｌおよび（ｂｌはこの発明の一実施例による
半導体装置の製造方法における１１１６次の工程を示す
断面図、第２図は従来の半導体装置の製造方法における
順次の工程を示す断面図である。 ＋１．ｌはｐ型シリコン基板、（２）はｎ型拡散領域、
（３）は絶縁膜、（４）はコンタクトホール、（５）は
ＡρＳｉ膜、（６）は析出したＳ ｉ 、 ｆｉｌはポ
リシリコン膜。 なお、図中、同一符号は同一または相当部分を示す。
半導体装置の製造方法における１１１６次の工程を示す
断面図、第２図は従来の半導体装置の製造方法における
順次の工程を示す断面図である。 ＋１．ｌはｐ型シリコン基板、（２）はｎ型拡散領域、
（３）は絶縁膜、（４）はコンタクトホール、（５）は
ＡρＳｉ膜、（６）は析出したＳ ｉ 、 ｆｉｌはポ
リシリコン膜。 なお、図中、同一符号は同一または相当部分を示す。
Claims (4)
- （１）絶縁膜に穿設されたコンタクトホールを含む上記
絶縁膜の全面にＡｌＳｉ膜を堆積してシリコン基板に選
択的に形成された拡散領域とコンタクトをとる工程と、
上記ＡｌＳｉ膜上にポリシリコン膜を堆積する工程とを
含むことを特徴とする半導体装置の製造方法。 - （２）上記ポリシリコン膜にｐ型ポリシリコンを使用し
たことを特徴とする特許請求の範囲第１項記載の半導体
装置の製造方法。 - （３）上記ＡｌＳｉ膜にＡｌＳｉＴｉおよびＡｌＳｉＣ
ｕのうちのいずれかを用いたことを特徴とする特許請求
の範囲第１項または第２項記載の半導体装置の製造方法
。 - （４）上記ポリシリコン膜にボロンをドープしたことを
特徴とする特許請求の範囲第１項記載の半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27551585A JPS62133714A (ja) | 1985-12-05 | 1985-12-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27551585A JPS62133714A (ja) | 1985-12-05 | 1985-12-05 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62133714A true JPS62133714A (ja) | 1987-06-16 |
Family
ID=17556544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27551585A Pending JPS62133714A (ja) | 1985-12-05 | 1985-12-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62133714A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9691870B2 (en) | 2014-12-08 | 2017-06-27 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
-
1985
- 1985-12-05 JP JP27551585A patent/JPS62133714A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9691870B2 (en) | 2014-12-08 | 2017-06-27 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6173370A (ja) | 半導体装置及びその製造方法 | |
| KR920004226B1 (ko) | 반도체장치의 제조방법 | |
| JPS59965A (ja) | 半導体装置の製造方法 | |
| JPS6010673A (ja) | 半導体装置 | |
| JPS62133714A (ja) | 半導体装置の製造方法 | |
| KR910001191B1 (ko) | 반도체장치의 제조방법 | |
| JPH0669207A (ja) | 半導体装置 | |
| JP2558124B2 (ja) | 半導体装置の製造方法 | |
| JP2695812B2 (ja) | 半導体装置 | |
| JPS61228661A (ja) | 半導体装置及びその製造方法 | |
| JPS6295869A (ja) | 半導体装置 | |
| JPH01200672A (ja) | コプレーナ型トランジスタ及びその製造方法 | |
| JPS60236257A (ja) | 半導体装置 | |
| JPS5931216B2 (ja) | 半導体装置の製造方法 | |
| JPH0441510B2 (ja) | ||
| JPS61225838A (ja) | 電極配線の形成方法 | |
| JPS61111573A (ja) | 半導体装置 | |
| JPS6276677A (ja) | 半導体装置の製造方法 | |
| JPS607181A (ja) | 半導体装置の製造方法 | |
| JPH07249684A (ja) | 半導体装置及びその製造方法 | |
| JPS5912010B2 (ja) | 半導体装置の製造方法 | |
| JPS62128117A (ja) | 半導体装置の製造方法 | |
| JPS61268068A (ja) | 薄膜トランジスタとその製法 | |
| JPH01144654A (ja) | 半導体装置の製造方法 | |
| JPH0291968A (ja) | メモリ装置の製造方法 |