JP2016162975A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2016162975A
JP2016162975A JP2015042851A JP2015042851A JP2016162975A JP 2016162975 A JP2016162975 A JP 2016162975A JP 2015042851 A JP2015042851 A JP 2015042851A JP 2015042851 A JP2015042851 A JP 2015042851A JP 2016162975 A JP2016162975 A JP 2016162975A
Authority
JP
Japan
Prior art keywords
metal layer
layer
metal
film
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015042851A
Other languages
English (en)
Inventor
雅輝 坂井
Masateru Sakai
雅輝 坂井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2015042851A priority Critical patent/JP2016162975A/ja
Priority to US14/831,741 priority patent/US20160260810A1/en
Publication of JP2016162975A publication Critical patent/JP2016162975A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】電極上のめっき膜の電極内への侵食の抑制を可能とする半導体装置を提供する。
【解決手段】実施形態の半導体装置は、半導体層と、半導体層上に設けられる第１の金属層と、第１の金属層上に設けられ、第１の金属層よりもイオン化傾向の小さい金属膜と、金属膜上に設けられ、金属膜よりもイオン化傾向の大きい第２の金属層と、第２の金属層上に設けられ、第２の金属層よりもイオン化傾向の小さい第３の金属層と、を備える。
【選択図】図１

Description

本発明の実施形態は、半導体装置に関する。
半導体チップの表面電極上に、めっき膜を形成する技術がある。めっき膜は、例えば、表面電極上に設けられるはんだ層と表面電極との密着性を向上させるために形成される。
しかし、めっき膜の形成時に、表面電極内に部分的にめっき膜が侵食する場合がある。侵食の程度が大きくなると、めっき膜と配線、又は、めっき膜と基板とのショートが生ずる恐れがある。また、侵食の程度が大きくなると、めっき液中の可動イオンが素子領域に侵入し、素子特性の変動が生ずる恐れがある。
特開平５−６２９２８号公報
本発明が解決しようとする課題は、電極上のめっき膜の電極内への侵食の抑制を可能とする半導体装置を提供することにある。
実施形態の半導体装置は、半導体層と、前記半導体層上に設けられる第１の金属層と、前記第１の金属層上に設けられ、前記第１の金属層よりイオン化傾向の小さい金属膜と、前記金属膜上に設けられ、前記金属膜よりイオン化傾向の大きい第２の金属層と、前記第２の金属層上に設けられ、前記第２の金属層よりイオン化傾向の小さい第３の金属層と、
を備える。
第１の実施形態の半導体装置の模式断面図。 比較形態の半導体装置の模式断面図。 比較形態の半導体装置の不良モードの説明図。 第１の実施形態の半導体装置の作用及び効果の説明図。 第２の実施形態の半導体装置の模式断面図。 第３の実施形態の半導体装置の模式断面図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
本明細書中、ｎ＋型、ｎ型、ｎ−型との表記は、ｎ＋型、ｎ型、ｎ−型の順でｎ型の不純物濃度が低くなっていることを意味する。また、ｐ＋型、ｐ型、ｐ−型の表記は、ｐ＋型、ｐ型、ｐ−型の順で、ｐ型の不純物濃度が低くなっていることを意味する。
（第１の実施形態）
本実施形態の半導体装置は、半導体層と、半導体層上に設けられる第１の金属層と、第１の金属層上に設けられ、第１の金属層よりイオン化傾向の小さい金属膜と、金属膜上に設けられ、金属膜よりイオン化傾向の大きい第２の金属層と、第２の金属層上に設けられ、第２の金属層よりイオン化傾向の小さい第３の金属層と、を備える。
図１は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置１００は、トレンチ構造を備えるＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）である。本実施形態のＩＧＢＴ１００は、例えば、両面冷却構造を備えるパッケージに実装される。
本実施形態のＩＧＢＴ１００は、コレクタ電極（裏面電極）１０、ｐ＋型コレクタ層１２、ｎ−型ベース層１４、ｐ型ベース層１６、ｎ＋型エミッタ層１８、ゲート絶縁膜２０、ゲート電極２２、層間絶縁膜２４、エミッタ電極（表面電極）２６、表面金属層（第３の金属層）２８、バリア層３０を備える。ｐ型ベース層１６及びｎ＋型エミッタ層１８は、半導体層の一例である。
また、エミッタ電極（表面電極）２６は、バリアメタル２６ａ、下部金属層（第１の金属層）２６ｂ、上部金属層（第２の金属層）２６ｃを備える。バリア層３０は、下部金属層（第１の金属層）２６ｂと、上部金属層（第２の金属層）２６ｃとの間に設けられる。
ｐ＋型コレクタ層１２、ｎ−型ベース層１４、ｐ型ベース層１６は、例えば、単結晶シリコン（Ｓｉ）で形成される。それぞれの層において、ｐ型不純物は、例えば、Ｂ（ボロン）であり、ｎ型不純物は、例えば、リン（Ｐ）又はヒ素（Ａｓ）である。
コレクタ電極１０は、例えば、金属である。コレクタ電極１０上には、ｐ＋型コレクタ層１２が設けられる。
ｐ＋型コレクタ層１２上には、ｎ−型ベース層１４が設けられる。ｎ−型ベース層１４は、ＩＧＢＴ１００のドリフト層として機能する。ｎ−型ベース層１４上には、ｐ型ベース層１６が設けられる。
ＩＧＢＴ１００は、ｎ−型ベース層１４及びｐ型ベース層１６との間に、ゲート絶縁膜２０を挟んで設けられるゲート電極２２を備える。
ＩＧＢＴ１００では、ｎ＋型エミッタ層１８をソース、ｎ−型ベース層１４をドレイン、ｐ型ベース層１６をベース、ゲート電極２２をゲートとするＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）構造が形成される。
ゲート電極２２は、例えば、ｎ型不純物を含む多結晶シリコンである。ゲート絶縁膜２０は、例えば、シリコン酸化膜である。
ｐ型ベース層１６表面に、ｎ＋型エミッタ層１８が選択的に設けられる。ｎ＋型エミッタ層１８のｎ型不純物濃度は、ｎ−型ベース層１４よりも高い。
ゲート電極２２上には、層間絶縁膜２４が設けられる。層間絶縁膜２４は、例えば、シリコン酸化膜である。
層間絶縁膜２４上に、エミッタ電極２６が設けられる。エミッタ電極２６は、ｐ型ベース層１６及びｎ＋型エミッタ層１８に接する。エミッタ電極２６と、ｐ型ベース層１６及びｎ＋型エミッタ層１８との間のコンタクトは、例えば、オーミックコンタクトである。
バリアメタル２６ａは、例えば、チタン（Ｔｉ）と窒化チタン（ＴｉＮ）の積層膜である。バリアメタル２６ａは、例えば、スパッタ法により形成される。バリアメタル２６ａは、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成することも可能である。バリアメタル２６ａの膜厚は、例えば、０．０１μｍ以上１μｍ以下である。
下部金属層２６ｂは、例えば、アルミニウム（Ａｌ）を含む金属である。下部金属層２６ｂは、例えば、アルミニウム、又はシリコン（Ｓｉ）を含むアルミニウム（ＡｌＳｉ）、又はシリコン（Ｓｉ）及び銅（Ｃｕ）を含むアルミニウム（ＡｌＳｉＣｕ）である。
上部金属層２６ｃは、例えば、アルミニウム（Ａｌ）を含む金属である。上部金属層２６ｃは、例えば、アルミニウム、又はシリコン（Ｓｉ）を含むアルミニウム（ＡｌＳｉ）、又はシリコン（Ｓｉ）及び銅（Ｃｕ）を含むアルミニウム（ＡｌＳｉＣｕ）である。
下部金属層２６ｂ、及び、上部金属層２６ｃは、例えば、スパッタ法により形成される。下部金属層２６ｂ、及び、上部金属層２６ｃは、ＣＶＤ法により形成することも可能である。
エミッタ電極２６の膜厚は、例えば、３μｍ以上８μｍ以下である。
バリア層３０は、下部金属層２６ｂよりもイオン化傾向の小さい金属膜である。また、バリア層３０は、上部金属層２６ｃよりもイオン化傾向の小さい金属膜である。言い換えれば、上部金属層２６ｃは、バリア層３０よりもイオン化傾向の大きい膜である。
バリア層３０は、例えば、チタンである。チタンの他にも、窒化チタン（ＴｉＮ）、タングステン（Ｗ）、窒化タングステン（ＷＮ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、バナジウム（Ｖ）、又は、銅（Ｃｕ）等を用いることも可能である。
バリア層３０の膜厚は、例えば、０．０１μｍ以上１μｍ以下である。
上部金属層２６ｃ上に、上部金属層２６ｃよりもイオン化傾向の小さい表面金属層（第３の金属層）２８が設けられる。表面金属層（第３の金属層）２８は、めっき法により形成されるめっき膜である。表面金属層２８は、例えば、無電解めっき法により形成される。表面金属層２８は、例えば、ニッケル膜である。
表面金属層２８は、例えば、エミッタ電極２６上に放熱板（図示せず）を接続するために形成されるはんだ層（図示せず）と、エミッタ電極２６との密着性を向上させる機能を備える。
表面金属層（第３の金属層）２８の膜厚は、例えば、３μｍ以上８μｍ以下である。表面金属層（第３の金属層）２８の膜厚は、バリア層３０の膜厚よりも厚い。
次に、本実施形態の半導体装置の作用及び効果について説明する。
図２は、比較形態の半導体装置の模式断面図である。比較形態の半導体装置９００は、トレンチ構造を備えるＩＧＢＴである。
比較形態のＩＧＢＴ９００は、バリア層３０を備えないこと以外は、本実施形態のＩＧＢＴ１００と同様の構造を備える。
図３は、比較形態の半導体装置の不良モードの説明図である。図３に示すように、めっき法により表面金属層２８を形成する際に、めっき膜がエミッタ電極２６内に部分的に侵食する場合がある。侵食の程度が大きくなると、めっき膜とゲート電極２２とのショート、又は、めっき膜と基板とのショートが生ずる恐れがある。
また、侵食の程度が大きくなると、めっき液中のナトリウムイオン等の可動イオンが素子領域に侵入し、素子特性の変動が生ずる恐れがある。例えば、ＭＯＳＦＥＴの閾値電圧が変動する。
めっき膜の侵食は、特に、エミッタ電極２６に、成膜に起因する脆弱部が存在すると顕著になる。成膜に起因する脆弱部とは、例えば、エミッタ電極２６表面の窪みや、エミッタ電極２６が部分的に低密度になっている部分である。
図４は、本実施形態の半導体装置の作用及び効果の説明図である。本実施形態のＩＧＢＴ１００は、上部金属層２６ｃ及び下部金属層２６ｂよりもイオン化傾向の小さいバリア層３０を備える。バリア層３０は、上部金属層２６ｃ及び下部金属層２６ｂよりもイオン化傾向が小さいため、めっき膜に置換されにくい。
したがって、図４に示すように、上部金属層２６ｃの一部が、置換反応によりめっき膜に置換され、めっき膜の侵食が生じてもバリア層３０で侵食を止めることが可能となる。したがって、めっき膜とゲート電極２２等の配線、又は、めっき膜と基板とのショートを抑制することが可能となる。また、めっき膜の侵食が生じても、下部金属層２６ｂの膜厚により、めっき膜と素子領域との距離が確保できるため、可動イオンが素子領域に侵入し、素子特性の変動が生ずることを抑制できる。
なお、めっき膜の侵食を更に抑制する観点から、バリア層（金属膜）３０のイオン化傾向が表面金属層（第３の金属層）２８のイオン化傾向よりも小さいことが望ましい。例えば、下部金属層２６ｂ、及び、上部金属層２６ｃをアルミニウム、バリア層を銅、表面金属層２８をニッケルとすることが望ましい。
本実施形態によれば、エミッタ電極２６上のめっき膜の、エミッタ電極２６内への侵食の抑制を可能とするＩＧＢＴ１００が実現される。
（第２の実施形態）
本実施形態の半導体装置は、半導体層と、半導体層上に設けられる第１の金属層と、第１の金属層上に設けられる半導体膜と、半導体膜上に設けられる第２の金属層と、第２の金属層上に設けられ、第２の金属層よりもイオン化傾向の小さい第３の金属層と、を備える。
本実施形態の半導体装置は、金属膜に代えて半導体膜を備えること以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については一部記述を省略する。
図５は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置２００は、トレンチ構造を備えるＩＧＢＴである。
エミッタ電極（表面電極）２６は、バリアメタル２６ａ、下部金属層（第１の金属層）２６ｂ、上部金属層（第２の金属層）２６ｃを備える。バリア層（半導体膜）４０は、下部金属層（第１の金属層）２６ｂと、上部金属層（第２の金属層）２６ｃとの間に設けられる。
バリア層４０は、導電性が付与された半導体膜である。バリア層４０は、例えば、リン（Ｐ）、ヒ素（Ａｓ）又はボロン（Ｂ）を不純物として含有する多結晶シリコンである。
バリア層４０は、例えば、ＣＶＤ法により形成される。バリア層４０の膜厚は、例えば、０．０１μｍ以上１μｍ以下である。
半導体膜であるバリア層４０は、上部金属層２６ｃ及び下部金属層２６ｂよりも、めっき膜に置換されにくい。
したがって、本実施形態によれば、第１の実施形態と同様、エミッタ電極２６上のめっき膜の、エミッタ電極２６内への侵食の抑制を可能とするＩＧＢＴ２００が実現される。
（第３の実施形態）
本実施形態の半導体装置は、半導体層と、半導体層上に設けられ、アルミニウム（Ａｌ）を含む第１の金属層と、第１の金属層上に設けられ、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、タングステン（Ｗ）、窒化タングステン（ＷＮ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、及び、銅（Ｃｕ）から成る群より選ばれる金属を含むバリア層と、バリア層上に設けられ、アルミニウム（Ａｌ）を含む第２の金属層と、第２の金属層上に設けられ、ニッケル（Ｎｉ）を含むめっき膜と、を備える。以下、第１の実施形態と重複する内容については一部記述を省略する。
図６は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置３００は、トレンチ構造を備えるＩＧＢＴである。
また、エミッタ電極（表面電極）２６は、バリアメタル２６ａ、下部金属層（第１の金属層）２６ｂ、上部金属層（第２の金属層）２６ｃを備える。バリア層５０は、下部金属層（第１の金属層）２６ｂと、上部金属層（第２の金属層）２６ｃとの間に設けられる。
下部金属層２６ｂは、アルミニウム（Ａｌ）を含む金属である。下部金属層２６ｂは、例えば、アルミニウム、又はシリコン（Ｓｉ）を含むアルミニウム（ＡｌＳｉ）、又はシリコン（Ｓｉ）及び銅（Ｃｕ）を含むアルミニウム（ＡｌＳｉＣｕ）である。
上部金属層２６ｃは、アルミニウム（Ａｌ）を含む金属である。上部金属層２６ｃは、例えば、アルミニウム、又はシリコン（Ｓｉ）を含むアルミニウム（ＡｌＳｉ）、又はシリコン（Ｓｉ）及び銅（Ｃｕ）を含むアルミニウム（ＡｌＳｉＣｕ）である。
バリア層５０は、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、タングステン（Ｗ）、窒化タングステン（ＷＮ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、及び、銅（Ｃｕ）から成る群より選ばれる金属を含む金属膜である。
上部金属層２６ｃ上に、上部金属層２６ｃよりもイオン化傾向の小さい表面金属層（めっき膜）２８が設けられる。表面金属層２８は、ニッケルを含むめっき膜である。
上記金属を含む金属膜であるバリア層５０は、アルミニウムを含む上部金属層２６ｃよりもめっき膜に置換されにくい。
したがって、本実施形態によれば、第１の実施形態と同様、エミッタ電極２６上のめっき膜の、エミッタ電極２６内への侵食の抑制を可能とするＩＧＢＴ３００が実現される。
第１乃至第３の実施形態においては、半導体装置としてＩＧＢＴを例に説明したが、ＭＯＳＦＥＴ、ＰＩＮダイオード等、その他の半導体装置にも本発明は適用可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１６ ｐ型ベース層（半導体層）
１８ ｎ＋型エミッタ層（半導体層）
２６ エミッタ電極
２６ｂ 下部金属層（第１の金属層）
２６ｃ 上部金属層（第２の金属層）
２８ 表面金属層（第３の金属層、めっき膜）
３０ バリア層（金属膜）
４０ バリア層（半導体膜）
５０ バリア層
１００ ＩＧＢＴ（半導体装置）
２００ ＩＧＢＴ（半導体装置）
３００ ＩＧＢＴ（半導体装置）

Claims (6)

  1. 半導体層と、
    前記半導体層上に設けられる第１の金属層と、
    前記第１の金属層上に設けられ、前記第１の金属層よりイオン化傾向の小さい金属膜と、
    前記金属膜上に設けられ、前記金属膜よりイオン化傾向の大きい第２の金属層と、
    前記第２の金属層上に設けられ、前記第２の金属層よりイオン化傾向の小さい第３の金属層と、
    を備える半導体装置。
  2. 前記金属膜のイオン化傾向が前記第３の金属層のイオン化傾向より小さい請求項１記載の半導体装置。
  3. 前記第３の金属層がめっき膜である請求項１又は請求項２記載の半導体装置。
  4. 前記第１の金属層及び前記第２の金属層がアルミニウム（Ａｌ）を含み、前記第３の金属層がニッケル（Ｎｉ）を含む請求項１乃至請求項３いずれか一項記載の半導体装置。
  5. 半導体層と、
    前記半導体層上に設けられる第１の金属層と、
    前記第１の金属層上に設けられる半導体膜と、
    前記半導体膜上に設けられる第２の金属層と、
    前記第２の金属層上に設けられ、前記第２の金属層よりイオン化傾向の小さい第３の金属層と、
    を備える半導体装置。
  6. 半導体層と、
    前記半導体層上に設けられ、アルミニウム（Ａｌ）を含む第１の金属層と、
    前記第１の金属層上に設けられ、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、タングステン（Ｗ）、窒化タングステン（ＷＮ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、及び、銅（Ｃｕ）から成る群より選ばれる金属を含むバリア層と、
    前記バリア層上に設けられ、アルミニウム（Ａｌ）を含む第２の金属層と、
    前記第２の金属層上に設けられ、ニッケル（Ｎｉ）を含むめっき膜と、
    を備える半導体装置。
JP2015042851A 2015-03-04 2015-03-04 半導体装置 Pending JP2016162975A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015042851A JP2016162975A (ja) 2015-03-04 2015-03-04 半導体装置
US14/831,741 US20160260810A1 (en) 2015-03-04 2015-08-20 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015042851A JP2016162975A (ja) 2015-03-04 2015-03-04 半導体装置

Publications (1)

Publication Number Publication Date
JP2016162975A true JP2016162975A (ja) 2016-09-05

Family

ID=56847281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015042851A Pending JP2016162975A (ja) 2015-03-04 2015-03-04 半導体装置

Country Status (2)

Country Link
US (1) US20160260810A1 (ja)
JP (1) JP2016162975A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021097171A (ja) * 2019-12-18 2021-06-24 株式会社デンソー 半導体装置
JP7486407B2 (ja) 2020-11-27 2024-05-17 三菱電機株式会社 半導体装置および半導体装置の製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017118060A (ja) * 2015-12-25 2017-06-29 ローム株式会社 半導体装置および半導体装置の製造方法
JP2018182032A (ja) * 2017-04-11 2018-11-15 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US10847647B2 (en) * 2019-03-14 2020-11-24 Cree, Inc. Power semiconductor devices having top-side metallization structures that include buried grain stop layers

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0562928A (ja) * 1991-09-03 1993-03-12 Nec Corp 化合物半導体装置及びその製造方法
JP2008028079A (ja) * 2006-07-20 2008-02-07 Denso Corp 半導体装置およびその製造方法
JP2010171365A (ja) * 2008-12-26 2010-08-05 Toshiba Corp 半導体装置及びその製造方法
JP2010251719A (ja) * 2009-03-23 2010-11-04 Fuji Electric Systems Co Ltd 半導体装置の製造方法
JP2012021178A (ja) * 2010-07-12 2012-02-02 Fuji Electric Co Ltd 無電解ニッケルメッキ膜の製造方法およびそれを用いた磁気記録媒体用基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0562928A (ja) * 1991-09-03 1993-03-12 Nec Corp 化合物半導体装置及びその製造方法
JP2008028079A (ja) * 2006-07-20 2008-02-07 Denso Corp 半導体装置およびその製造方法
JP2010171365A (ja) * 2008-12-26 2010-08-05 Toshiba Corp 半導体装置及びその製造方法
JP2010251719A (ja) * 2009-03-23 2010-11-04 Fuji Electric Systems Co Ltd 半導体装置の製造方法
JP2012021178A (ja) * 2010-07-12 2012-02-02 Fuji Electric Co Ltd 無電解ニッケルメッキ膜の製造方法およびそれを用いた磁気記録媒体用基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021097171A (ja) * 2019-12-18 2021-06-24 株式会社デンソー 半導体装置
JP7310590B2 (ja) 2019-12-18 2023-07-19 株式会社デンソー 半導体装置
JP7486407B2 (ja) 2020-11-27 2024-05-17 三菱電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US20160260810A1 (en) 2016-09-08

Similar Documents

Publication Publication Date Title
JP2016162975A (ja) 半導体装置
JP2016167539A (ja) 半導体装置
JP6347309B2 (ja) 半導体装置および半導体装置の製造方法
WO2013172394A1 (ja) 半導体装置
US20180277667A1 (en) Semiconductor device
JPWO2010109572A1 (ja) 半導体装置
JP6545394B2 (ja) 半導体装置
US9853023B2 (en) Semiconductor device and semiconductor package
JP6617546B2 (ja) 半導体装置および半導体装置の製造方法
US9741805B2 (en) Semiconductor device and method for manufacturing the semiconductor device
JP2011023527A (ja) 半導体装置
WO2017175426A1 (ja) 電力用半導体装置
JP2008171890A (ja) 半導体装置用電極膜
JP2016171148A (ja) 半導体装置
JP6782213B2 (ja) 半導体装置
US10804253B2 (en) Semiconductor device
JP2016062935A (ja) 半導体装置
JP2015146368A (ja) 半導体装置
JP7379251B2 (ja) 半導体装置
JP6929254B2 (ja) 電力用半導体装置
TWI717745B (zh) 半導體裝置
US20160056137A1 (en) Semiconductor chip and electronic component
US20180286955A1 (en) Semiconductor device
JP2017162932A (ja) 半導体装置
JP2022154154A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170227

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170914

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171121

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180605