CN104170092B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN104170092B
CN104170092B CN201380012494.9A CN201380012494A CN104170092B CN 104170092 B CN104170092 B CN 104170092B CN 201380012494 A CN201380012494 A CN 201380012494A CN 104170092 B CN104170092 B CN 104170092B
Authority
CN
China
Prior art keywords
thickness
film
metal film
conductive
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201380012494.9A
Other languages
English (en)
Other versions
CN104170092A (zh
Inventor
中嶋经宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN104170092A publication Critical patent/CN104170092A/zh
Application granted granted Critical
Publication of CN104170092B publication Critical patent/CN104170092B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种半导体装置。p型薄层(34)沿着从n‑半导体基板(37)的背面到达p型分离层(33)的底部的V字槽(31)的侧壁面设置，将p型集电极层(35)和p型分离层(33)连结。集电极(36)与p型集电极层(35)的表面以及p型薄层(34)的表面相接触。集电极(36)由自n‑半导体基板(37)一侧起依次层叠Al‑Si膜(42)、阻挡层(43)、Ni类金属膜(44)、以及Au类金属膜(45)而成。与p型集电极层(35)表面相接的Al‑Si膜(42)的厚度是1.1μm～3.0μm范围内的厚度。与p型薄层(34)相接的Al‑Si膜(42)的厚度是0.55μm～1.5μm范围内的厚度。由此，能提供一种不会因Al尖锲引起漏电流上升、并能恰当且容易地进行含锡焊接的反向阻止型半导体装置。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
由于当今的二氧化碳(CO2)减排对策、智能电网发展等，功率转换装置的需求正在扩大，这一趋势在将来也会持续。该功率转换装置往往搭载了较多的BJT(BipolarJunction Transistor：双极结晶体管)、IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极晶体管)、MOS-FET(Metal Oxide Semiconductor Field Effect Transistor：绝缘栅场效应晶体管)、FWD(Free Wheeling Diode：续流二极管)等功率半导体装置。
功率转换装置中伴随有相当大的能量损耗，因此，降低该损耗不仅是过去的课题，在当下也是一个课题。为了降低功率转换装置的损耗，历史上将搭载在功率转换装置中的功率半导体装置从损耗较多的电流驱动型的BJY替换为损耗较少的电压驱动型的IGBT、MOSFET。此外，搭载在这些功率转换装置上的器件中，特别是IGBT兼具MOSFET的高速开关特性和电压驱动特性、以及双极型晶体管的低导通电压特性而受到关注。
另外，通过对搭载在这些功率转换装置中的IGBT、MOSFET等器件的制造方法施以精细加工、基板的薄型化等改良，从而能进一步降低器件本身的损耗，并能兼顾器件小型化和低成本化而发展。其结果，这些器件的应用范围从通用逆变器、AC伺服器、不间断电源(UPS)或开关电源等工业领域扩大到了微波炉、电饭煲或闪光灯等民用设备领域。
另一方面，在进行AC(交流)/AC转换、AC/DC(直流)转换、DC/AC转换等的功率转换电路中，作为不需要由电解电容器、直流电抗器等构成的直流平滑电路的直接转换电路，矩阵转换器受到了关注。由于该矩阵转换器在交流电压下使用，因此，用作其构成元器件的多个开关器件需要采用能在正向和反向上进行电流控制的具有双向性电特性的双向开关器件。作为这种双向开关器件，已知有在正向和反向的双向上具有耐压特性的IGBT(以下称为反向阻止IGBT)。
通过采用将该反向阻止IGBT反向并联连接的器件结构，从而不需要利用现有的IGBT构成双向开关器件时所需的反向阻止用二极管，因此能实现双向开关器件的低损耗化。由于实现了双向开关器件的低损耗化，因此能实现矩阵转换器的小型化、轻量化、高效化、高速响应化、以及低成本化等。因此，近年来，反向阻止IGBT也受到市场的需求。反向阻止IGBT除了通常的正向耐压(正耐压)以外，其反向耐压(反耐压)也具有高可靠性，要求以低成本来提供具有这种特性的反向阻止IGBT。
作为现有的反向阻止IGBT，已知具有图5所示的半导体基板(芯片)端部的剖面结构的反向阻止IGBT100(例如参照下述专利文献1)。图5是表示现有的反向阻止IGBT的主要部分的结构的剖视图。比该反向阻止IGBT100更早的反向阻止IGBT(例如参照下述专利文献2的图14)需要从半导体基板的表面到达背面的较深的扩散层(p型分离层)。然而，已知该较深的扩散层(p型分离层)的形成对于器件的特性、制造装置会带来很多不好的问题(特性不良、高成本)，因此其实用性较低。
因此，在图5的反向阻止IGBT100中，不形成现有那样由较深的扩散层构成的p型分离层，而形成从基板的表面到规定深度的更浅的p型分离层4，从而减少现有的具有由较深的扩散层构成的p型分离层的反向阻止IGBT中产生的上述问题，提高了实用性。在这种具有p型分离层4的反向阻止IGBT100中，形成V字槽8，其深度为槽的底部从与p型分离层4相对的基板背面侧到与p型分离层4的底部相接触。由V字槽8所包围的背面平坦部上形成有p型集电极层9。沿着V字槽8的内表面(侧壁部10)形成有p型薄层11。p型薄层11与p型分离层4以及p型集电极层9相接。
由于p型薄层11以相同的导电型与p型分离层4和p型集电极层9相连，因此p型分离层4具有与上述由较深的扩散层构成的p型分离层相同的功能。通过采用包含这种p型分离层4的结构的反向阻止IGBT100，不仅不用形成由现有需要高温且长时间扩散的深度的扩散层构成的p型分离层，还能避免伴随着高温长时间扩散而产生的n-漂移层1的施主化所引起的耐压下降、结晶缺陷的产生所引起的漏电流的增加以及设备吞吐量的劣化等缺点。标号5为保护环，标号6为场绝缘膜，标号7为场板，标号12为集电极。
另一方面，关于IGBT的集电极的形成技术，提出了能降低因Al(铝)尖锲(spiking)现象而产生的反向耐压不良的技术。其内容在于，在集电极层的表面设置以厚度(膜厚)0.3μm以上、1.0μm以下、Si(硅)浓度在0.5wt％以上2wt％以下、优选为1wt％以下的Al-Si(铝硅)膜为第一层的集电极(例如参照下述专利文献2)。
铝尖锲现象是指，在为了安装芯片而进行组装时，对集电极与被接合构件进行焊接时的温度上升使得构成集电极的芯片背面的金属膜中与Si基板直接基础的Al-Si膜中的Al原子与Si基板中的Si原子相互扩散，在Si原子离开Si基板后留下的微小凹陷中析出被称为“Al尖锲”的Al原子。虽然也与焊接时的温度有关，但Al尖锲现象容易在Al-Si膜中的Si浓度较低或没有时产生。并且，在n-漂移层与p型集电极层之间的pn结到基板背面的深度较浅的情况下，在基板背面产生的Al尖锲容易到达pn结，因此存在反向耐压特性变差的问题。
此外，关于IGBT的集电极形成技术，提出了通过形成包含厚度为0.6μm～0.8μm的Ni(镍)膜的金属膜作为集电极，从而减少晶片的弯曲，能降低晶片运送等情况下的晶片割裂、损伤所引起的不良(例如参照下述专利文献3)。
现有技术文献
专利文献
专利文献1：日本专利特开2011-181770号公报(图1～图3)
专利文献2：日本专利特开2007-36211号公报(摘要、第0016段)
专利文献3：日本专利特开2006-59929号公报(第0018～0019段)
发明内容
发明所要解决的技术问题
然而，发明人经过潜心研究后发现，对于上述专利文献1的记载或上述专利文献1的记载所启示的图5所示结构的现有的反向阻止IGBT100而言，即使形成以符合上述专利文献2所记载的条件的Al-Si/Ti(钛)/Ni/Au(金)等金属层叠膜为主体的集电极12，因Al尖锲的产生而引起的反向耐压不良依然存在，未被消除。根据上述专利文献2，该Al尖锲引起的问题容易产生在构成集电极12的金属层叠膜中与p型集电极层9表面相接的Al-Si膜的厚度较薄、p型集电极层9的厚度较薄、且n-漂移层1与p型集电极层9之间的pn结与基板背面非常接近的情况下。在基板背面产生的Al尖锲到达n-漂移层1与p型集电极层9之间的pn结的情况下，漏电流增大，耐压变差的可能性变高。
为了解决上述现有技术的问题，本发明的目的在于提供一种半导体装置，即使在施加焊接处理温度后，也不会产生因Al尖锲引起的漏电流上升，且能适当且容易地进行焊接。
解决技术问题所采用的技术方案
为了解决上述问题，达成本发明的目的，本发明的半导体装置具有如下特征。在距离n型半导体基板的一个主面规定深度处设有p型分离层。p型分离层包围半导体功能区域。设有从n型半导体基板的另一主面到达p型分离层底部的V字槽。在n型半导体基板的另一主面上被V字槽包围的部分设有p型半导体层。沿着V字槽的侧壁设有p型半导体薄层。p型半导体薄层将p型分离层和p型半导体层连结。设有与p型半导体层的表面以及p型半导体薄层的表面相接触的金属电极。金属电极是至少自n型半导体基板侧起层叠Al-Si膜即第一金属膜、以具有焊料润湿性的金属为主要成分的第二金属膜、以及防止第二金属膜氧化的第三金属膜而成的层叠膜。与p型半导体层表面相接的部分的Al-Si膜的厚度在1.1μm～3.0μm的范围内。与p型半导体薄层表面相接的部分的Al-Si膜的厚度在0.55μm～1.5μm的范围内。
此外，本发明的半导体装置在上述发明的基础上，金属电极也能在Al-Si膜与第二金属膜之间具备以熔点比Al-Si膜以及第二金属膜要高的金属为主要成分的阻挡层。
此外，本发明的半导体装置在上述发明的基础上，优选为，阻挡层是以钛、钨以及铂中的任一种金属为主要成分的金属膜。
此外，本发明的半导体装置在上述发明的基础上，更优选为，层叠在p型半导体层表面的部分的阻挡层的厚度在0.08μm～0.2μm的范围内，层叠在p型半导体薄层表面的部分的阻挡层的厚度在0.03μm～0.1μm的范围内。
此外，本发明的半导体装置在上述发明的基础上，第二金属膜可以是镍膜，层叠在p型半导体层表面的部分的第二金属膜的厚度在0.2μm～1.2μm的范围内，层叠在p型半导体薄层表面的部分的第二金属膜的厚度在0.1μm～0.6μm的范围内。
此外，本发明的半导体装置在上述发明的基础上，第三金属膜可以是金膜，层叠在p型半导体层表面的部分的第三金属膜的厚度在0.1μm～0.4μm的范围内，层叠在p型半导体薄层表面的部分的第三金属膜的厚度在0.05μm～0.2μm的范围内。
此外，本发明的半导体装置在上述发明的基础上，第三金属膜可以是银膜，层叠在p型半导体层表面的部分的第三金属膜的厚度在0.4μm～2.0μm的范围内，层叠在p型半导体薄层表面的部分的第三金属膜的厚度在0.2μm～1.0μm的范围内。
此外，本发明的半导体装置在上述发明的基础上，使用绝缘栅双极晶体管，包括：设置在n型半导体基板的一个主面侧的、主电流流过的活性区域即所述半导体功能区域中的由金属-氧化膜-半导体构成的绝缘栅结构；设置在n型半导体基板的一个主面侧并通过层间绝缘膜与绝缘栅结构绝缘的发射极；以及与p型半导体层进行欧姆接触的集电极即金属电极。
此外，本发明的半导体装置在上述发明的基础上，n型半导体基板可以以硅、碳化硅、以及氮化镓中的某一种材料为主要成分。
发明效果
根据本发明的半导体装置，即使在施加焊接处理温度后，也能抑制Al尖锲，因此具有如下效果：能提供一种不会产生由Al尖锲引起的漏电流的上升、并能恰当且容易地进行焊锡接合的反向阻止型半导体装置。
附图说明
图1是表示本发明实施方式的反向阻止IGBT的V字槽附近的结构的剖视图。
图2是表示安装反向阻止IGBT时在焊接处理温度下的保持时间与反向漏电流变化量的关系的特性图。
图3是表示安装反向阻止IGBT时在焊接处理温度下的保持时间与反向耐压变化量的关系的特性图。
图4是表示Al-Si的热平衡状态的特性图。
图5是表示现有的反向阻止IGBT的主要部分的结构的剖视图。
图6是表示本发明实施方式的反向阻止IGBT的制造方法的概要的流程图。
具体实施方式
下面参照附图，对本发明的半导体装置的优选实施方式进行详细说明。在本说明书以及附图中，标记有n或p的层、区域分别表示电子或空穴是多数载流子。此外，以下将第一导电型设为n型，将第二导电型设为p型来进行说明。另外，n或p上标注的+和-分别表示与未标注+和-的层、区域相比，杂质浓度更高或更低。此外，在以下实施方式的说明以及附图中，在同样的结构中附加相同的标号，并省略重复的说明。另外，对于实施方式中所说明的附图，为了使其直观且便于理解，因而并未以正确的刻度、尺寸比进行绘制。本发明只要在不超过其主旨范围内，并不限于以下说明的实施方式的记载。
(实施方式)
以反向阻止IGBT为例对实施方式的半导体装置的结构进行说明。图1是表示本发明实施方式的反向阻止IGBT的V字槽附近的结构的剖视图。图1所示的反向阻止IGBT200不需要例如从以Si(硅)作为半导体材料的n-半导体基板37的表面到达背面的现有技术的较深的扩散层。该反向阻止IGBT200的p型分离层33是距离n-半导体基板37的表面有规定深度的较浅的p型杂质扩散层。设有从n-半导体基板37的背面到达p型分离层33底部的V字槽31。V字槽31的侧壁部32呈相对于n-半导体基板37的背面具有规定斜率的锥形。
该p型分离层33的所述规定深度是指从与p型分离层33相对的n-半导体基板37的背面侧开始形成的V字槽31的底部与p型分离层33的底部具有相接触的关系的深度。在p型分离层33较浅的情况下，V字槽31必须形成得较深。另一方面，当p型分离层33过浅时，难以在形成V字槽31后，在不损坏晶片的情况下进行处理。因此，p型分离层33的深度优选为距离n-半导体基板37的表面50μm以上左右。图1中在p型分离层33的中央表示的单点划线20是将晶片分割为芯片时的切断线。由V字槽31所包围的背面平坦部上形成有p型集电极层(第二导电型半导体层)35。
沿着V字槽31的内壁(侧壁部32以及底部)形成有厚度比p型集电极层35要薄的p型薄层(第二导电型半导体薄层)34。p型薄层34与p型分离层33以及p型集电极层35相接。由于p型薄层34以相同的导电型与p型分离层33和p型集电极层35相连，因此p型分离层33具有与上述由较深的扩散层构成的p型分离层相同的反向阻止耐压功能。通过采用具有这种结构的p型分离层33的反向阻止IGBT200，不仅不用形成由现有的高温且长时间的扩散而贯通n-半导体基板37那么深的扩散层构成的p型分离层，还能避免伴随着高温长时间的扩散而产生的n-半导体基板37的施主化所引起的耐压下降、结晶缺陷的产生所引起的漏电流的增加以及设备吞吐量的劣化等缺点。反向阻止IGBT200的结构将在下文详述。
由于实施方式的半导体装置的制造工艺与现有的反向阻止IGBT的制造工艺相同，因此以反向阻止IGBT200为例简要说明。图6是表示本发明实施方式的反向阻止IGBT的制造方法的概要的流程图。首先，例如通过离子注入以及热扩散，在n-半导体基板37表面的表层上选择性地形成p型分离层(分离扩散层)33(图6(a))。接着，依次实施在n-半导体基板37表面侧被p型分离层33所包围的内侧的流过主电流的活性区域(半导体功能区域)中形成未图示的源极区域、栅极电极等MOS栅极(由金属-氧化膜-半导体构成的绝缘栅极)结构的工序、以及形成发射极等具有表面侧半导体功能的器件结构的工序(图6(b))。
接着，在n-半导体基板37(n-漂移层)的表面侧贴附石英玻璃等支承基板后，对n-半导体基板37的背面进行研磨，将n-半导体基板37减薄到规定的厚度(图6(c))。接着，对n-半导体基板37的研磨后的背面(研磨面)进行清洗。接着，例如通过碱蚀从与p型分离层33相对的n-半导体基板37的背面侧选择性地形成V字槽31(图6(d))。该V字槽31的深度到达p型分离层33的底部。接着，向n-半导体基板37背面(也包含V字槽31的内壁)注入硼(B)等p型杂质，从而同时形成背面平坦部的p型集电极层35、以及沿着V字槽31的侧壁部32的p型薄层34(图6(e))。
接着，通过退火处理，使注入到n-半导体基板37背面(也包含V字槽31的内壁)的p型杂质活性化(图6(f))。接着，例如通过溅射沉积等在p型集电极层35以及p型薄层34的表面上同时形成分别与它们进行欧姆接触的集电极36a、36b(图6(g))，由此完成图1所示的反向阻止IGBT200。图1中，标号38是由包围活性区域的耐压结构区域中设置的p区域所构成的保护环，标号39为场绝缘膜，标号40为场板。除集电极36a、36b的形成条件以外的制造工艺可以与图5所示的现有的反向阻止IGBT的制造工艺相同。
本发明中，如图1所示，基板背面侧的集电极36a、36b自n-半导体基板37的背面起至少依次包括：Al-Si(铝硅)膜(第一金属膜)42；以焊料润湿性良好的金属为主要成分的金属膜，例如以Ni(镍)为主要成分的金属膜(以下称为Ni类金属膜44：第二金属膜)；以及以防止该Ni类金属膜44氧化的功能较强的金属为主要成分的最表面金属膜，例如以Au(金)为主要成分的金属膜(以下称为Au类金属膜45：第三金属膜)。优选在Al-Si膜42与Ni类金属膜44之间具备以Ti(钛)等高熔点金属为主要成分的金属膜作为阻挡层43。阻挡层43具有防止n-半导体基板37中的硅(Si)原子、以及集电极36a、36b与被接合构件(例如绝缘基板的Cu(铜)板)的接合层即焊接层中的Sn(锡)原子扩散的功能。
关于这种集电极36a、36b，即使在现有的集电极的结构下，也不会在晶片状态或芯片状态下产生Al尖锲，因此不会突显上述问题。然而，经本发明人确认，在为了安装芯片(n-半导体基板37)而进行组装时的焊接处理工序中，若芯片受热，则会在n-半导体基板37的背面生长出Al尖锲，因此，该Al尖锲引起的特性不良会变多。此外，上述专利文献2公开了，在使构成集电极的金属膜中的Al-Si膜的厚度(膜厚)为0.3μm～1.0μm的范围内的情况下，由Al尖锲的产生引起的反向耐压不良问题得以消除。
然而，在本发明那样具有V字槽31的反向阻止IGBT200的情况下，形成有V字槽31的锥形的侧壁部32(与基板主面所成的角度例如为53.7度左右)。因此，V字槽31的侧壁部32的集电极36b的厚度大约是与集电极36b同时形成于背面平坦部的集电极36a的厚度的一半。其原因在于，在用于形成集电极36a、36b的溅射过程中，溅射粒子的前进方向垂直于背面平坦部的p型集电极层35的表面。此外，V字槽31的侧壁部32的p型薄层34的厚度大约是与p型薄层34同时形成于背面平坦部的背面平坦部的p型集电极层35的厚度的一半。其原因在于，用于形成p型薄层34的离子注入不与V字槽31的侧壁部32垂直。
由此，即使将Al-Si膜42的厚度设定为专利文献2所记载的0.3μm～1.0μm的厚度范围内的厚度，沿着V字槽31的侧壁部32而形成的p型薄层34以及Al-Si膜42的厚度也分别比背面平坦部的p型集电极层35以及Al-Si膜42要薄。即，可知沿着V字槽31的侧壁部32形成的p型薄层34以及Al-Si膜42不一定有足以防止反向耐压不良发生的厚度。因此，在本发明的反向阻止IGBT200中，为了消除包含焊接处理的组装工序所引起的反向耐压不良，Al-Si膜42的厚度采用上述专利文献2所记载的0.3μm～1.0μm的范围内的厚度是不够的。
为此，在为了消除反向耐压不良而对构成本发明的反向阻止IGBT200的集电极36a、36b的各金属膜各自合适的厚度进行研究后，得到了如下优选结果。下面对该结果进行说明。
可以得知，在本发明的反向阻止IGBT200中，集电极36a的Al-Si膜42的厚度(背面平坦部的目标厚度)采用例如1.1μm～3.0μm范围内的厚度，与p型薄层34的表面(V字槽31的侧壁部32)相接的集电极36b的Al-Si膜42的厚度例如采用0.55μm～1.5μm范围内的厚度，这是消除反向耐压不良最合适的Al-Si膜42的厚度。其原因将在后面进行描述。集电极36a的Al-Si膜42的厚度尤其最优选为2μm左右的厚度。其原因在于，通过使集电极36a的Al-Si膜42的厚度为2μm，能使与集电极36a同时形成的集电极36b的Al-Si膜42的厚度因倾斜部(V字槽31的侧壁部32)而变薄，从而至少达到1μm左右。通过采用这种集电极36a、36b，与现有的反向阻止IGBT100不同，基板背面(也包含V字槽31的内壁)的p型集电极层35以及p型薄层34的各表面上分别容易产生的Al尖锲都能得到抑制，从而能抑制漏电流的增加。此外，由于向Al-Si膜42添加Ti也具有能抑制Si原子从以Si为半导体材料的n-半导体基板37扩散的效果，因此较为优选。
此外，可以得知，采用在Al-Si膜42与以焊料润湿性良好的金属、例如Ni为主要成分的金属膜(Ni类金属膜44)之间具备以高熔点金属为主要成分的阻挡层43的集电极36a、36b更为优选。阻挡层43优选为以Ti、W(钨)、以及Pt(铂)中的某一种金属为主要成分的金属膜。其原因如上述那样，阻挡层43具有防止Si原子、Sn原子等扩散的效果。当含Sn焊料中的Sn原子扩散并通过Ni类金属膜44而到达Al-Si膜42时，Sn原子与Al原子不会形成合金，因此会产生在Al-Si膜42与Ni类金属膜44的界面上容易产生剥离的问题。因此，有必要防止Sn原子向Al-Si膜42扩散。
此外，可知，通过使集电极36a的阻挡层43的厚度(背面平坦部的目标厚度)为例如0.08μm～0.2μm范围内的厚度，优选为例如0.15μm的厚度，从而能利用阻挡层43来有效防止Sn原子从含Sn焊接层扩散，能避免Al-Si膜42与Ni类金属膜44的界面上发生上述剥离。阻挡层43的厚度(V字槽的侧壁部的目标厚度)例如优选为0.03μm～0.1μm范围内的厚度。阻挡层43除了采用以Ti为主要成分的金属膜以外，也优选采用例如以W和Pt的其中一种为主要成分的金属膜。另外，采用TiN(氮化钛)膜作为阻挡层43具有进一步提高阻挡性的效果，因此较为优选。
若Ni类金属膜44、Au类金属膜45的厚度变得过薄，则焊料的浸润扩散会变差。另一方面，若Ni类金属膜44、Au类金属膜45的厚度变厚，则容易因膜应力而在n-半导体基板37上产生弯曲，还会导致成本上升。因此，Ni类金属膜44的厚度在背面平坦部(即集电极36a的部分)采用例如0.2μm～1.2μm范围内的厚度，在V字槽31的侧壁部32(即集电极36b的部分)采用例如0.1μm～0.6μm范围内的厚度，特别是优选采用例如0.35μm左右的厚度。Au类金属膜45在背面平坦部采用例如0.1μm～0.4μm范围内的厚度，在V字槽31的侧壁部32采用例如0.05μm～0.2μm范围内的厚度，特别是优选采用例如0.1μm左右的厚度。也可以向Ni类金属膜44添加V(钒)。通过向Ni类金属膜44添加V(钒)而变成非磁性材料，能扩大溅射成膜时的侵蚀区域，能延长靶材寿命，因此在成本方面具有优势。
出于提高焊料润湿性等目的，也优选进一步向Au类金属膜45添加Sn、Ge(锗)。或者，由于Au成本较高，因此也可以使用以Ag(银)为主要成分的金属膜(以下称为Ag类金属膜：第三金属膜)来代替Au类金属膜45。Ag类金属膜比Au类金属膜45更容易氧化。因此，Ag类金属膜的厚度需要在背面平坦部采用0.4μm～2.0μm范围内的厚度，在V字槽31的侧壁部32采用0.2μm～1.0μ范围内的厚度等，要在Au类金属膜45的厚度两倍左右的厚度。此外，出于改善润湿性等，也优选向Au类金属膜45添加Pd(钯)。
对Al-Si膜42以及阻挡层43的厚度进行了验证。将反向阻止IGBT200的集电极36a、36b的Al-Si膜42与阻挡层43(Ti膜)的厚度作为参数的、反向漏电流变化量以及反向耐压变化量(纵轴)与焊接处理温度下的保持时间(横轴)的关系分别如图2、图3所示。图2是表示安装反向阻止IGBT时焊接处理温度下的保持时间与反向漏电流变化量的关系的特性图。图3是表示安装反向阻止IGBT时焊接处理温度下的保持时间与反向耐压变化量的关系的特性图。图2、图3表示Al-Si膜的厚度不同的四个试料(记载为Al-Si)、以及将Al-Si膜的厚度设为0.55μm并使阻挡层的厚度不同而得到的三个试料(记载为Ti阻挡层+AlSi(Ti样品)的结果。
由图2、图3所示的结果可知，若以2μm的厚度形成Al-Si膜，则几乎没有发生漏电流的上升及反向耐压的下降。此外，图2、图3所示的结果示出了即使Al-Si膜的厚度为0.55μm，只要形成有阻挡层，则漏电流的上升以及反向耐压的下降也较小。由此，将Al-Si膜42的厚度下限、即V字槽31的侧壁部32上集电极36b的Al-Si膜42的厚度下限设为0.55μm、Al-Si膜42的厚度为0.55μm以上作为本发明的范围。集电极36b的Al-Si膜42的厚度为0.55μm时背面平坦部的集电极36a的Al-Si膜42的厚度下限为1.1μm。
此外，集电极36a的Al-Si膜42的厚度上限如上述那样采用3μm并非是为了改善上述反向耐压不良，而是考虑了若Al-Si膜42中的Si浓度增加过多则导通电压会增加这一点而决定的。集电极36a的Al-Si膜42的厚度上限为3μm时V字槽31的侧壁部32的集电极36b的Al-Si膜42的厚度上限为1.5μm。因此，能可靠地确保Al-Si膜42的厚度为最优选的厚度、即1μm左右。综上所述，可以导出，集电极36a的Al-Si膜42的厚度(背面平坦部的目标厚度)采用1.1μm～3.0μm范围内的厚度，与p型薄层34的表面相接的集电极36b的Al-Si膜42的厚度采用0.55μm～1.5μm范围内的厚度。
接着，对芯片安装组装时处理温度与Al-Si膜42的相互扩散的关系进行了验证。图4是表示Al-Si的热平衡装置的特性图(以下称为Al-Si平衡状态图)。由图4的Al-Si平衡状态图所示可知，在与半导体基板背面的p型集电极层表面的界面上的Al-Si膜中的Si浓度为0.2wt％左右的低浓度下，当焊接温度等安装组装时的处理温度为340℃时，相互扩散开始。另一方面，若Al-Si膜的厚度足够厚，则在Al-Si膜的生长过程中能充分满足Al-Si膜中的Si浓度，且由于Al-Si膜较厚，因此Al-Si膜中的Si的含量变大。因此，即使在340℃的焊接处理温度中也能充分确保Al-Si膜中的Si浓度，因此不会产生问题。推测其原因在于，由于Al-Si膜的厚度较厚，因此即使产生Al-Si膜中的Si原子向阻挡层即例如Ti类金属膜扩散的现象，Al-Si膜厚度中的含量与Si原子的扩散长度也会使得Al尖锲难以产生。
即使在Al-Si膜42的厚度采用与现有的反向阻止IGBT相同的厚度的情况下，为了抑制漏电流的增加，防止反向耐压变差，只要降低焊接处理温度即可，这一点是公知的，且由图4的Al-Si平衡状态图也能明确得知。然而，若采用现有的降低焊接处理温度的方法，则会产生如下新的问题：焊料、DCB(Direct Copper Bonding：直接覆铜：接合有Cu板等金属板的绝缘基板)的Cu板表面上形成的氧化膜难以被氢还原，芯片下的DCB与焊料的界面上容易产生气泡等。因此，无法以降低焊接处理温度来作为改善反向耐压不良的对策。即，因降低焊接处理温度而导致的焊料与DCB的界面上多处出现的气泡会导致热阻变高，引起芯片热失控而被破坏的可能性变高。
如上所述，本发明中，通过使Al-Si膜42的厚度在背面平坦部采用1.1μm～3.0μm范围内的足够厚度，从而能将焊接处理温度提高到不会在焊料与DCB的界面产生气泡的程度，并能抑制漏电流的增加和反向耐压的降低。
此外，通过确保例如Ti类金属膜等阻挡层43有足够的厚度，能避免在焊料与Al-Si膜42的界面上产生剥离。下面对此进行进一步说明。焊料的成分即Sn原子不会与Al-Si膜42中的Al原子形成合金层。因此，在包含焊接的组装工序中，若焊接层中的Sn原子扩散到Al-Si膜42，则焊接可能无法恰当进行，有可能发生焊接层的剥离。为此，通过在Al-Si膜42上夹着作为阻挡层43的Ti类金属膜来形成集电极36a、36b，在将反向阻止IGBT芯片焊接到DCB上时，利用阻挡层43来防止焊料中的Sn原子向Al-Si膜42扩散。防止焊接层中的Sn原子向Al-Si膜42扩散所需的阻挡层43的厚度在V字槽31的侧壁部32处为0.03μm以上。其理由如下所述。若V字槽31的侧壁部32上Ti类金属膜的厚度(即、集电极36b的阻挡层43)的厚度不足0.03μm，则焊料中的Sn原子会通过Ti类金属膜而到达Al-Si膜42。由于到达Al-Si膜42的Sn原子不会与Al-Si膜42中的Al原子形成合金层，因此会产生容易在Al-Si膜42与Sn原子扩散后的Ti类金属膜的界面上剥离的问题。
本发明中，n-半导体基板37的背面平坦部的集电极36a的厚度变厚，但即使集电极36a的厚度变厚，由于在n-半导体基板37的背面侧设有V字槽31，因此，集电极36a、36b的收缩应力的作用方向会在V字槽31中变化。具有如下优点：能抑制在n-半导体基板37的背面具有V字槽31的晶片的弯曲，使其比仅在没有V字槽31的背面平坦部上形成集电极而成的晶片的弯曲要小。
如上所述，根据实施方式，设置至少与半导体基板相接的部分为Al-Si膜的集电极，该Al-Si膜的厚度在背面平坦部采用1.1μm～3.0μm范围内的厚度，在V字槽的侧壁部采用0.55μm～1.5μ范围内的厚度，从而能恰当且容易地进行芯片安装中的焊接，并且能抑制因焊接等芯片安装组装时的处理温度引起的背面平坦部以及V字槽的侧壁部产生Al尖锲。并且，由于背面平坦部以及V字槽的侧壁部的Al尖锲得到抑制，因此能降低因Al尖锲引起的漏电流，能防止反向耐压不良。此外，根据实施方式，设置至少从半导体基板侧起层叠Al-Si膜以及Ni类金属膜而成的集电极，在Al-Si膜与Ni类金属膜之间设置阻挡层，从而即使在使用含Sn焊料的情况下，也能利用阻挡层来防止焊料中的Sn原子扩散。因此，能避免焊接层的剥离。
以下说明中，本发明不限于上述实施方式，可以在不脱离本发明主旨的范围内进行各种变更。例如在上述实施方式中，以使用将Si作为半导体材料的半导体基板的情况为例进行了说明，但并不限于此，也可以使用例如将SiC(碳化硅)、GaN(氮化镓)作为半导体材料的半导体基板。此外，实施方式中将第一导电型设为n型，将第二导电型设为p型，但即使将第一导电型设为p型，将第二导电型设为n型，本发明也同样成立。
工业上的实用性
如上所述，本发明的半导体装置适用于功率转换装置等中使用的功率半导体装置，尤其适用于在正向和反向上都具有高可靠性的耐压特性的反向阻止IGBT。
标号说明
31 V字槽
32 V字槽的侧壁部
33 p型分离层
34 p型薄层
35 p型集电极层
36 集电极
36a 背面平坦部的集电极
36b V字槽的侧壁部的集电极
37 n-半导体基板
38 保护环
39 场绝缘膜
40 场板
42 Al-Si膜
43 阻挡层
44 Ni类金属膜
45 Au类金属膜

Claims (9)

1.一种半导体装置，其特征在于，包括：
包围半导体功能区域的第二导电型的分离层，该分离层设置在距第一导电型的半导体基板的一个主面规定深度的位置；
从所述半导体基板的另一主面到达所述分离层的底部的V字槽；
第二导电型半导体层，该第二导电型半导体层设置在所述半导体基板的另一主面上的由所述V字槽包围的部分；
第二导电型半导体薄层，该第二导电型半导体薄层沿着所述V字槽的侧壁设置，并将所述分离层和所述第二导电型半导体层连结；以及
金属电极，该金属电极与所述第二导电型半导体层的表面以及所述第二导电型半导体薄层的表面接触，
所述规定深度是所述V字槽的底部与所述分离层的底部具有相接触的关系的深度，
所述金属电极是通过自所述半导体基板侧起至少层叠含有铝和硅的第一金属膜、以具有焊料润湿性的金属为主要成分的第二金属膜、以及防止该第二金属膜氧化的第三金属膜而成的层叠膜，
与所述第二导电型半导体层的表面相接的部分的所述第一金属膜的厚度在1.1μm～3.0μm范围内，
与所述第二导电型半导体薄层的表面相接的部分的所述第一金属膜的厚度在0.55μm～1.5μm范围内。
2.如权利要求1所述的半导体装置，其特征在于，
所述金属电极在所述第一金属膜与所述第二金属膜之间还包括以熔点比所述第一金属膜和所述第二金属膜高的金属为主要成分的阻挡层。
3.如权利要求2所述的半导体装置，其特征在于，
所述阻挡层是以钛、钨以及铂中的任一种金属为主要成分的金属膜。
4.如权利要求2所述的半导体装置，其特征在于，
层叠在所述第二导电型半导体层表面的部分的所述阻挡层的厚度在0.08μm～0.2μm的范围内，
层叠在所述第二导电型半导体薄层表面的部分的所述阻挡层的厚度在0.03μm～0.1μm的范围内。
5.如权利要求1所述的半导体装置，其特征在于，
所述第二金属膜是镍膜，
层叠在所述第二导电型半导体层表面的部分的所述第二金属膜的厚度在0.2μm～1.2μm的范围内，
层叠在所述第二导电型半导体薄层表面的部分的所述第二金属膜的厚度在0.1μm～0.6μm的范围内。
6.如权利要求1所述的半导体装置，其特征在于，
所述第三金属膜是金膜，
层叠在所述第二导电型半导体层表面的部分的所述第三金属膜的厚度在0.1μm～0.4μm的范围内，
层叠在所述第二导电型半导体薄层表面的部分的所述第三金属膜的厚度在0.05μm～0.2μm的范围内。
7.如权利要求1所述的半导体装置，其特征在于，
所述第三金属膜是银膜，
层叠在所述第二导电型半导体层表面的部分的所述第三金属膜的厚度在0.4μm～2.0μm的范围内，
层叠在所述第二导电型半导体薄层表面的部分的所述第三金属膜的厚度在0.2μm～1.0μm的范围内。
8.如权利要求1所述的半导体装置，其特征在于，
所述半导体装置是绝缘栅双极晶体管，其包括：
设置在所述半导体基板的一个主面侧的流过主电流的活性区域即所述半导体功能区域中的由金属-氧化膜-半导体构成的绝缘栅结构；
设置在所述半导体基板的一个主面侧并通过层间绝缘膜与所述绝缘栅结构绝缘的发射极；以及
与所述第二导电型半导体层进行欧姆接触的集电极、即所述金属电极。
9.如权利要求1至8中任一项所述的半导体装置，其特征在于，
所述半导体基板以硅、碳化硅、以及氮化镓中的某一种材料为主要成分。
CN201380012494.9A 2012-05-15 2013-05-15 半导体装置 Expired - Fee Related CN104170092B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012-111193 2012-05-15
JP2012111193 2012-05-15
PCT/JP2013/063610 WO2013172394A1 (ja) 2012-05-15 2013-05-15 半導体装置

Publications (2)

Publication Number Publication Date
CN104170092A CN104170092A (zh) 2014-11-26
CN104170092B true CN104170092B (zh) 2017-03-08

Family

ID=49583798

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380012494.9A Expired - Fee Related CN104170092B (zh) 2012-05-15 2013-05-15 半导体装置

Country Status (5)

Country Link
US (1) US9070736B2 (zh)
JP (1) JPWO2013172394A1 (zh)
CN (1) CN104170092B (zh)
DE (1) DE112013002516T5 (zh)
WO (1) WO2013172394A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103617954B (zh) * 2013-11-27 2018-01-30 上海联星电子有限公司 一种Trench‑RB‑IGBT的制备方法
WO2017159640A1 (ja) * 2016-03-14 2017-09-21 富士電機株式会社 半導体装置および製造方法
CN106252401A (zh) * 2016-09-28 2016-12-21 中国科学院微电子研究所 一种逆阻型绝缘栅双极晶体管终端结构
US9998109B1 (en) * 2017-05-15 2018-06-12 Cree, Inc. Power module with improved reliability
JP7014298B2 (ja) * 2018-06-18 2022-02-01 富士電機株式会社 半導体装置
DE102019105761A1 (de) * 2019-03-07 2020-09-10 Avl Software And Functions Gmbh Fahrzeug mit einem Inverter und Verfahren zur Erhöhung der Lebensdauer eines Inverters
JP2021150304A (ja) * 2020-03-16 2021-09-27 株式会社東芝 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0316799A1 (en) * 1987-11-13 1989-05-24 Nissan Motor Co., Ltd. Semiconductor device
CN1885507A (zh) * 2005-06-20 2006-12-27 富士电机电子设备技术株式会社 生产半导体器件的方法
CN101090133A (zh) * 2006-06-12 2007-12-19 丰田自动车株式会社 半导体器件及其制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0821675B2 (ja) * 1987-11-13 1996-03-04 日産自動車株式会社 半導体装置
JPH06333961A (ja) * 1993-05-24 1994-12-02 Nissan Motor Co Ltd 半導体装置の製造方法
JP2000169957A (ja) * 1998-12-04 2000-06-20 Sumitomo Metal Mining Co Ltd Ｖ−Ｎｉ系ターゲット材料、電極材料、及び実装部品
JP2003031576A (ja) * 2001-07-17 2003-01-31 Nec Corp 半導体素子及びその製造方法
JP2006059929A (ja) 2004-08-18 2006-03-02 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
JP2007036211A (ja) * 2005-06-20 2007-02-08 Fuji Electric Device Technology Co Ltd 半導体素子の製造方法
CN102903745B (zh) * 2008-05-13 2015-10-14 富士电机株式会社 半导体器件及其制造方法
JP5142849B2 (ja) * 2008-06-18 2013-02-13 株式会社アルバック 成膜装置および成膜方法
US8441804B2 (en) * 2008-07-25 2013-05-14 Infineon Technologies Ag Semiconductor device and method of manufacturing a semiconductor device
JPWO2010109572A1 (ja) * 2009-03-23 2012-09-20 トヨタ自動車株式会社 半導体装置
JP5740820B2 (ja) 2010-03-02 2015-07-01 富士電機株式会社 半導体装置および半導体装置の製造方法
JP5621334B2 (ja) 2010-06-10 2014-11-12 富士電機株式会社 半導体装置および半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0316799A1 (en) * 1987-11-13 1989-05-24 Nissan Motor Co., Ltd. Semiconductor device
CN1885507A (zh) * 2005-06-20 2006-12-27 富士电机电子设备技术株式会社 生产半导体器件的方法
CN101090133A (zh) * 2006-06-12 2007-12-19 丰田自动车株式会社 半导体器件及其制造方法

Also Published As

Publication number Publication date
JPWO2013172394A1 (ja) 2016-01-12
WO2013172394A1 (ja) 2013-11-21
DE112013002516T5 (de) 2015-02-19
CN104170092A (zh) 2014-11-26
US9070736B2 (en) 2015-06-30
US20140367738A1 (en) 2014-12-18

Similar Documents

Publication Publication Date Title
CN104170092B (zh) 半导体装置
US9673163B2 (en) Semiconductor device with flip chip structure and fabrication method of the semiconductor device
US8722487B2 (en) Semiconductor device with an electrode including an aluminum-silicon film
CN105931954A (zh) 半导体装置、半导体装置的制造方法以及电力变换装置
JP6627359B2 (ja) 半導体装置および半導体装置の製造方法
JP6347309B2 (ja) 半導体装置および半導体装置の製造方法
CN110867485A (zh) 半导体装置和电源转换装置
WO2007007445A1 (ja) 半導体装置及びその製法
JP2014082367A (ja) パワー半導体装置
JP6068425B2 (ja) 電極構造
JP2017118060A (ja) 半導体装置および半導体装置の製造方法
WO2017183580A1 (ja) 半導体装置、パワーモジュール及びその製造方法
JP2014075565A (ja) 化合物半導体装置の製造方法
CN104617142B (zh) 半导体器件和用于生产其的方法
US9761506B2 (en) Semiconductor device and fabrication method for the same
EP2175488A1 (en) Semiconductor device and method for manufacturing the same
US20210036141A1 (en) Semiconductor device and power conversion device
CN114467165A (zh) 半导体装置
US10784109B2 (en) Semiconductor device
US20230187309A1 (en) Double-sided heat dissipation power semiconductor module and method of manufacturing the same
JP2023058346A (ja) 半導体装置および半導体装置の製造方法
JP2016225552A (ja) 高耐熱ハンダ接合半導体装置及びその製造方法
JP2022125387A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2021012061A (ja) 炭化珪素半導体装置の選別方法
JP2024123834A (ja) 炭化珪素半導体装置及び電力変換装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170308