JP2015216200A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2015216200A
JP2015216200A JP2014097509A JP2014097509A JP2015216200A JP 2015216200 A JP2015216200 A JP 2015216200A JP 2014097509 A JP2014097509 A JP 2014097509A JP 2014097509 A JP2014097509 A JP 2014097509A JP 2015216200 A JP2015216200 A JP 2015216200A
Authority
JP
Japan
Prior art keywords
region
semiconductor layer
electrode
semiconductor device
schottky
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2014097509A
Other languages
English (en)
Inventor
山寺　秀哉
Hideya Yamadera
秀哉 山寺
悟 町田
Satoru Machida
悟 町田
侑佑 山下
Yusuke Yamashita
侑佑 山下
大西　徹
Toru Onishi
徹 大西
孝浩 伊藤
Takahiro Ito
孝浩 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Toyota Motor Corp
Priority to JP2014097509A priority Critical patent/JP2015216200A/ja
Priority to US14/657,289 priority patent/US20150325709A1/en
Priority to DE102015105801.4A priority patent/DE102015105801A1/de
Priority to CN201510232850.9A priority patent/CN105097958A/zh
Publication of JP2015216200A publication Critical patent/JP2015216200A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】Ｓｉノジュールの発生が抑えられるショットキー電極を備えた半導体装置を提供すること。【解決手段】半導体装置１は、Ｓｉを含む半導体層１０と、半導体層１０の一方の主面の少なくとも一部にショットキー接触するアノード電極２４と、を備える。アノード電極２４は、Ｔｉ、Ｔａ、Ｎｂ、Ｈｆ、Ｚｒ、Ｗ、Ｍｏ及びＶからなる群から選択される少なくとも１種を含むＡｌＳｉ合金である。【選択図】図１

Description

本明細書で開示される技術は、ショットキー電極を備える半導体装置に関する。
半導体層とショットキー電極の間のバリアハイトを利用して、特定機能を発揮する半導体装置が形成される。例えば、半導体層とショットキー電極の間のバリアハイトを利用して整流作用を発揮するショットキーダイオードが形成される。
特許文献１〜４は、Ｓｉを含む半導体層にショットキー接触するショットキー電極を開示する。特許文献１〜４は、ショットキー電極の材料としてＡｌＳｉ合金を利用することを提案する。ＡｌＳｉ合金のショットキー電極では、電極に含まれるＡｌが半導体層に拡散することが抑制され、アルミスパイクの発生が抑制される。
特開平８−４５８７４号公報 特開２００１−７３５１号公報 特開２００１−１３５８１４号公報 特開２００３−９２４１６号公報
半導体層の表面にＡｌＳｉ合金のショットキー電極を形成する工程では、半導体層とショットキー電極の界面抵抗を減らすために、例えば、還元雰囲気下で５００℃の熱処理が必要とされる。このような熱処理が実施されると、ＡｌＳｉ合金のショットキー電極に含まれるＡｌが、半導体層とショットキー電極の界面に拡散してＳｉが析出し、Ｓｉノジュールが発生する。半導体層とショットキー電極の界面抵抗を減らすためには、Ｓｉノジュールの発生を抑える必要がある。
本明細書は、Ｓｉノジュールの発生が抑えられるショットキー電極を備えた半導体装置を提供することを目的としている。
本明細書で開示される半導体装置の一実施形態は、Ｓｉを含む半導体層及び半導体層の一方の主面の少なくとも一部にショットキー接触するショットキー電極を備える。ショットキー電極は、Ｔｉ、Ｔａ、Ｎｂ、Ｈｆ、Ｚｒ、Ｗ、Ｍｏ及びＶからなる群から選択される少なくとも１種を含むＡｌＳｉ合金である。
Ｔｉ、Ｔａ、Ｎｂ、Ｈｆ、Ｚｒ、Ｗ、Ｍｏ又はＶの遷移金属は、ＡｌＳｉ合金に添加して用いられると、ＡｌＳｉ合金に含まれるＡｌの拡散を抑制する効果を有する。上記実施形態の半導体装置のショットキー電極は、これら遷移金属の少なくとも１種を含んでいるので、ＡｌＳｉ合金に含まれるＡｌが半導体層とショットキー電極の界面に拡散してＳｉが析出することが抑制され、Ｓｉノジュールの発生が抑えられる。
第１実施例の半導体装置の要部断面図を模式的に示す。 第１実施例の半導体装置の逆方向リーク電流特性を示す。 第２実施例の半導体装置の要部断面図を模式的に示す。
以下、本明細書で開示される技術の特徴を整理する。なお、以下に記す事項は、各々単独で技術的な有用性を有している。
本明細書で開示される半導体装置の一実施形態は、Ｓｉを含む半導体層及び半導体層の一方の主面の少なくとも一部にショットキー接触するショットキー電極を備えていてもよい。ここで、Ｓｉを含む半導体層は、構成元素として少なくともＳｉを含む半導体であり、典型的には、Ｓｉ又はＳｉＣである。ショットキー電極の材料は、Ｔｉ、Ｔａ、Ｎｂ、Ｈｆ、Ｚｒ、Ｗ、Ｍｏ及びＶからなる群から選択される少なくとも１種を含むＡｌＳｉ合金であってもよい。ショットキー電極のＡｌＳｉ合金のＳｉ濃度は、少なくともＳｉを含んでいればよく、特に制限されるものではない。ショットキー電極のＡｌＳｉ合金のＳｉ濃度は、典型的には、０．１〜１．０原子％である。半導体装置は、半導体層とショットキー電極の間のバリアハイトを利用して、特定機能を発揮するように構成される。一例では、半導体装置はショットキーダイオードであり、半導体層とショットキー電極の間のバリアハイトを利用して整流作用を発揮する。この実施形態の半導体装置のショットキー電極は、ＡｌＳｉ合金で形成されているので、ショットキー電極に含まれるＡｌが半導体層に拡散することが抑制され、アルミスパイクの発生が抑制される。さらに、この実施形態の半導体装置のショットキー電極は、Ｔｉ、Ｔａ、Ｎｂ、Ｈｆ、Ｚｒ、Ｗ、Ｍｏ又はＶの遷移金属の少なくとも１種を含んでいるので、ＡｌＳｉ合金に含まれるＡｌが半導体層とショットキー電極の界面に拡散してＡｌＳｉ合金内のＳｉが析出することが抑制され、Ｓｉノジュールの発生が抑えられる。
上記実施形態の半導体装置は、半導体層の他方の主面に接触するカソード電極をさらに備えていてもよい。この場合、半導体層は、第１導電型のカソード領域、第１導電型のドリフト領域、第１導電型のバリア領域、第２導電型のアノード領域及び第１導電型のピラー領域を有していてもよい。カソード領域は、カソード電極に接していてもよい。ドリフト領域は、カソード領域上に配置されており、カソード領域よりも低濃度であってもよい。バリア領域は、ドリフト領域上に配置されており、ドリフト領域よりも高濃度であってもよい。アノード領域は、バリア領域上に配置されていてもよい。ピラー領域は、アノード領域を貫通して伸びており、一端がバリア領域に接触しており、他端がショットキー電極にショットキー接触してもよい。なお、必要に応じて、上記した半導体領域の間には、他の半導体領域が介在していてもよい。この半導体装置は、ピラー領域を有するダイオードであり、ディスクリートとして構成されてもよく、同一基板にＩＧＢＴを混在させた逆導通ＩＧＢＴとして構成されてもよい。この半導体装置では、ショットキー電極とピラー領域の接触面積が小さいので、ショットキー電極とピラー領域の界面においてＳｉノジュールの発生を抑えることが良好な電気的コンタクトを実現するために特に重要である。このような半導体装置に本明細書で開示されるショットキー電極を適用することで、半導体装置の電気的特性が安定し、半導体装置の信頼性が向上する。
上記実施形態の半導体装置では、ピラー領域とショットキー電極の接触面積が４００μｍ2以下であってもよい。このようにピラー領域とショットキー電極の接触面積が小さい場合に、Ｓｉノジュールの発生が抑制されたショットキー電極が特に有用である。
上記実施形態の半導体装置では、ショットキー電極は、Ｔｉ濃度が３原子％以上であってもよい。ショットキー電極のＴｉ濃度が３原子％以上であると、Ｓｉノジュールの発生が防止される。
上記実施形態の半導体装置では、ショットキー電極は、Ｔｉ濃度が３０原子％以下であってもよく、より好ましくは、Ｔｉ濃度が１５％以下であってもよい。ショットキー電極のＴｉ濃度が３０原子％以下であると、逆方向リーク電流が顕著に抑えられる。ショットキー電極のＴｉ濃度が１５原子％以下であると、逆方向リーク電流が防止される。
上記実施形態の半導体装置では、ショットキー電極と半導体層の間のバリアハイトが、０．６〜０．９ｅＶであってもよい。この範囲のバリアハイトが形成されていると、ショットキー電極の逆方向リーク電流が抑えられる。より好ましくは、ショットキー電極と半導体層の間のバリアハイトが、０．７〜０．８ｅＶであってもよい。
図１に示されるように、半導体装置１は、ショットキーダイオードと呼ばれる種類の半導体装置であり、シリコン単結晶の半導体層１０、半導体層１０の下面を被膜するカソード電極２２及び半導体層１０の上面を被膜するアノード電極２４を備える。
半導体層１０は、ｎ＋型のカソード領域１１、ｎ型のバッファ領域１２、ｎ-型のドリフト領域１３及びｎ型のバリア領域１４を有する。
カソード領域１１は、半導体層１０の下層部に設けられており、半導体層１０の下面に露出する。カソード領域１１は、イオン注入技術を利用して、半導体層１０の下面にリンを導入することで形成される。カソード領域１１の不純物濃度は、約１×１０17〜５×１０20ｃｍ-3である。
バッファ領域１２は、半導体層１０の下層部に設けられており、カソード領域１１とドリフト領域１３の間に配置されている。バッファ領域１２は、イオン注入技術を利用して、半導体層１０の下面にリンを導入することで形成される。バッファ領域１２の不純物濃度は、約１×１０16〜１×１０19ｃｍ-3である。
ドリフト領域１３は、バッファ領域１２とバリア領域１４の間に配置されている。ドリフト領域１３は、半導体層１０にカソード領域１１、バッファ領域１２及びバリア領域１４を形成した残部である。ドリフト領域１３の不純物濃度は、約１×１０12〜１×１０15ｃｍ-3である。
バリア領域１４は、半導体層１０の上層部に配置されており、半導体層１０の上面に露出する。バリア領域１４は、イオン注入技術を利用して、半導体層１０の上面にリンを導入することで形成される。バリア領域１４の不純物濃度は、約１×１０15〜１×１０18ｃｍ-3である。また、バリア領域１４の厚みは、約０．５〜３．０μｍである。
カソード電極２２は、Ｔｉ層とＡｌＳｉ合金層の二層膜で構成されており、Ｔｉ層がカソード領域１１に接触する。Ｔｉ層の膜厚が約３０ｎｍであり、ＡｌＳｉ合金層の膜厚が約１μｍである。ＡｌＳｉ合金層のＳｉ濃度は、約１原子％である。カソード電極２２は、Ｔｉ層を介してカソード領域１１にオーミック接触する。カソード電極２２は、蒸着技術を利用して、半導体層１０の下面にＴｉ層及びＡｌＳｉ合金層を順に積層することで形成される。
アノード電極２４は、Ｔｉを含むＡｌＳｉ合金層の単層膜で構成されている。アノード電極２４の膜厚が約１μｍである。アノード電極２４のＳｉ濃度が約１原子％であり、Ｔｉ濃度が１〜５０原子％（詳細は後述する）である。アノード電極２４は、バリア領域１４に対してショットキー接触する。アノード電極２４は、蒸着技術を利用して、半導体層１０の上面に形成される。また、半導体層１０の下面にカソード電極２２を形成し、半導体層１０の上面にアノード電極２４を形成した後に、界面抵抗を低下させて安定した電気的コンタクトを得るために、還元雰囲気下で５００℃の熱処理が実施される。
ＳＥＭ（走査型電子顕微鏡）を利用して、実施例及び比較例のＳｉノジュールの発生状況を観察した。実施例として、Ｔｉ濃度が１、２、３、８、１５、３０、５０原子％のアノード電極２４を備えた半導体装置を用意した。比較例として、Ｔｉを含まないアノード電極２４を備えた半導体装置を用意した。
表１に示されるように、実施例の半導体装置はいずれも、比較例と対比すると、Ｓｉノジュールの発生が抑えられていた。特に、Ｔｉ濃度が３、８、１５、３０、５０原子％のアノード電極２４を備えた半導体装置では、Ｓｉノジュールが観測されなかった。これは、アノード電極２４に含まれるＡｌの拡散がＴｉによって抑えられ、アノード電極２４とバリア領域１４の界面にＡｌＳｉ合金層内のＳｉが析出することが抑えられたからだと考えられる。
Figure 2015216200
図２に、半導体装置１の逆バイアス特性を示す。Ｔｉ濃度が１、２、３、８、１５、３０原子％のアノード電極２４を備えた半導体装置はいずれも、逆方向のリーク電流が小さく良好なダイオード特性を有することが確認された。これは、Ｔｉ濃度が３０原子％以下であると、バリア領域１４とアノード電極２４の間のバリアハイト（φＢ）が、ＡｌＳｉ合金（φＢ＝０．８ｅＶ）とＴｉ（φＢ＝０．５５ｅＶ）のバリアハイトの中間値である０．６〜０．８ｅＶとなるように制御されたためと考えられる。一方、Ｔｉ濃度が５０原子％のアノード電極２４を備えた半導体装置では、逆方向のリーク電流が大きい。これは、アノード電極２４に含まれるＴｉがバリア領域１４とアノード電極２４の界面に析出し、これにより、バリア領域１４とアノード電極２４の間のバリアハイト（φＢ）がＴｉのバリアハイトである０．５５ｅＶとなったからだと考えられる。
このように、Ｔｉを含むアノード電極２４を備えた半導体装置１では、Ｓｉノジュールの発生が抑えられるので、半導体層１０とアノード電極２４の界面抵抗が低下され、良好な電気的コンタクトが得られる。特に、アノード電極２４のＴｉ濃度が３原子％以上になると、半導体層１０とアノード電極２４の界面においてＳｉノジュールの発生が防止され、半導体装置１の電気的特性が安定し、半導体装置１の信頼性が向上する。さらに、アノード電極２４のＴｉ濃度が３０原子％以下であれば、半導体層１０とアノード電極２４の界面のバリアハイトが適度な高さに維持されるので、逆方向のリーク電流が抑えられる。特に、アノード電極２４のＴｉ濃度が１５原子％以下であれば、逆方向のリーク電流が防止される。このように、Ｔｉを含むアノード電極２４を備えた半導体装置１では、Ｔｉ濃度が３〜３０原子％、より好ましくは３〜１５原子％であれば、Ｓｉノジュールの発生抑制と逆方向リーク電流の抑制の双方を両立させることができる。
図３に示されるように、半導体装置２は、逆回復特性を向上させたダイオード構造を有する半導体装置であり、シリコン単結晶の半導体層１００、半導体層１００の下面を被膜するカソード電極１２２及び半導体層１００の上面を被膜するアノード電極１２４を備える。
半導体層１００は、ｎ＋型のカソード領域１１１、ｎ型のバッファ領域１１２、ｎ-型のドリフト領域１１３、ｎ型のバリア領域１１４、ｐ型のアノード領域１１５、ｎ型のピラー領域１１６及びｐ+型のコンタクト領域１１７を有する。
カソード領域１１１は、半導体層１００の下層部に設けられており、半導体層１００の下面に露出する。カソード領域１１１は、イオン注入技術を利用して、半導体層１００の下面にリンを導入することで形成される。カソード領域１１１の不純物濃度は、約１×１０17〜５×１０20ｃｍ-3である。
バッファ領域１１２は、半導体層１００の下層部に設けられており、カソード領域１１１とドリフト領域１１３の間に配置されている。バッファ領域１１２は、イオン注入技術を利用して、半導体層１００の下面にリンを導入することで形成される。バッファ領域１１２の不純物濃度は、約１×１０16〜１×１０19ｃｍ-3である。
ドリフト領域１１３は、バッファ領域１１２とバリア領域１１４の間に配置されている。ドリフト領域１１３は、半導体層１００にカソード領域１１１、バッファ領域１１２、バリア領域１１４、アノード領域１１５、ピラー領域１１６及びコンタクト領域１１７を形成した残部である。ドリフト領域１１３の不純物濃度は、約１×１０12〜１×１０15ｃｍ-3である。
バリア領域１１４は、半導体層１００の上層部に配置されており、ドリフト領域１１３とアノード領域１１５の間に配置されている。バリア領域１１４は、イオン注入技術を利用して、半導体層１００の上面にリンを導入することで形成される。バリア領域１１４の不純物濃度は、約１×１０15〜１×１０18ｃｍ-3である。また、バリア領域１１４の厚みは、約０．５〜３．０μｍである。
アノード領域１１５は、半導体層１００の上層部に配置されており、半導体層１００の上面に露出する。アノード領域１１５は、イオン注入技術を利用して、半導体層１００の上面にボロンを導入することで形成される。アノード領域１１５の不純物濃度は、約１×１０16〜１×１０19ｃｍ-3である。
ピラー領域１１６は、半導体層１００の上層部に配置されており、アノード領域１１５を貫通して配置されている。ピラー領域１１６は、一端がバリア領域１１４に接しており、他端が半導体層１００の上面に露出する。半導体層１００の上面に露出するピラー領域１１６は、矩形状の形態を有しており、その面積は２０μｍ×２０μｍである。ピラー領域１１６は、イオン注入技術を利用して、半導体層１００の上面にリンを導入することで形成される。ピラー領域１１６の不純物濃度は、約１×１０16〜１×１０19ｃｍ-3である。
コンタクト領域１１７は、半導体層１００の上層部に配置されており、アノード領域１１５によって囲まれており、半導体層１００の上面に露出する。コンタクト領域１１７は、イオン注入技術を利用して、半導体層１００の上面にボロンを導入することで形成される。コンタクト領域１１７の不純物濃度は、約１×１０17〜１×１０20ｃｍ-3である。
カソード電極１２２は、Ｔｉ層とＡｌＳｉ合金層の二層膜で構成されており、Ｔｉ層がカソード領域１１１に接触する。Ｔｉ層の膜厚が約３０ｎｍであり、ＡｌＳｉ合金層の膜厚が約１μｍである。ＡｌＳｉ合金層のＳｉ濃度は、約１原子％である。カソード電極１２２は、Ｔｉ層を介してカソード領域１１１にオーミック接触する。カソード電極１２２は、蒸着技術を利用して、半導体層１００の下面にＴｉ層及びＡｌＳｉ合金層を順に積層することで形成される。
アノード電極１２４は、Ｔｉを含むＡｌＳｉ合金層の単層膜で構成されている。アノード電極１２４の膜厚が約１μｍである。アノード電極１２４のＳｉ濃度が約１原子％であり、Ｔｉ濃度が約８原子％である。アノード電極１２４は、アノード領域１１５及びコンタクト領域１１７に対してオーミック接触する。アノード電極１２４は、ピラー領域１１６に対してショットキー接触する。ピラー領域１１６とアノード電極１２４の間のバリアハイト（φB）は、約０．７５ｅＶである。アノード電極１２４は、蒸着技術を利用して、半導体層１００の上面に形成される。また、半導体層１００の下面にカソード電極１２２を形成し、半導体層１００の上面にアノード電極１２４を形成した後に、界面抵抗を低下させて安定した電気的コンタクトを得るために、還元雰囲気下で５００℃の熱処理が実施される。
次に、半導体装置２の特徴を説明する。カソード電極１２２とアノード電極１２４の間に順バイアスが印加されると、アノード電極１２４とピラー領域１１６はショットキー界面を介して短絡する。ピラー領域１１６とバリア領域１１４はほぼ同電位であるため、バリア領域１１４とアノード電極１２４の電位差はショットキー界面での電圧降下とほぼ等しくなる。ショットキー界面での電圧降下は、アノード領域１１５とバリア領域１１４の間のｐｎ接合のビルトイン電圧よりも十分に小さいので、コンタクト領域１１７及びアノード領域１１５からドリフト領域１１３への正孔の注入が抑制される。アノード電極１２４とカソード電極１２２の間には、主にアノード電極１２４とｎピラー領域１１６の間のショットキー界面、ピラー領域１１６、バリア領域１１４、ドリフト領域１１３、バッファ領域１１２、カソード領域１１１を経由する順電流が流れる。アノード電極１２４とカソード電極１２２の間の電圧が順バイアスから逆バイアスに切り替わると、アノード電極１２４とピラー領域１１６の間のショットキー界面によって逆電流が制限される。
上述したように、本実施例の半導体装置２では、順バイアスの印加時においてコンタクト領域１１７及びアノード領域１１５からドリフト領域１１３への正孔の注入が抑制されているから、逆回復電流が小さく、逆回復時間が短い。本実施例の半導体装置２によれば、ドリフト領域１１３のライフタイム制御を行うことなく、スイッチング損失を小さくすることができる。
半導体装置２では、アノード電極１２４とピラー領域１１６の接触面積が小さいので、アノード電極１２４とピラー領域１１６の界面においてＳｉノジュールの発生を抑えることが良好な電気的コンタクトを実現するために特に重要である。半導体装置２のアノード電極１２４は、Ｔｉを含んでいるので、アノード電極１２４に含まれるＡｌの拡散がＴｉによって抑えられる。このため、アノード電極１２４に含まれるＡｌがアノード電極１２４とピラー領域１１６の界面に拡散してＡｌＳｉ合金層内のＳｉが析出することが抑えられ、アノード電極１２４とピラー領域１１６の界面においてＳｉノジュールの発生が抑えられる。
上記各実施例では、アノード電極２４，１２４がＴｉを含むＡｌＳｉ合金層の単層であったが、アノード電極２４，１２４が多層であっても、半導体層１０，１００と接触する部分がＴｉを含むＡｌＳｉ合金層である限り、Ｓｉノジュールの発生を抑えることができる。例えば、アノード電極２４，１２４が、Ｔｉを含むＡｌＳｉ合金層とＴｉを含まないＡｌＳｉ合金層の多層であってもよい。このような場合、Ｔｉを含むＡｌＳｉ合金層は、少なくとも２０ｎｍ以上の膜厚であるのが望ましい。また、耐熱特性を向上させるためには、アノード電極２４，１２４の膜厚が厚いのが望ましく、はんだ接合のためにが、Ｎｉ、Ａｕ等の金属膜をＡｌＳｉ合金膜上に積層してもよい。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１，２：半導体装置、 １０，１００：半導体層、 １１，１１１：カソード領域、 １２，１１２：バッファ領域、 １３，１１３：ドリフト領域、 １４，１１４：バリア領域、 １１５：アノード領域、 １１６：ピラー領域、 １１７：コンタクト領域、 ２２，１２２：カソード電極、 ２４，１２４：アノード電極

Claims (7)

  1. Ｓｉを含む半導体層と、
    前記半導体層の一方の主面の少なくとも一部にショットキー接触するショットキー電極と、を備え、
    前記ショットキー電極が、Ｔｉ、Ｔａ、Ｎｂ、Ｈｆ、Ｚｒ、Ｗ、Ｍｏ及びＶからなる群から選択される少なくとも１種を含むＡｌＳｉ合金である、半導体装置。
  2. 前記半導体層の他方の主面に接触するカソード電極をさらに備え、
    前記半導体層は、
    前記カソード電極に接する第１導電型のカソード領域と、
    前記カソード領域上に配置されており、前記カソード領域よりも低濃度な第１導電型のドリフト領域と、
    前記ドリフト領域上に配置されており、前記ドリフト領域よりも高濃度な第１導電型のバリア領域と、
    前記バリア領域上に配置されている第２導電型のアノード領域と、
    前記アノード領域を貫通して伸びており、一端が前記バリア領域に接触しており、他端が前記ショットキー電極にショットキー接触する第１導電型のピラー領域と、を有する、請求項１に記載の半導体装置。
  3. 前記ピラー領域と前記ショットキー電極の接触面積が、４００μｍ2以下である、請求項２に記載の半導体装置。
  4. 前記ショットキー電極は、Ｔｉ濃度が３原子％以上である、請求項１〜３のいずれか一項に記載の半導体装置。
  5. 前記ショットキー電極は、Ｔｉ濃度が３０原子％以下である、請求項１〜４のいずれか一項に記載の半導体装置。
  6. 前記ショットキー電極は、Ｔｉ濃度が１５原子％以下である、請求項５に記載の半導体装置。
  7. 前記ショットキー電極と前記半導体層の間のバリアハイトが、０．６〜０．９ｅＶである、請求項１〜６のいずれか一項に記載の半導体装置。
JP2014097509A 2014-05-09 2014-05-09 半導体装置 Withdrawn JP2015216200A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014097509A JP2015216200A (ja) 2014-05-09 2014-05-09 半導体装置
US14/657,289 US20150325709A1 (en) 2014-05-09 2015-03-13 Semiconductor device
DE102015105801.4A DE102015105801A1 (de) 2014-05-09 2015-04-16 Halbleitereinrichtung
CN201510232850.9A CN105097958A (zh) 2014-05-09 2015-05-08 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014097509A JP2015216200A (ja) 2014-05-09 2014-05-09 半導体装置

Publications (1)

Publication Number Publication Date
JP2015216200A true JP2015216200A (ja) 2015-12-03

Family

ID=54336708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014097509A Withdrawn JP2015216200A (ja) 2014-05-09 2014-05-09 半導体装置

Country Status (4)

Country Link
US (1) US20150325709A1 (ja)
JP (1) JP2015216200A (ja)
CN (1) CN105097958A (ja)
DE (1) DE102015105801A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018125443A (ja) * 2017-02-01 2018-08-09 トヨタ自動車株式会社 半導体装置
WO2019073776A1 (ja) * 2017-10-11 2019-04-18 株式会社デンソー ショットキーバリアダイオードを備えた炭化珪素半導体装置およびその製造方法
WO2021261521A1 (ja) * 2020-06-26 2021-12-30 株式会社デンソー 半導体装置およびその製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109326523A (zh) * 2018-11-21 2019-02-12 中国电子科技集团公司第十三研究所 碳化硅肖特基接触的制备方法及碳化硅肖特基二极管

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2667477B2 (ja) * 1988-12-02 1997-10-27 株式会社東芝 ショットキーバリアダイオード
JPH0845874A (ja) 1994-07-30 1996-02-16 Mitsumi Electric Co Ltd 半導体装置
JP3453325B2 (ja) 1999-06-21 2003-10-06 シャープ株式会社 半導体装置およびその製造方法
JP2001135814A (ja) 1999-11-02 2001-05-18 Shindengen Electric Mfg Co Ltd 縦型ｍｏｓ電界効果トランジスタ
JP5077508B2 (ja) 2001-09-19 2012-11-21 富士電機株式会社 半導体装置およびその製造方法
JP5449786B2 (ja) * 2009-01-15 2014-03-19 昭和電工株式会社 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
JP5919121B2 (ja) * 2011-07-27 2016-05-18 株式会社豊田中央研究所 ダイオードおよび半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018125443A (ja) * 2017-02-01 2018-08-09 トヨタ自動車株式会社 半導体装置
WO2019073776A1 (ja) * 2017-10-11 2019-04-18 株式会社デンソー ショットキーバリアダイオードを備えた炭化珪素半導体装置およびその製造方法
JP2019071394A (ja) * 2017-10-11 2019-05-09 株式会社デンソー ショットキーバリアダイオードを備えた炭化珪素半導体装置およびその製造方法
JP7098906B2 (ja) 2017-10-11 2022-07-12 株式会社デンソー ショットキーバリアダイオードを備えた炭化珪素半導体装置およびその製造方法
WO2021261521A1 (ja) * 2020-06-26 2021-12-30 株式会社デンソー 半導体装置およびその製造方法
JP2022007763A (ja) * 2020-06-26 2022-01-13 株式会社デンソー 半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN105097958A (zh) 2015-11-25
US20150325709A1 (en) 2015-11-12
DE102015105801A1 (de) 2015-11-12

Similar Documents

Publication Publication Date Title
JP6685476B2 (ja) 酸化物半導体装置、および、酸化物半導体装置の製造方法
JP5408929B2 (ja) 半導体装置および半導体装置の製造方法
TWI724160B (zh) 溝槽式金氧半型肖特基二極體
JP6980116B2 (ja) 酸化物半導体装置及びその製造方法
JP2018049951A (ja) 半導体装置
JP4221012B2 (ja) 半導体装置とその製造方法
JP2015216200A (ja) 半導体装置
JP2011071281A (ja) 半導体装置とその製造方法
JPWO2012140794A1 (ja) 炭化珪素半導体装置の製造方法
CN111656532A (zh) 电力用半导体装置
JP5401356B2 (ja) 半導体装置の製造方法
WO2010109572A1 (ja) 半導体装置
JP2017139293A (ja) ダイオード
JP7086270B2 (ja) 半導体装置
JP2002541682A (ja) パンチスルーダイオード及び同ダイオードを製造する方法
JP2015204331A (ja) 半導体装置、半導体装置の製造方法
JP2017139289A (ja) ダイオード
JP2017108074A (ja) 半導体装置および半導体装置の製造方法
JP7353496B2 (ja) 電力用半導体装置
JP2023045863A (ja) 半導体装置及び半導体装置の製造方法
JP5877967B2 (ja) 化合物半導体装置
JP2016201498A (ja) ダイオード
JP2009010421A (ja) 半導体装置を回路基板に実装する方法
JP2017045859A (ja) 半導体装置
JP5620347B2 (ja) 化合物半導体装置

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20151118