TWI724160B - 溝槽式金氧半型肖特基二極體 - Google Patents

溝槽式金氧半型肖特基二極體 Download PDF

Info

Publication number
TWI724160B
TWI724160B TW106113741A TW106113741A TWI724160B TW I724160 B TWI724160 B TW I724160B TW 106113741 A TW106113741 A TW 106113741A TW 106113741 A TW106113741 A TW 106113741A TW I724160 B TWI724160 B TW I724160B
Authority
TW
Taiwan
Prior art keywords
semiconductor layer
trench
schottky diode
electric field
insulating film
Prior art date
Application number
TW106113741A
Other languages
English (en)
Other versions
TW201740568A (zh
Inventor
佐佐木公平
東脇正高
Original Assignee
日商田村製作所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商田村製作所股份有限公司 filed Critical 日商田村製作所股份有限公司
Publication of TW201740568A publication Critical patent/TW201740568A/zh
Application granted granted Critical
Publication of TWI724160B publication Critical patent/TWI724160B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本發明所要解決的問題在於提供一種高耐壓且低耗損的溝槽式金氧半型肖特基二極體。 作為解決上述問題的技術手段，本發明的一實施型態提供一種溝槽式金氧半型肖特基二極體1，其具有：第1半導體層10，其由Ga2 O3 系單晶所構成；第2半導體層11，其為積層於第1半導體層10上之層，具有溝槽12，且由Ga2 O3 系單晶所構成，其中該溝槽12開口在面17上；陽極電極13，其被形成於面17上；陰極電極14，其被形成於第1半導體層10的與第2半導體層11相反的一側的面上；絕緣膜15，其覆蓋第2半導體層11的溝槽12的內表面；及，溝槽式金氧半閘極16，其以被絕緣膜15覆蓋的方式而被埋入第2半導體層11的溝槽12內，且接觸陽極電極13。

Description

溝槽式金氧半型肖特基二極體
本發明關於溝槽式金氧半(MOS)型肖特基二極體。
先前技術中，已經有一種將Ga2 O3 用於半導體層之肖特基能障二極體(肖特基二極體)(例如專利文獻1)。
在專利文獻1中，例如記載有以下內容：當n－ Ga2 O3 層的電子載體濃度為9.95×1016 cm-3 且厚度為3.3μm時，肖特基二極體的耐壓(耐電壓，Voltage Endurance)為1000V。
又，已知有一種將Si(矽)用於半導體層之溝槽式MOS型肖特基二極體、及將SiC(碳化矽)用於半導體層之溝槽式MOS型肖特基二極體(例如非專利文獻1、2)。
在非專利文獻1中，記載有以下內容：當n－ Si層的摻雜濃度為1×1016 cm-3 且厚度為9μm時，將Si用於半導體層之溝槽式MOS型肖特基二極體的耐壓為107V。
自非專利文獻2中所記載的逆向電壓－逆向電流特性，可解讀出以下內容：當n－ SiC層的摻雜濃度為6×1015 cm-3 且厚度為4μm時，將SiC用於半導體層之溝槽式MOS型肖特基二極體的耐壓為數十V的程度。
[先前技術文獻] (專利文獻) 專利文獻1：日本特開2013－102081號公報。
(非專利文獻) 非專利文獻1：T. Shimizu et al., Proceedings of 2001 International Symposium on Power Semiconductor Devices & ICs, Osaka, pp. 243-246 (2001)。 非專利文獻2：V. Khemka, et al., IEEE ELECTRON DEVICE LETTERS, VOL. 21, NO. 5, MAY 2000, pp 286-288。
[發明所欲解決的問題] 在專利文獻1中，肖特基二極體的耐壓是由Ga2 O3 的絕緣破壞電場強度來加以定義。然而，在使用了Ga2 O3 等的絕緣破壞電場強度較大的材料之肖特基二極體中，若增加逆向電壓，則在Ga2 O3 層發生絕緣破壞之前，陽極與Ga2 O3 層之間的漏洩電流會變得非常大而燒壞肖特基二極體。
因此，針對將Ga2 O3 用於半導體層之肖特基二極體，將規定大小(例如1μA)的漏洩電流流過時的逆向電壓定義為耐壓較為適當。此外，專利文獻1的肖特基二極體，不具有用來抑制漏洩電流的特別結構，當n－ Ga2 O3 層的電子載體濃度為9.95×1016 cm-3 時，若對有1μA的漏洩電流流過時的逆向電壓加以估算，則約為64V。
本發明的目的在於提供一種高耐壓且低耗損的溝槽式MOS型肖特基二極體。
[用於解決問題的手段] 本發明的一實施方式，為了達成上述目的，提供下述[1]～[7]的溝槽式金氧半型肖特基二極體。
[1]一種溝槽式金氧半型肖特基二極體，其具有：第1半導體層，其由Ga2 O3 系單晶所構成；第2半導體層，其為積層於前述第1半導體層上之層，具有溝槽，且由Ga2 O3 系單晶所構成，其中該溝槽開口在與前述第1半導體層相反的一側的面；陽極電極，其被形成於前述第2半導體層的與前述第1半導體層相反的一側的面上；陰極電極，其被形成於前述第1半導體層的與前述第2半導體層相反的一側的面上；絕緣膜，其覆蓋前述第2半導體層的前述溝槽的內表面；及，溝槽式金氧半閘極，其以被前述絕緣膜覆蓋的方式而被埋入前述第2半導體層的前述溝槽內，且接觸前述陽極電極。
[2] 如前述[1]所述之溝槽式金氧半型肖特基二極體，其中，前述第2半導體層的供體濃度在1.0×1015 cm-3 以上且3.0×1017 cm-3 以下；前述第2半導體層的厚度在2.0μm以上且50μm以下。
[3] 如前述[2]所述之溝槽式金氧半型肖特基二極體，其中，前述第2半導體層的供體濃度在3.0×1016 cm-3 以上且6.0×1016 cm-3 以下；前述第2半導體層的厚度在4.5μm以上且9μm以下。
[4] 如前述[3]所述之溝槽式金氧半型肖特基二極體，其中，前述第2半導體層的厚度在5.5μm以上。
[5] 如前述[1]～[4]中任一者所述之溝槽式金氧半型肖特基二極體，其中，前述絕緣膜的下表面，被介電常數比前述絕緣膜低的絕緣體所覆蓋。
[6] 如前述[5]所述之溝槽式金氧半型肖特基二極體，其中，在前述絕緣膜的最下部的正下方之前述絕緣體的厚度在200nm以上。
[7] 如前述[5]所述之溝槽式金氧半型肖特基二極體，其中，前述絕緣體接觸前述第1半導體層。
(發明的功效) 根據本發明，能夠提供一種高耐壓且低耗損的溝槽式MOS型肖特基二極體。
[第1實施型態] (溝槽式MOS型肖特基二極體的結構) 第1圖是第1實施型態之溝槽式MOS型肖特基二極體的垂直剖面圖。溝槽式MOS型肖特基二極體1，是具有溝槽式MOS區域之縱型肖特基二極體。
溝槽式MOS型肖特基二極體1，具有：第1半導體層10；第2半導體層11，其為被積層在第1半導體層10上的層，且具有溝槽12，該溝槽12開口在與該第1半導體層10相反的一側的面17；陽極電極13，其被形成在第2半導體層11的面17上；陰極電極14，其被形成在第1半導體層10中的與第2半導體層11相反的一側的面上；絕緣膜15，其覆蓋第2半導體層11的溝槽12的內表面；及，溝槽式MOS閘極16，其被以被絕緣膜15覆蓋之方式而被埋入第2半導體層11的溝槽12內，且接觸陽極電極13。
溝槽式MOS型肖特基二極體1中，藉由在陽極電極13與陰極電極14之間施加順向電壓(陽極電極13側為正電位)，使得自第2半導體層11所觀察到的陽極電極13與第2半導體層11的界面的能量障壁降低，而有電流自陽極電極13流至陰極電極14。
另一方面，當在陽極電極13與陰極電極14之間施加逆向電壓(陽極電極13側為負電位)時，電流因為肖特基障壁而不會流動。若在陽極電極13與陰極電極14之間施加逆向電壓，則空乏層自陽極電極13與第2半導體層11的界面及絕緣膜15與第2半導體層11的界面擴大。
一般而言，肖特基二極體的逆向漏洩電流的上限為1μA。本實施型態中，將流過1μA的漏洩電流時的逆向電壓定義為耐壓(耐電壓)。
例如，如「松波弘之、大谷昇、木本恒暢、中村孝所著之『半導體SiC技術與應用』，第2版，日刊工業新聞社發行，2011年9月30日，第355頁」所述，根據將SiC作為半導體層之肖特基二極體中的逆向電流的肖特基界面電場強度依存性的資料，當逆向漏洩電流的電流密度為0.0001A/cm2 時，在肖特基電極正下方的電場強度為約0.8MV/cm。此處，0.0001A/cm2 ，是當1μA的電流流過尺寸1mm×1mm的肖特基電極時，在肖特基電極正下方的電流密度。
因此，即便半導體材料本身的絕緣破壞電場強度為數MV/cm，若在肖特基電極正下方的電場強度超過0.8MV/cm，就會有超過1μA的漏洩電流流過。
例如，在不具有用來對在肖特基電極正下方的電場強度加以抑制的特別結構之先前技術的肖特基二極體中，若要獲得1200V的耐壓，那麼為了要將在肖特基二極體正下方的電場強度抑制在0.8MV/cm以下，就必須將半導體層的供體濃度降低到1015 cm-3 的層級，並且將半導體層作得非常厚。因此，導通耗損變得非常大，而難以製作高耐壓且低耗損的肖特基能障二極體。
本實施型態之溝槽式MOS型肖特基二極體1，由於具有溝槽式MOS結構，能夠在不增加半導體層的電阻的情況下獲得高耐壓。亦即，溝槽式MOS型肖特基二極體1，為高耐壓且低耗損的肖特基二極體。
此外，作為高耐壓且低耗損的肖特基二極體，已知有接面能障肖特基(JBS)二極體，但p型的Ga2 O3 難以製造，因此Ga2 O3 不適合用來作為需要p型區域之JBS二極體的材料。
第1半導體層10，是由Ga2 O3 系單晶所構成，該n型的Ga2 O3 系單晶包含作為供體的Si、Sn等IV族元素。第1半導體層10的供體濃度Nd ’，例如在1.0×1018 以上且1.0×1020 cm-3 以下。第1半導體層10的厚度Ts，例如為10～600μm。第1半導體層10，例如為Ga2 O3 系單晶基板。
此處，所謂的Ga2 O3 系單晶，是指Ga2 O3 單晶，或是添加有Al、In等元素之Ga2 O3 單晶。例如，亦可為添加有Al和In之Ga2 O3 單晶，也就是(Gax Aly In(1-x-y) )2 O3 ，其中0＜x≦1，0≦y＜1，0＜x+y≦1。添加Al的情況下會使能隙變寬，而添加In的情況下會使能隙變窄。此外，上述Ga2 O3 單晶，例如具有β型的結晶結構。
第2半導體層11，是由n型的Ga2 O3 系單晶所構成，該n型的Ga2 O3 系單晶包含作為供體的Si、Sn等IV族元素。第2半導體層11的供體濃度Nd ，低於第1半導體層10的供體濃度Nd ’。第2半導體層11，例如是在Ga2 O3 系單晶基板也就是第1半導體層10上磊晶成長出的磊晶層。
此外，在第1半導體層10與第2半導體層11之間，亦可形成含有高濃度供體之高供體濃度層。此高供體濃度層，例如使用在要在基板也就是第1半導體層10上磊晶成長第2半導體層11的情況中。由於在第2半導體層11的成長初期，摻雜物的導入量不穩定、或者有來自基板也就是第1半導體層10的受體雜質的擴散，因此若使第2半導體層11直接成長在第1半導體層10上，有時第2半導體層11中的接近與第1半導體層10的界面之區域會高電阻化。為了避免這種問題，而使用高供體濃度層。高供體濃度層，例如被設定成比第2半導體層11更高的濃度，並且更佳為被設定成比第1半導體層10更高的濃度。
第2半導體層11的供體濃度Nd 越增加，則溝槽式MOS型肖特基二極體1的各部的電場強度越增加。為了壓低第2半導體層11中的在陽極電極13正下方的區域中的最大電場強度、第2半導體層11中的最大電場強度及絕緣膜15中的最大電場強度，第2半導體層11的供體濃度Nd 較佳為約6.0×1016 cm-3 以下。另一方面，供體濃度Nd 越小，第2半導體層11的電阻便越大，順向耗損越增加，因此為了獲得例如1200V以下的耐壓，較佳為3.0×1016 cm-3 以上。又，為了獲得更高的耐壓，較佳為將供體濃度Nd 降低至例如1.0×1016 cm-3 的程度。
第2半導體層11的厚度Te 越增加，則第2半導體層11中的最大電場強度和絕緣膜15中的最大電場強度便越減低。藉由將第2半導體層11的厚度Te 作成約6μm以上，能夠有效減低第2半導體層11中的最大電場強度和絕緣膜15中的最大電場強度。自這些電場強度的減低與溝槽式MOS型肖特基二極體1的小型化的觀點來看，第2半導體層11的厚度Te 較佳為約5.5μm以上且9μm以下。
溝槽式MOS型肖特基二極體1的各部的電場強度會因溝槽12的深度Dt 而改變。為了壓低第2半導體層11中的在陽極電極13正下方的區域中的最大電場強度、第2半導體層11中的最大電場強度及絕緣膜15中的最大電場強度，溝槽12的深度Dt 較佳為約在2μm以上且6μm以下，更佳為約在3μm以上且4μm以下。又，本說明書中，將溝槽12的寬度的一半寬度(以下稱為1/2寬度)標示成Wt 。
第2半導體層11的相鄰溝槽12間的台狀部分的寬度越減低，則第2半導體層11中的在陽極電極13正下方的區域中的最大電場強度便越減低。本說明書中，將相鄰溝槽12間的台狀部分的寬度的一半寬度(以下稱為1/2寬度)標示成Wm 。為了壓低第2半導體層11中的在陽極電極13正下方的區域中的最大電場強度，台狀部分的1/2寬度Wm 較佳為1.25μm以下。另一方面，台狀部分的寬度越小則溝槽12的製造難度越高，因此台狀部分的1/2寬度Wm 較佳為0.25μm以上。
絕緣膜15的介電常數越增加，絕緣膜15中的最大電場強度便越減低，因此絕緣膜15較佳為由介電常數高的材料所構成。例如，作為絕緣膜15的材料能夠使用Al2 O3 (相對介電常數約9.3)、HfO2 (相對介電常數約22)，而特佳為使用介電常數較高的HfO2 。
又，絕緣膜15的厚度Ti 越增加，第2半導體層11中的最大電場強度便越減低，但絕緣膜15中的最大電場強度和在陽極電極13正下方的區域中的最大電場強度越增加。由製造容易性的觀點來看，絕緣膜15的厚度較佳為較小，更佳為300nm以下。然而，當然仍舊需要具有足以使溝槽式MOS閘極16與第2半導體層11之間幾乎沒有電流直接流過之程度的厚度。
溝槽式MOS閘極16的材料，只要是具有導電性的材料便沒有特別限定，例如能夠使用以高濃度來加以摻雜過的多晶Si，或是Ni、Au等的金屬。
溝槽式MOS型肖特基二極體1中的電場強度，如以上所述，受到相鄰2個溝槽12之間的台狀部分的寬度、溝槽12的深度Dt 、絕緣膜15的厚度Ti 等的影響，但幾乎不會受到溝槽12的平面圖案的影響。因此，第2半導體層11的溝槽12的平面圖案並未特別限定。
第2A圖、第2B圖是第2半導體層11的面17的平面圖，該等圖式分別表示溝槽12的平面圖案的典型例。
第2A圖所示的溝槽12，具有線狀的平面圖案。第2B圖所示的溝槽12，具有使相鄰2個溝槽12間的台狀部分的平面圖案成為點狀的平面圖案。
第1圖所示的溝槽式MOS型肖特基二極體1的剖面，在第2A圖所示的溝槽式MOS型肖特基二極體1中，相當於沿著切斷線A－A的切斷面，而在第2B圖所示的溝槽式MOS型肖特基二極體1中，相當於沿著切斷線B－B。
陽極電極13，與第2半導體層11進行肖特基接觸。陽極電極13，是由Pt(鉑)、Pd(鈀)、Au(金)、Ni(鎳)、Ag(銀)、Cu(銅)、Al(鋁)、Mo(鉬)、In(銦)、Ti(鈦)、多晶Si及該等元素的氧化物、氮化物或合金等的材料所構成。陽極電極13與第2半導體層11的肖特基界面的逆向漏洩電流，在陽極電極13與第2半導體層11的界面的障壁高度(能障高度)越高的情況下便會越小。另一方面，在針對陽極電極13使用能障高度較高的金屬的情況下，由於順向的導通電壓上昇，因此順向耗損增加。因此，較佳為選擇其能障高度會使得逆向漏洩電流最大到1μA程度之材料。例如，在逆向耐壓為600V至1200V的情況下，藉由將能障高度作成0.7eV程度，便能夠將逆向漏洩電流抑制在1μA之程度，並且最能減低順向耗損。陽極電極13，亦可具有積層不同金屬膜之多層結構，例如Pt/Au、Pt/Al、Pd/Au、Pd/Al、Pt/Ti/Au、Pd/Ti/Au。
陰極電極14，與第1半導體層10進行歐姆接觸。陰極電極14，是由Ti等的金屬所構成。陰極電極14，亦可具有積層不同金屬膜之多層結構，例如Ti/Au、Ti/Al。為了使陰極電極14與第1半導體層10確實進行歐姆接觸，較佳為陰極電極14與第1半導體層10接觸的層是由Ti所構成。
第3圖是溝槽式MOS型肖特基二極體1的變化例的垂直剖面圖。如第3圖所示，溝槽式MOS型肖特基二極體1，亦可具有場板結構。
第3圖所示的變化例中，沿著第2半導體層11的面17的邊緣設有由SiO2 等所構成的介電體膜18，並且陽極電極13的邊緣跨在該介電體膜18之上。
藉由設置這樣的場板結構，能夠對電場集中至陽極電極13的端部的情況加以抑制。又，介電體膜18，亦作為鈍化膜來發揮功能，其抑制流過第2半導體層11的面17之表面漏洩電流。此外，場板結構的有無，並不會對上述溝槽式MOS型肖特基二極體1的結構中的各參數(台狀部分的1/2寬度Wm 、溝槽12的深度Dt 、絕緣膜15的厚度Ti 等)的理想值造成影響。
[第2實施型態] 第2實施型態與第1實施型態的差異點在於：在溝槽的底部埋入有與構成絕緣膜15的絕緣體不同之其他絕緣體。此外，針對與第1實施型態的相同點，省略或簡化其說明。
(溝槽式MOS型肖特基二極體的結構) 第4圖是第2實施型態之溝槽式MOS型肖特基二極體2的垂直剖面圖。
溝槽式MOS型肖特基二極體2，具有在面17上開口的溝槽21。在溝槽21的底部埋入有絕緣體22，絕緣膜15，覆蓋絕緣體的上表面22與溝槽21的內側側面。溝槽式MOS閘極16，以被絕緣膜15覆蓋的方式而被埋入溝槽21內。
例如，在將絕緣體22埋入溝槽21的底部後，藉由蝕刻將絕緣體22的上部削成圓弧狀，來形成溝槽12。然後，在溝槽12內形成絕緣膜15和溝槽式MOS閘極16。溝槽21的底面可為平坦狀，亦可如溝槽12形成為圓弧狀。
絕緣體22，由介電常數比絕緣膜15低的絕緣體所構成。因此，當在陽極電極13與陰極電極14之間施加電壓時，被施加至絕緣膜22的電場大於被施加至絕緣膜15的電場。
第1實施型態之溝槽式MOS型肖特基二極體1中，在絕緣膜15中的電場強度最高的區域，是溝槽12的底部附近的區域。又，在第2半導體層11中的電場強度最高的區域，是在溝槽12正下方的區域。
藉由設置第2實施型態之絕緣體22，能夠減低絕緣膜15中的在溝槽12的底部附近的區域中的電場強度、及第2半導體層11中的在溝槽12正下方的區域中的電場強度。亦即，能夠減低絕緣膜15中的最大電場強度和第2半導體11中的最大電場強度。
作為絕緣體22的材料，較佳為使用SiO2 (相對介電常數約4)等介電常數低的材料。在絕緣膜15的最下部的正下方之絕緣體22的厚度Tb ，較佳為約200nm以上。絕緣體22，具有與溝槽11相同的平面圖案，典型上來說，具有與溝槽12的寬度2Wt 幾乎相等的寬度。
[第3實施型態] 第3實施型態與第2實施型態的差異點在於：絕緣體22接觸第1半導體層10。此外，針對與第2實施型態的相同點，省略或簡化其說明。
(溝槽式MOS型肖特基二極體的結構) 第5A圖、第5B圖是第3實施型態之溝槽式MOS型肖特基二極體3的垂直剖面圖
溝槽式MOS型肖特基二極體3，相較於第2實施型態之溝槽式MOS型肖特基二極體2，其絕緣體22的厚度Tb 較大。因此，不同於要藉由絕緣體22與第2半導體層11來確保耐壓的溝槽式MOS型肖特基二極體2，能夠僅藉由絕緣體22來確保耐壓。
因此，能夠將第2半導體層11的厚度Te 縮小至使絕緣體22與第1半導體層10接觸，而減低導通電阻。亦即，在將溝槽式MOS型肖特基二極體2與溝槽式MOS型肖特基二極體3設計成具有相同耐壓的情況下，溝槽式MOS型肖特基二極體3的導通電阻小於溝槽式MOS型肖特基二極體2的導通電阻，而能夠更縮小耗損。
溝槽式MOS型肖特基二極體3的絕緣體22，如第5A圖所示，可使其底部接觸第1半導體層10的上表面，亦可如第5B圖所示，使其底部進入到第1半導體層10之中。亦即，絕緣體22的最下部的高度，可相等於第1半導體層10與第2半導體層11的界面的高度，亦可低於第1半導體層10與第2半導體層11的界面的高度。
(實施型態的功效) 根據上述第1～3實施型態，藉由將Ga2 O3 用於半導體層中，能夠提供一種高耐壓且低耗損的溝槽式MOS型肖特基二極體。
[實施例1] 藉由模擬，來求出第1實施型態之溝槽式MOS型肖特基二極體1的結構中的各參數的理想值。在此模擬中，求出各參數與第2半導體層11中的最大電場強度、絕緣膜15中的最大電場強度、及第2半導體層11中的在陽極電極13正下方的區域(自與陽極電極13的界面算起，深度到0.5μm為止的區域)中的最大電場強度的關係。
此處，將第2半導體層11中的電場強度E最大的點標示為P1 ，絕緣膜15中的電場強度E最大的點標示為P2 ，第2半導體層11中的在陽極電極13正下方的區域中的電場強度E最大的點標示為P3 。亦即，點P1 中的電場強度E為第2半導體層11中的最大電場強度，點P2 中的電場強度E為絕緣膜15中的最大電場強度，點P3 中的電場強度E為第2半導體層11中的在陽極電極13正下方的區域中的最大電場強度。
第6圖概略地表示本實施例的模擬中，溝槽式MOS型肖特基二極體1中的點P1 、P2 、P3 的位置。
又，本實施例的模擬中，針對以下的表1所示的結構參數的其中一者的參數來加以改變。各模擬中被固定的參數，表示於第7圖～第12圖的圖表中，該等圖表表示各模擬的結果。此外，在全部模擬中的數值均相同的參數(Wf 、Wm 、Wt 、Nd ’、Vb )，不表示在第7圖～第12圖的圖表中。
[表1]
Figure 106113741-A0304-0001
第7A圖、第7B圖表示絕緣膜15的相對介電常數與點P1 、P2 中的電場強度E的關係。第7A圖、第7B圖中的相對介電常數9.3、22，分別相當於Al2 O3 、HfO2 的相對介電常數。
第7A圖表示絕緣膜15的介電常數越增加，則絕緣膜15中的最大電場強度越減低。
第8A圖、第8B圖表示絕緣膜15的厚度Ti 與點P1 、P2 、P3 中的電場強度E的關係。
第8A圖表示出絕緣膜15的厚度Ti 越增加，則第2半導體層11中的最大電場強度越減低。
在文獻「M. Higashiwaki et al., Appl. Phys. Lett. 100, 013504 (2012)」中，報告了Ga2 O3 的絕緣破壞強度為約8MV/cm。根據第8A圖，藉由將絕緣膜15的厚度Ti 作成約300nm以上，能夠將第2半導體層11中的最大電場強度抑制到未滿8MV/cm。
此外，由於絕緣體也就是絕緣膜15的絕緣破壞強度非常高，絕緣膜15的電場強度在本模擬的條件下不會到達絕緣破壞強度，因此即便增加電場強度也沒有關係。
第9A圖、第9B圖表示溝槽12的深度Dt 與點P1 、P2 、P3 中的電場強度E的關係。
根據第9A圖，當溝槽12的的深度Dt 在約6μm以下，更佳為在4μm以下時，能夠壓低第2半導體層11中的最大電場強度和絕緣膜15中的最大電場強度。又，第9B圖表示當溝槽12的的深度Dt 在約2μm以上，更佳為在3μm以上時，會壓低第2半導體中的在陽極電極13正下方的區域中的最大電場強度。
第10A圖、第10B圖表示第2半導體層11的厚度Te 與點P1 、P2 、P3 中的電場強度E的關係。
根據第10A圖，藉由將第2半導體層11的厚度Te 作成約5.5μm以上，能夠將第2半導體層11中的最大電場強度抑制到未滿Ga2 O3 的絕緣破壞強度也就是8MV/cm。
第11A圖、第11B圖表示第2半導體層11的供體濃度Nd 與點P1 、P2 、P3 中的電場強度E的關係。
根據第11A圖、第11B圖，第2半導體層11的供體濃度Nd 越小，則第2半導體層11中的在陽極電極13正下方的區域中的最大電場強度、第2半導體層11中的最大電場強度、及絕緣膜15中的最大電場強度便變得越小。又，根據第11A圖，藉由將第2半導體層11的供體濃度Nd 作成約6.0×1016 cm-3 以下，能夠將第2半導體層11中的最大電場強度抑制到未滿Ga2 O3 的絕緣破壞強度也就是8MV/cm。
第12A圖、第12B圖表示相鄰溝槽12間的台狀部分的1/2寬度Wm 與點P1 、P2 、P3 中的電場強度E的關係。
第12A圖、第12B圖表示台狀部分的寬度特別會對第2半導體層11中的在陽極電極13正下方的區域中的最大電場強度產生較大的影響。根據第12B圖，台狀部分的寬度越減低，第2半導體層11中的在陽極電極13正下方的區域中的最大電場強度便越減低。
第13圖表示陽極電極13與第2半導體層11的界面的能障高度與點P1 、P2 、P3 中的電場強度E的關係。
第13圖表示第2半導體層11中的在陽極電極13正下方的區域中的最大電場強度、第2半導體層11中的最大電場強度、及絕緣膜15中的最大電場強度，不會依存於陽極電極13與第2半導體層11的界面的能障高度。
在上述的模擬結果之外，若更考慮到以下情形：一旦供體濃度Nd 降低，耐壓便會增加；一旦第2半導體層11的厚度Te 增加，耐壓便會增加；及，自溝槽式MOS型肖特基二極體1的小型化的觀點來看，第2半導體層11的厚度Te 較佳為約9μm以下。那麼，為了形成耐壓1200V的元件，可判斷出較佳為將供體濃度Nd 作成約3.0×1016 cm-3 以上且6.0×1016 cm-3 以下，且將第2半導體層11的厚度Te 作成約5.5μm以上且9μm以下。
又，在耐壓小於1200V也沒有關係的情況下，能夠將第2半導體11的厚度Te 作成更小；例如，為了形成耐壓600V的元件，供體濃度Nd 可為約3.0×1016 cm-3 以上且6.0×1016 cm-3 以下，且第2半導體層11的厚度Te 可為約4.5μm以上且9μm以下。
將基於以上的模擬結果所導出的耐壓1200V的溝槽式MOS型肖特基二極體1的結構參數的例子，表示於以下表2。
[表2]
Figure 106113741-A0304-0002
第2半導體層11與第1半導體層10的導通電阻，分別作成1.6mΩcm2 、0.05 mΩcm2 。此外，若由第2半導體層11的電阻率來進行計算，則不含溝槽結構的情況下的第2半導體層11的導通電阻為1.3mΩcm2 ，1.6mΩcm2 是作為因溝槽結構而產生約1.2倍耗損的半導體層，所導出的數值。
第14圖表示陽極電極13與第2半導體層11之界面的能障高度與逆向漏洩電流的關係。第14圖的能障高度與逆向漏洩電流的關係，是針對熱電子的放出考慮到鏡像效果，而根據將在陽極電極正下方的電場強度假設為0.4MV/cm時的理論計算所求出的結果。
根據第14圖，若將容許的漏洩電流的上限設為1μA(1×10-6 A)，則容許的能障高度的最小值為0.7eV。
第15圖表示耐壓1200V的溝槽式MOS型肖特基二極體1的順向特性，且該順向特性是使用上述導通電阻與能障高度所計算出來的。根據第15圖，例如在以200A/cm2 來加以驅動的情況下，順向電壓為0.7～0.8V。
同樣地，將基於以上的模擬結果所導出的耐壓600V的溝槽式MOS型肖特基二極體1的結構參數的例子，表示於以下表3。
[表3]
Figure 106113741-A0304-0003
第2半導體層11與第1半導體層10的導通電阻，分別作成1.0mΩcm2 、0.05 mΩcm2 。此外，若由第2半導體層11的電阻率來進行計算，則不含溝槽結構的情況下的第2半導體層11的導通電阻為0.86mΩcm2 ，1.0mΩcm2 是作為因溝槽結構而產生約1.2倍耗損的半導體層，所導出的數值。
第16圖表示陽極電極13與第2半導體層11之界面的能障高度與逆向漏洩電流的關係。第16圖的能障高度與逆向漏洩電流的關係，是針對熱電子的放出考慮到鏡像效果，而根據將在陽極電極正下方的電場強度假設為0.2MV/cm時的理論計算所求出的結果。
根據第16圖，若將容許的漏洩電流的上限設為1μA(1×10-6 A)，則容許的能障高度的最小值為0.7eV。
第17圖表示耐壓600V的溝槽式MOS型肖特基二極體1的順向特性，且該順向特性是使用上述導通電阻與能障高度所計算出來的。根據第17圖，例如在以200A/cm2 來加以驅動的情況下，順向電壓為0.6～0.7V。
此外，在本實施例中，雖然僅表示出耐壓為1200V與600V的情況下的計算結果，但針對具有其他耐壓的元件也能夠基於本實施例的計算結果而輕易設計出來。例如在耐壓300V的元件的情況下，只要將以耐壓1200V來算出的各處所的電場強度值乘上1/4，並對應該電場強度來變更結構參數即可。
例如在形成耐壓300V以上且600V以下的元件的情況下，較佳為將供體濃度Nd 作成約3.0×1016 cm-3 以上且3.0×1017 cm-3 以下，且將厚度Te 作成約2.0μm以上且4.5μm以下。又，在形成耐壓1200V以上且1700V以下的元件的情況下，較佳為將供體濃度Nd 作成約1.0×1016 cm-3 以上且3.0×1016 cm-3 以下，且將厚度Te 作成約5.5μm以上且9μm以下。在形成耐壓1700V以上且10kV以下的元件的情況下，較佳為將供體濃度Nd 作成約1.0×1015 cm-3 以上且1.0×1016 cm-3 以下，且將厚度Te 作成約9μm以上且50μm以下。
綜合以上的計算結果，藉由將第2半導體層11供體濃度Nd 在約1.0×1015 cm-3 以上且3.0×1017 cm-3 以下的範圍中加以調整，並將第2半導體層11的厚度Te 在約2.0μm以上且50μm以下的範圍中加以調整，便能夠形成一種耐壓在300V以上且10kV以下的範圍中的元件。
[實施例2] 藉由模擬，對第2實施型態之溝槽式MOS型肖特基二極體2的絕緣體22所達成的功效加以驗證。
第18A圖、第18B圖、第18C圖表示在絕緣膜15的最下部的正下方之絕緣體22的厚度Tb 與點P1 、P2 、P3 、P4 中的電場強度E的關係。此處，點P4 是絕緣體22中的電場強度E最大的點。此外，在設有絕緣體22的情況下，第2半導體層11中的電場強度E最大的點P1 ，位於絕緣體22的側面附近。
第18A圖、第18B圖、第18C圖表示絕緣體22的厚度Tb 越增加，第2半導體層11中的最大電場強度、絕緣膜15中的最大電場強度、及絕緣體22中的最大電場強度便越減低。又，即便絕緣體22的厚度Tb 增加，第2半導體層11中的在陽極電極13正下方的區域中的最大電場強度也幾乎不會改變。
另一方面，在增加絕緣膜15的厚度Ti 的情況下，如第8B圖所示，第2半導體層11中的在陽極電極13正下方的區域中的最大電場強度會增加。因此，藉由設置絕緣體22來取代絕緣膜15的厚度Ti 的增加，便能夠在不使第2半導體層11中的在陽極電極13正下方的區域中的最大電場強度增加的情況下，減低第2半導體層11中的最大電場強度。
根據第18A圖，藉由將絕緣體22的厚度Tb 作成約200nm以上，能夠特別壓低第2半導體層11中的最大電場強度。
以上，說明過了本發明的實施型態、實施例，但本發明並不限定於上述實施型態、實施例，在不脫離發明主旨的範圍內，可進行各種變化實施。
又，上述所記載的實施型態、實施例並非限定申請專利範圍之發明。又，應注意的是，用來解決發明問題的手段中並不一定需要實施型態、實施例中所說明過的特徵的全部組合。
1‧‧‧溝槽式MOS型肖特基二極體 2‧‧‧溝槽式MOS型肖特基二極體 3‧‧‧溝槽式MOS型肖特基二極體 10‧‧‧第1半導體層 11‧‧‧第2半導體層 12‧‧‧溝槽 13‧‧‧陽極電極 14‧‧‧陰極電極 15‧‧‧絕緣膜 16‧‧‧溝槽式MOS閘極 17‧‧‧面 18‧‧‧介電體膜 21‧‧‧溝槽 22‧‧‧絕緣體
第1圖是第1實施型態之溝槽式MOS型肖特基二極體的垂直剖面圖。 第2A圖是表示溝槽的平面圖案的典型例之第2半導體層的平面圖。 第2B圖是表示溝槽的平面圖案的典型例之第2半導體層的平面圖。 第3圖是第1實施型態之溝槽式MOS型肖特基二極體的變化例的垂直剖面圖。 第4圖是第2實施型態之溝槽式MOS型肖特基二極體的垂直剖面圖。 第5A圖是第3實施型態之溝槽式MOS型肖特基二極體的垂直剖面圖。 第5B圖是第3實施型態之溝槽式MOS型肖特基二極體的垂直剖面圖。 第6圖概略地表示實施例的模擬中，溝槽式MOS型肖特基二極體中的點P1 、P2 、P3 的位置。 第7A圖表示絕緣膜的相對介電常數與點P1 、P2 中的電場強度E的關係。 第7B圖表示絕緣膜的相對介電常數與點P3 中的電場強度E的關係。 第8A圖表示絕緣膜的厚度Ti 與點P1 、P2 中的電場強度E的關係。 第8B圖表示絕緣膜的厚度Ti 與點P3 中的電場強度E的關係。 第9A圖表示溝槽的深度Dt 與點P1 、P2 中的電場強度E的關係。 第9B圖表示溝槽的深度Dt 與點P3 中的電場強度E的關係。 第10A圖表示第2半導體層的厚度Te 與點P1 、P2 中的電場強度E的關係。 第10B圖表示第2半導體層的厚度Te 與點P3 中的電場強度E的關係。 第11A圖表示第2半導體層的供體濃度Nd 與點P1 、P2 中的電場強度E的關係。 第11B圖表示第2半導體層的供體濃度Nd 與點P3 中的電場強度E的關係。 第12A圖表示相鄰溝槽間的台型部分的1/2寬度Wm 與點P1 、P2 中的電場強度E的關係。 第12B圖表示相鄰溝槽間的台型部分的1/2寬度Wm 與點P3 中的電場強度E的關係。 第13圖表示陽極電極與第2半導體層之界面的能障高度與點P1 、P2 、P3 中的電場強度E的關係。 第14圖表示陽極電極與第2半導體層之界面的能障高度與逆向漏洩電流的關係。 第15圖表示耐壓1200V的溝槽式MOS型肖特基二極體的順向特性，其中該順向特性是使用由模擬所導出的導通電阻與能障高度而計算出來。 第16圖表示陽極電極與第2半導體層之界面的能障高度與逆向漏洩電壓的關係。 第17圖表示耐壓600V的溝槽式MOS型肖特基二極體的順向特性，其中該順向特性是使用由模擬所導出的導通電阻與能障高度而計算出來。 第18A圖表示在絕緣膜的最下部的正下方之絕緣體的厚度Tb 與點P1 、P2 中的電場強度E的關係。 第18B圖表示在絕緣膜的最下部的正下方之絕緣體的厚度Tb 與點P3 中的電場強度E的關係。 第18C圖表示在絕緣膜的最下部的正下方之絕緣體的厚度Tb 與點P4 中的電場強度E的關係。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
1‧‧‧溝槽式MOS型肖特基二極體
10‧‧‧第1半導體層
11‧‧‧第2半導體層
12‧‧‧溝槽
13‧‧‧陽極電極
14‧‧‧陰極電極
15‧‧‧絕緣膜
16‧‧‧溝槽式MOS閘極
17‧‧‧面

Claims (7)

  1. 一種溝槽式金氧半型肖特基二極體，其具有： 第1半導體層，其由Ga2 O3 系單晶所構成；第2半導體層，其為積層於前述第1半導體層上之層，具有溝槽，且由Ga2 O3 系單晶所構成，其中該溝槽開口在與前述第1半導體層相反的一側的面；陽極電極，其被形成於前述第2半導體層的與前述第1半導體層相反的一側的面上；陰極電極，其被形成於前述第1半導體層的與前述第2半導體層相反的一側的面上；絕緣膜，其覆蓋前述第2半導體層的前述溝槽的內表面；及，溝槽式金氧半閘極，其以被前述絕緣膜覆蓋的方式而被埋入前述第2半導體層的前述溝槽內，且接觸前述陽極電極。
  2. 如請求項1所述之溝槽式金氧半型肖特基二極體，其中，前述第2半導體層的供體濃度在1.0×1015 cm-3 以上且3.0×1017 cm-3 以下； 前述第2半導體層的厚度在2.0μm以上且50μm以下。
  3. 如請求項2所述之溝槽式金氧半型肖特基二極體，其中，前述第2半導體層的供體濃度在3.0×1016 cm-3 以上且6.0×1016 cm-3 以下； 前述第2半導體層的厚度在4.5μm以上且9μm以下。
  4. 如請求項3所述之溝槽式金氧半型肖特基二極體，其中，前述第2半導體層的厚度在5.5μm以上。
  5. 如請求項1～4中任一項所述之溝槽式金氧半型肖特基二極體，其中，前述絕緣膜的下表面，被介電常數比前述絕緣膜低的絕緣體所覆蓋。
  6. 如請求項5所述之溝槽式金氧半型肖特基二極體，其中，在前述絕緣膜的最下部的正下方之前述絕緣體的厚度在200nm以上。
  7. 如請求項5所述之溝槽式金氧半型肖特基二極體，其中，前述絕緣體接觸前述第1半導體層。
TW106113741A 2016-04-28 2017-04-25 溝槽式金氧半型肖特基二極體 TWI724160B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016091276A JP6845397B2 (ja) 2016-04-28 2016-04-28 トレンチｍｏｓ型ショットキーダイオード
JP2016-091276 2016-04-28

Publications (2)

Publication Number Publication Date
TW201740568A TW201740568A (zh) 2017-11-16
TWI724160B true TWI724160B (zh) 2021-04-11

Family

ID=60161466

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106113741A TWI724160B (zh) 2016-04-28 2017-04-25 溝槽式金氧半型肖特基二極體

Country Status (7)

Country Link
US (1) US10825935B2 (zh)
EP (2) EP4086974A1 (zh)
JP (1) JP6845397B2 (zh)
KR (1) KR102343716B1 (zh)
CN (1) CN109075214B (zh)
TW (1) TWI724160B (zh)
WO (1) WO2017188105A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6991503B2 (ja) 2017-07-06 2022-01-12 株式会社タムラ製作所 ショットキーバリアダイオード
JP7179276B2 (ja) * 2017-09-29 2022-11-29 株式会社タムラ製作所 電界効果トランジスタ
JP7012306B2 (ja) * 2018-03-01 2022-01-28 株式会社タムラ製作所 トレンチｍｏｓ型ショットキーダイオード及びその製造方法
JP7165322B2 (ja) 2018-03-30 2022-11-04 Tdk株式会社 ショットキーバリアダイオード
JP6626929B1 (ja) * 2018-06-29 2019-12-25 京セラ株式会社 半導体デバイス及び電気装置
JP6980116B2 (ja) * 2018-08-22 2021-12-15 三菱電機株式会社 酸化物半導体装置及びその製造方法
JP6966740B2 (ja) * 2018-10-23 2021-11-17 Tdk株式会社 ショットキーバリアダイオード
JP6966739B2 (ja) * 2018-10-23 2021-11-17 Tdk株式会社 ショットキーバリアダイオード
WO2020096838A1 (en) * 2018-11-06 2020-05-14 Cornell University High voltage group iii trioxide trench mos barrier schottky and methods of fabricating same
CN109920857B (zh) * 2019-03-19 2021-11-30 珠海镓未来科技有限公司 一种肖特基二极管及其制备方法
JP7375419B2 (ja) 2019-09-26 2023-11-08 Tdk株式会社 磁気センサ
US11476340B2 (en) * 2019-10-25 2022-10-18 Ohio State Innovation Foundation Dielectric heterojunction device
JP7415537B2 (ja) 2019-12-18 2024-01-17 Tdk株式会社 ショットキーバリアダイオード
JP7371484B2 (ja) 2019-12-18 2023-10-31 Tdk株式会社 ショットキーバリアダイオード
US11469333B1 (en) * 2020-02-19 2022-10-11 Semiq Incorporated Counter-doped silicon carbide Schottky barrier diode
JP7456220B2 (ja) 2020-03-19 2024-03-27 Tdk株式会社 ショットキーバリアダイオード
US11848389B2 (en) 2020-03-19 2023-12-19 Ohio State Innovation Foundation Low turn on and high breakdown voltage lateral diode
JP7522399B2 (ja) 2020-10-07 2024-07-25 株式会社タムラ製作所 ショットキーダイオード
JP2022069742A (ja) * 2020-10-26 2022-05-12 株式会社ノベルクリスタルテクノロジー 酸化ガリウムダイオード
JP2022129918A (ja) 2021-02-25 2022-09-06 Tdk株式会社 ショットキーバリアダイオード
JP2022129917A (ja) 2021-02-25 2022-09-06 Tdk株式会社 ショットキーバリアダイオード
US20230068318A1 (en) * 2021-08-27 2023-03-02 Intel Corporation Iii-n diodes with n-doped wells and capping layers
JP2023079552A (ja) * 2021-11-29 2023-06-08 Tdk株式会社 ジャンクションバリアショットキーダイオード
JP2023079551A (ja) 2021-11-29 2023-06-08 Tdk株式会社 ショットキーバリアダイオード

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140217469A1 (en) * 2011-09-08 2014-08-07 National Institute of Information and Communicatio Technology Ga2O3 SEMICONDUCTOR ELEMENT
US20140217405A1 (en) * 2011-09-08 2014-08-07 Tamura Corporation Ga2O3 SEMICONDUCTOR ELEMENT
TW201611265A (zh) * 2014-07-25 2016-03-16 Tamura Seisakusho Kk 半導體元件及其製造方法、半導體基板、以及結晶積層構造體

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7323402B2 (en) * 2002-07-11 2008-01-29 International Rectifier Corporation Trench Schottky barrier diode with differential oxide thickness
JP2008034572A (ja) * 2006-07-28 2008-02-14 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
JP2009177028A (ja) * 2008-01-25 2009-08-06 Toshiba Corp 半導体装置
US20090309181A1 (en) * 2008-06-12 2009-12-17 Force Mos Technology Co. Ltd. Trench schottky with multiple epi structure
US7936009B2 (en) 2008-07-09 2011-05-03 Fairchild Semiconductor Corporation Shielded gate trench FET with an inter-electrode dielectric having a low-k dielectric therein
JP5531620B2 (ja) * 2010-01-05 2014-06-25 富士電機株式会社 半導体装置
JP2013102081A (ja) * 2011-11-09 2013-05-23 Tamura Seisakusho Co Ltd ショットキーバリアダイオード
CN103137710B (zh) * 2011-11-21 2016-08-03 朱江 一种具有多种绝缘层隔离的沟槽肖特基半导体装置及其制备方法
JP5922014B2 (ja) * 2012-12-27 2016-05-24 新電元工業株式会社 トレンチショットキバリアダイオード及びその製造方法
EP2945192A1 (en) * 2014-05-14 2015-11-18 Nxp B.V. Semiconductive device and associated method of manufacture
CN106415845B (zh) 2014-07-22 2019-12-10 株式会社Flosfia 结晶性半导体膜和板状体以及半导体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140217469A1 (en) * 2011-09-08 2014-08-07 National Institute of Information and Communicatio Technology Ga2O3 SEMICONDUCTOR ELEMENT
US20140217405A1 (en) * 2011-09-08 2014-08-07 Tamura Corporation Ga2O3 SEMICONDUCTOR ELEMENT
TW201611265A (zh) * 2014-07-25 2016-03-16 Tamura Seisakusho Kk 半導體元件及其製造方法、半導體基板、以及結晶積層構造體

Also Published As

Publication number Publication date
EP3451388A1 (en) 2019-03-06
US20190148563A1 (en) 2019-05-16
WO2017188105A1 (ja) 2017-11-02
EP3451388B1 (en) 2022-07-13
EP3451388A4 (en) 2019-12-18
CN109075214A (zh) 2018-12-21
CN109075214B (zh) 2022-01-11
US10825935B2 (en) 2020-11-03
JP6845397B2 (ja) 2021-03-17
TW201740568A (zh) 2017-11-16
KR102343716B1 (ko) 2021-12-27
EP4086974A1 (en) 2022-11-09
JP2017199869A (ja) 2017-11-02
KR20180135060A (ko) 2018-12-19

Similar Documents

Publication Publication Date Title
TWI724160B (zh) 溝槽式金氧半型肖特基二極體
JP6685476B2 (ja) 酸化物半導体装置、および、酸化物半導体装置の製造方法
US11081598B2 (en) Trench MOS Schottky diode
CN112005384B (zh) 肖特基势垒二极管
US9184229B2 (en) Semiconductor device and method for manufacturing same
JP2018110234A (ja) 半導体デバイスおよびその製造方法
JP2008172008A (ja) ＳｉＣショットキー障壁半導体装置
WO2019082580A1 (ja) ショットキーバリアダイオード
CN112913035A (zh) 肖特基势垒二极管
US20200287060A1 (en) Schottky barrier diode
JP7433611B2 (ja) トレンチｍｏｓ型ショットキーダイオード
JP5872327B2 (ja) 半導体整流素子
JP7291331B2 (ja) トレンチｍｏｓ型ショットキーダイオード
JP7522399B2 (ja) ショットキーダイオード
JP2014011285A (ja) 半導体装置