JP6980116B2 - 酸化物半導体装置及びその製造方法 - Google Patents

酸化物半導体装置及びその製造方法 Download PDF

Info

Publication number
JP6980116B2
JP6980116B2 JP2020538314A JP2020538314A JP6980116B2 JP 6980116 B2 JP6980116 B2 JP 6980116B2 JP 2020538314 A JP2020538314 A JP 2020538314A JP 2020538314 A JP2020538314 A JP 2020538314A JP 6980116 B2 JP6980116 B2 JP 6980116B2
Authority
JP
Japan
Prior art keywords
type
oxide semiconductor
layer
oxide
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020538314A
Other languages
English (en)
Other versions
JPWO2020039971A1 (ja
Inventor
洋平 湯田
達郎 綿引
晋介 宮島
雄貴 滝口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Tokyo Institute of Technology NUC
Original Assignee
Mitsubishi Electric Corp
Tokyo Institute of Technology NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp, Tokyo Institute of Technology NUC filed Critical Mitsubishi Electric Corp
Publication of JPWO2020039971A1 publication Critical patent/JPWO2020039971A1/ja
Application granted granted Critical
Publication of JP6980116B2 publication Critical patent/JP6980116B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H01L21/443—Deposition of conductive or insulating materials for electrodes from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/242—AIBVI or AIBVII compounds, e.g. Cu2O, Cu I
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、酸化物半導体装置及びその製造方法に関する。
パワーエレクトロニクス（ｐｏｗｅｒ ｅｌｅｃｔｒｏｎｉｃｓ、略称パワエレ）は、電気の直流、交流または周波数などの変換などを迅速、かつ、効率的に行う技術である。パワエレでは、従来からの電力工学に加え、近年の半導体を基礎とした電子工学と制御工学とが融合された技術である。このようなパワエレは、今日では動力用、産業用、輸送用、さらには家庭用など、電気が使われるところには必ずといってよいほど応用されている。
近年、全エネルギー消費に占める電気エネルギーの比率、すなわち、電力化率は、日本のみならず、世界的にみても上昇傾向が続いている。その背景として、近年では、電気の利用面において利便性及び省エネルギー性に優れた機器が開発され、電気の利用率が向上していることが挙げられる。これらの基礎を担っている技術が、パワエレ技術である。
パワエレ技術は、変換対象となる電気の状態（例えば、周波数、電流または電圧の大きさなど）がいかなるものであれ、利用する機器に適した電気の状態に入力を変換する技術であるともいえる。パワエレ技術における基本要素は、整流部及びインバータである。そして、それらの基礎をなすのが、半導体、ひいては半導体を応用したダイオードまたはトランジスタなどの半導体素子である。
現在のパワエレ分野において、半導体整流素子であるダイオードは、電気機器をはじめとする、様々な用途に利用されている。そして、ダイオードは、幅広い範囲の周波数帯に応用されている。
近年では、高耐圧、かつ、大容量の用途において、低損失、かつ、高周波数で動作可能なスイッチング素子が開発され、実用化されている。また、半導体素子に用いられる材料もワイドギャップ材料に移行し、素子の高耐圧化が図られている。高耐圧化が図られる代表的な素子としては、ショットキーバリアダイオード（Ｓｃｈｏｔｔｋｙ ｂａｒｒｉｅｒ ｄｉｏｄｅ、すなわち、ＳＢＤ）、または、ｐｎダイオード（ＰＮＤ）などがあり、これらのダイオードは、様々な用途に幅広く使われている。
酸化ガリウムを半導体層に利用した素子として、特許文献１に例示されるような、トレンチＭＯＳ型ＳＢＤが開発されている。一般的に、絶縁破壊強度の大きな半導体材料を用いたＳＢＤに逆方向電圧を印加すると、アノード電極と半導体材料層との間のリーク電流が大きくなってしまう。これに対して特許文献１のトレンチＭＯＳ型ＳＢＤによれば、アノード電極端にかかる電界を分散、緩和し、素子の逆方向耐圧を向上させることが可能となっている。
また、特許文献２に例示された技術では、終端構造とドリフト層との界面であるｐｎ接合部から発生する空乏層によって、電界集中を緩和する。これによって、半導体装置の順方向電圧及び逆方向リーク電流を低減することができ、整流動作を簡単に行うことが可能となっている。
特開２０１７−１９９８６９号公報 特表２０１３−５２２８７６号公報
特許文献１に例示されたＧａ２Ｏ３を用いた半導体装置は、トレンチ構造かつＭＯＳ構造を有する。このような構造によれば、電界緩和効果による逆方向電圧耐性の向上が期待できるが、ＭＯＳ構造であるためｐｎ構造以上の耐圧は期待できないという問題がある。
また、特許文献２に例示されたＳｉＣを用いた半導体装置では、半導体層に用いる材料として酸化物が想定されていない。ここで、ヘテロ型ｐｎ接合を異種酸化物半導体同士で構成する酸化物半導体装置では、ｐｎ接合界面での化学変化（酸化還元反応）によってｐ型半導体の導電性が失活して酸化物半導体装置の特性が劣化する場合がある。特にポストアニールや、電流に起因する熱の影響によりこの現象は顕著となる。
そこで、本発明は、上記のような問題点を鑑みてなされたものであり、酸化物半導体装置の特性劣化を抑制可能な技術を提供することを目的とする。
本発明に係る酸化物半導体装置は、ｎ型酸化ガリウム層と、前記ｎ型酸化ガリウム層の上方に配設され、ガリウムと異なる元素を主成分として有し、ｐ型の導電性を有するｐ型酸化物半導体層と、前記ｐ型酸化物半導体層と電気的に接合された第１電極と、前記ｎ型酸化ガリウム層と前記ｐ型酸化物半導体層との間に配設され、材料が酸化ガリウムと異なる材料であり、かつ前記ｐ型酸化物半導体層の材料と少なくとも一部が異なる材料である酸化物層とを備える。
本発明によれば、材料が酸化ガリウムと異なる材料であり、かつｐ型酸化物半導体層の材料と少なくとも一部が異なる材料である酸化物層が、ｎ型酸化ガリウム層とｐ型酸化物半導体層との間に配設されている。このような構成によれば、酸化物半導体装置の特性劣化を抑制することができる。
本発明の目的、特徴、態様及び利点は、以下の詳細な説明と添付図面とによって、より明白となる。
実施の形態１に係る酸化物半導体装置の構造を概略的に例示する断面図である。 実施の形態１に係る酸化物半導体装置の製造工程を説明するための断面図である。 実施の形態１に係る酸化物半導体装置の製造工程を説明するための断面図である。 実施の形態１に係る酸化物半導体装置の製造工程を説明するための断面図である。 実施の形態１に係る酸化物半導体装置の製造工程を説明するための断面図である。 実施の形態１に係る酸化物半導体装置の製造工程を説明するための断面図である。 実施の形態１に係る酸化物半導体装置の製造工程を説明するための断面図である。 実施の形態１に係る酸化物半導体装置の製造工程を説明するための断面図である。 実施の形態１に係る酸化物半導体装置の製造工程を説明するための断面図である。 実施の形態２に係る酸化物半導体装置の構造を概略的に例示する断面図である。 実施の形態３に係る酸化物半導体装置の構造を概略的に例示する断面図である。 実施の形態４に係る酸化物半導体装置の構造を概略的に例示する断面図である。 実施の形態５に係る酸化物半導体装置の構造を概略的に例示する断面図である。
以下、添付される図面を参照しながら本発明の実施の形態について説明する。なお、図面は概略的に示されるものであり、説明の便宜のため、適宜、構成の省略、または、構成の簡略化がなされるものである。また、異なる図面にそれぞれ示される構成などの大きさ及び位置の相互関係は、必ずしも正確に記載されるものではなく、適宜変更され得る。
また、以下に示される説明では、同様の構成要素には同じ符号を付して図示し、それらの名称と機能とについても同様のものとする。したがって、それらについての詳細な説明を、重複を避けるために省略する場合がある。
＜実施の形態１＞
以下、本実施の形態１に係る酸化物半導体装置、及び、酸化物半導体装置の製造方法について説明する。まず、本実施の形態１に係る酸化物半導体装置の構成について説明をする。なお、以下の説明では、酸化物半導体装置を「半導体装置」とのみ記載することもある。
図１は、本実施の形態１に係る半導体装置を実現するための構造を概略的に例示する断面図である。本実施の形態１に係る半導体装置では、ショットキーバリアダイオード（ＳＢＤ）の終端構造にｐ型酸化物半導体層６が配設されている。
以下、本実施の形態１に係る半導体装置は、基板上側の電極をアノード電極１として有し、基板下側の電極をカソード電極２として有するＳＢＤであるものとして説明する。しかしながら本実施の形態１に係る半導体装置は、ＳＢＤに限定されるものではなく、スイッチング素子などの他のパワーデバイス素子などであってもよい。
図１に例示される半導体装置は、ｎ型酸化ガリウム層を備える。以下、ｎ型酸化ガリウム層が、ｎ型単結晶酸化ガリウム基板３及びｎ型酸化ガリウムエピタキシャル層４を含む例について説明するが、ｎ型酸化ガリウム層はこの例に限ったものではない。
ｎ型単結晶酸化ガリウム基板３は、上面（第１主面）と、上面の逆側の下面（第２主面）とを有するｎ型酸化物半導体である。ｎ型酸化ガリウムエピタキシャル層４は、ｎ型単結晶酸化ガリウム基板３の上面上に配設されたエピタキシャル層である。
図１に例示される半導体装置は、ｎ型酸化ガリウムエピタキシャル層４の上面上に、ｎ型酸化ガリウムエピタキシャル層４と電気的にショットキー接合された第１電極であるアノード電極１を備える。また、図１に例示される半導体装置は、ｎ型単結晶酸化ガリウム基板３の下面上に、ｎ型単結晶酸化ガリウム基板３の下面と電気的にオーミック接合された第２電極であるカソード電極２を備える。
図１に例示される半導体装置は、ガリウムと異なる元素を主成分として有し、ｐ型の導電性を有するｐ型酸化物半導体層６を備える。本実施の形態１では、互いに離間された複数のｐ型酸化物半導体層６が、ｎ型酸化ガリウムエピタキシャル層４の上面から内部に埋設されているが、ｎ型酸化ガリウムエピタキシャル層４の上方に配設されていればよい。なお、上述したアノード電極１は、ｐ型酸化物半導体層６と電気的にオーミック接合されている。
図１に例示される半導体装置は、ｎ型酸化ガリウムエピタキシャル層４とｐ型酸化物半導体層６との間に配設され、これらを隔てる酸化物層７を備える。酸化物層７の材料は、酸化ガリウムと異なる材料であり、かつｐ型酸化物半導体層６の材料と少なくとも一部が異なる材料である。酸化物層７の材料が、ｐ型酸化物半導体層６の材料と少なくとも一部が異なる材料であることは、例えば、（ｉ）酸化物層７の化合物がｐ型酸化物半導体層６の化合物と異なること、（ｉｉ）酸化物層７の複数の化合物のうちの一部の化合物がｐ型酸化物半導体層６の化合物と同じであるが、残部の化合物がｐ型酸化物半導体層６の化合物と異なること、（ｉｉｉ）ｐ型酸化物半導体層６の複数の化合物のうちの一部の化合物が酸化物層７の化合物と同じであるが、残部の化合物が酸化物層７の化合物と異なること、などを含む。
このような酸化物層７により、ｎ型酸化ガリウムエピタキシャル層４とｐ型酸化物半導体層６との間のｐｎ界面における化学反応を抑制することができ、正常な界面を維持することができる。この結果、酸化物半導体装置の例えば耐熱性及び耐圧性などの特性の劣化を抑制することができる。
図１に例示される半導体装置は、終端構造においてｎ型酸化ガリウムエピタキシャル層４とアノード電極１との間に配設されたフィールドプレート用絶縁材料層５を備える。フィールドプレート用絶縁材料層５とアノード電極１とが積層された部分がフィールドプレート構造を構成することによって、半導体装置に逆電圧が印加された場合の半導体装置の耐圧が向上している。
次に、上述した構成要素についてさらに詳細に説明する。
ｎ型単結晶酸化ガリウム基板３は、Ｇａ２Ｏ３の単結晶からなるｎ型の酸化物半導体であり、より好ましくは、β−Ｇａ２Ｏ３の単結晶からなるｎ型の酸化物半導体である。ｎ型単結晶酸化ガリウム基板３は、結晶中の酸素欠損によってｎ型の伝導性を示すため、ｎ型不純物を含まなくてもよいが、シリコン（Ｓｉ）または錫（Ｓｎ）などのｎ型不純物を含むものであってもよい。すなわち、ｎ型単結晶酸化ガリウム基板３は、酸素欠損のみでｎ型の伝導性を示すもの、ｎ型不純物のみでｎ型の伝導性を示すもの、及び、酸素欠損とｎ型不純物との両方でｎ型の伝導性を示すものうちのいずれであってもよい。
ｎ型不純物を含むｎ型単結晶酸化ガリウム基板３の電子キャリア濃度は、酸素欠損とｎ型不純物との合計の濃度となる。ｎ型単結晶酸化ガリウム基板３の電子キャリア濃度は、例えば、１×１０１７ｃｍ−３以上、かつ、１×１０１９ｃｍ−３以下であってよい。また、ｎ型単結晶酸化ガリウム基板３とカソード電極２とのコンタクト抵抗を低減するために、不純物濃度は、その数値範囲よりも高濃度であってもよい。
ｎ型酸化ガリウムエピタキシャル層４は、ｎ型単結晶酸化ガリウム基板３の上面上に配設される。ｎ型酸化ガリウムエピタキシャル層４は、Ｇａ２Ｏ３の単結晶からなるｎ型の酸化物半導体であり、より好ましくは、β−Ｇａ２Ｏ３の単結晶からなるｎ型の酸化物半導体である。ｎ型酸化ガリウムエピタキシャル層４のｎ型キャリア濃度は、ｎ型単結晶酸化ガリウム基板３よりも低濃度であることが望ましく、例えば、１×１０１５ｃｍ−３以上、かつ、１×１０１７ｃｍ−３以下であってよい。
カソード電極２は、ｎ型単結晶酸化ガリウム基板３の下面上に配設される。カソード電極２は、ｎ型単結晶酸化ガリウム基板３とオーミック接合されるため、ｎ型単結晶酸化ガリウム基板３の仕事関数よりも仕事関数が小さい金属材料で構成されることが好ましい。また、ｎ型単結晶酸化ガリウム基板３の下面上にカソード電極２を形成した後の熱処理によって、ｎ型単結晶酸化ガリウム基板３とカソード電極２との接触抵抗が小さくなるような金属材料で、カソード電極２が構成されることが好ましい。
このような金属材料としては、例えば、チタン（Ｔｉ）であってよい。また、カソード電極２は、複数の金属材料を積層して構成されてもよい。例えば、ｎ型単結晶酸化ガリウム基板３の下面に酸化しやすい金属材料が接触している場合には、当該金属材料の下面上に酸化しにくい金属材料をさらに形成した積層構造のカソード電極２を構成してもよい。例えば、ｎ型単結晶酸化ガリウム基板３に接触するＴｉからなる第１層を配設し、第１層の下面上に、金（Ａｕ）または銀（Ａｇ）からなる第２層を配設することによってカソード電極２を構成してもよい。また、カソード電極２は、ｎ型単結晶酸化ガリウム基板３の下面の全体に配設されてもよく、ｎ型単結晶酸化ガリウム基板３の下面の一部に配設されてもよい。
アノード電極１は、ｎ型酸化ガリウムエピタキシャル層４の上面上に配設される。アノード電極１は、ｎ型酸化ガリウムエピタキシャル層４とショットキー接合されるため、ｎ型酸化ガリウムエピタキシャル層４の仕事関数よりも仕事関数が大きい金属材料で構成されることが好ましい。さらに、アノード電極１は、ｐ型酸化物半導体層６とオーミック接合されるため、ｐ型酸化物半導体層６（ｐ型酸化物半導体材料）の仕事関数よりも仕事関数が小さい金属材料で構成されることがより好ましい。
このような金属材料としては、例えば、白金（Ｐｔ）、ニッケル（Ｎｉ）、金（Ａｕ）、または、パラジウム（Ｐｄ）であってよい。アノード電極１は、カソード電極２と同様に積層構造であってよい。例えば、ｎ型酸化ガリウムエピタキシャル層４とのショットキー接合に適した金属材料からなる第１層を、ｎ型酸化ガリウムエピタキシャル層４に接触させて配設し、第１層の上面上に、他の金属材料からなる第２層を配設することによってアノード電極１を構成してもよい。
ｐ型酸化物半導体層６は、ｎ型酸化ガリウムエピタキシャル層４の上面からｎ型酸化ガリウムエピタキシャル層４内に埋設されている。ｐ型酸化物半導体層６は、酸化銅（Ｃｕ２Ｏ）、酸化銀（Ａｇ２Ｏ）、酸化ニッケル（ＮｉＯ）、または、酸化錫（ＳｎＯ）などのように、ｐ型不純物を添加しなくてもｐ型の伝導性を示すｐ型酸化物半導体で構成される。例えば、金属酸化物であるＣｕ２Ｏでは、Ｃｕの３ｄ軌道がホール伝導を担う価電子帯上端を形成しており、Ｃｕ欠損に起因して正孔が発現するためｐ型の伝導性を示す。そして、Ｃｕ２Ｏは酸化によってＣｕＯに変化した場合には、Ｃｕの３ｄ軌道が価電子帯上端を形成しなくなり、ｐ型の伝導性が消失する。ｐ型酸化物半導体層６は、このような性質を有する金属酸化物からなるｐ型酸化物半導体で構成される。ここで説明したＣｕ２Ｏなどのように、ｐ型酸化物半導体は、一般的にｐ型不純物を添加しなくてもｐ型の伝導性を示す。
ｐ型酸化物半導体層６は、上記のようにｐ型不純物を添加しなくてもｐ型の伝導性を示すｐ型酸化物半導体で構成されるが、ｐ型不純物を添加してもよい。例えば、ｐ型酸化物半導体層６がＣｕ２Ｏである場合には、窒素（Ｎ）をｐ型不純物として用いることができる。ｐ型キャリア濃度は、ｐ型不純物を添加していない場合には、ｐ型酸化物半導体の金属原子欠損の濃度であり、ｐ型不純物を添加した場合には、ｐ型酸化物半導体の金属原子欠損とｐ型不純物との合計の濃度である。
ｐ型酸化物半導体層６にｐ型不純物が添加されている場合には、ｐ型酸化物半導体の金属酸化物が酸化されてｐ型の伝導性を消失しても、ｐ型酸化物半導体全体としてはｐ型不純物によってｐ型の伝導性を示す場合がある。ただし、ｐ型酸化物半導体の金属酸化物が酸化されてその分のｐ型の伝導性を消失すると、ｐ型酸化物半導体全体のｐ型の伝導性が低下するので、ｐ型酸化物半導体の金属酸化物を酸化させないことが好ましい。
フィールドプレート用絶縁材料層５は、例えば、二酸化ケイ素（ＳｉＯ２）または酸化アルミニウム（Ａｌ２Ｏ３）など材料で構成されている。これらの材料は、ｎ型酸化ガリウムエピタキシャル層４を構成するＧａ２Ｏ３よりも絶縁破壊電界強度の大きな材料である。フィールドプレート用絶縁材料層５の層厚は数１００ｎｍ程度であってよく、例えば、１００ｎｍ以上、かつ、２００ｎｍ以下であってよい。
酸化物層７は、例えば、Ｃｕ２ＯとＡｌ２Ｏ３との混晶材料で構成される。酸化物層７は、ｎ型酸化ガリウムエピタキシャル層４とｐ型酸化物半導体層６とを隔てるように、それらの界面全面に配設される。酸化物層７の膜厚は、特にｐ型酸化物半導体層６に含まれる金属酸化物が酸化物層７の混晶材料に含まれる場合は、３ｎｍ以上であることが望ましく、例えば、３ｎｍ以上かつ２００ｎｍ以下であってよい。
なお、例えば、酸化物層７の材料がＣｕ２Ｏ及びＡｌ２Ｏ３からなる混晶材料であり、ｐ型酸化物半導体層６の材料がＡｇ２Ｏである場合には、酸化物層７の化合物は、ｐ型酸化物半導体層６の化合物と異なっている。また、例えば、酸化物層７の材料がＣｕ２Ｏ及びＡｌ２Ｏ３からなる混晶材料であり、ｐ型酸化物半導体層６の材料がＣｕ２Ｏである場合には、酸化物層７の化合物のうちの一部の化合物（Ｃｕ２Ｏ）はｐ型酸化物半導体層６の化合物（Ｃｕ２Ｏ）と同じであるが、残部の化合物（Ａｌ２Ｏ３）はｐ型酸化物半導体層６の化合物（Ｃｕ２Ｏ）と異なっている。
＜酸化物半導体装置の製造方法＞
次に、本実施の形態１に係る半導体装置の製造方法について説明する。
まず、図２に示すように、ｎ型単結晶酸化ガリウム基板３を準備する。ｎ型単結晶酸化ガリウム基板３には、融液成長法で作製されたβ−Ｇａ２Ｏ３の単結晶バルクから基板状に切り出されたものを用いることができる。
次に、図３に示すように、ｎ型単結晶酸化ガリウム基板３の上面上に、エピタキシャル成長によってｎ型酸化ガリウムエピタキシャル層４を堆積させる。ｎ型酸化ガリウムエピタキシャル層４は、ｎ型単結晶酸化ガリウム基板３の上面上に、有機金属化学気相堆積（ｍｅｔａｌ ｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ、すなわち、ＭＯＣＶＤ）法、分子線エピタキシー（ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｙ、すなわち、ＭＢＥ）法、または、ハライド気相成長（ｈａｌｉｄｅ ｖａｐｏｒ ｐｈａｓｅ ｅｐｉｔａｘｙ、すなわち、ＨＶＰＥ）法などの方法によって形成することができる。
次に、図４に示すように、三塩化ホウ素（ＢＣｌ３）などのガスを用いたドライエッチング用を用いて、ｎ型酸化ガリウムエピタキシャル層４の上面に溝部であるトレンチ４ａを形成する。トレンチ４ａの形成方法は特に限定されるものではなく、ドライエッチング法やウェットエッチング法等の既存の形成方法を用いることができる。
次に、図５に示すように、ｎ型単結晶酸化ガリウム基板３の下面上に、蒸着法またはスパッタリング法によってカソード電極２となる金属材料を堆積させる。例えば、電子ビーム蒸着（ＥＢ蒸着）でＴｉ層をｎ型単結晶酸化ガリウム基板３の下面上に１００ｎｍの厚さで堆積させ、その後、電子ビーム蒸着でＡｇ層を３００ｎｍの厚さで当該Ｔｉ層上に堆積させることによって、２層構造のカソード電極２を形成する。その後、例えば、窒素雰囲気または酸素雰囲気で５５０℃、かつ、５分間の熱処理を行う。この結果、ｎ型単結晶酸化ガリウム基板３とオーミック接合されたカソード電極２が、ｎ型単結晶酸化ガリウム基板３の下面上に形成される。なお、ｎ型単結晶酸化ガリウム基板３とカソード電極２との間のコンタクト抵抗を低下させるために、カソード電極２の形成前に、ＢＣｌ３などのガスを用いたＲＩＥ処理をｎ型単結晶酸化ガリウム基板３の下面に行ってもよい。
次に、トレンチ４ａを覆うように、酸化物層７を形成する。酸化物層７の形成方法としては、次の２通りの方法がある。
一つ目の方法は、図６に示すように、同時スパッタ法やパルスレーザー堆積法（Ｐｌｕｓｅ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ、すなわち、ＰＬＤ）法等の方法を用いて、所望の物性の酸化物層７をトレンチ４ａに直接形成する方法である。この方法ではその後、図７に示すように、酸化物層７上にｐ型酸化物半導体層６が形成され、トレンチ４ａがｐ型酸化物半導体層６によって埋められる。
二つ目の方法は、図示しないが、ｐ型酸化物半導体層６形成後の熱処理により、酸化物層７を形成する方法である。例えば、ｐ型酸化物半導体層６の材料がＣｕ２Ｏである場合、酸化物層７となる材料としてＡｌ２Ｏ３を選択することができる。この場合、トレンチ４ａにＡｌ２Ｏ３膜を形成し、当該Ａｌ２Ｏ３膜上にＣｕ２Ｏからなるｐ型酸化物半導体層６を形成し、その後に熱処理を行うことにより、Ａｌ２Ｏ３膜はＣｕ２Ｏとの混晶酸化物となる。この結果、Ｃｕ２ＯとＡｌ２Ｏ３との混晶材料からなる酸化物層７を形成することができる。この場合、Ａｌ２Ｏ３膜の膜厚は３ｎｍ以上であることが好ましい。また、上記熱処理、つまり酸化物層７の形成温度は４００℃以上であることが望ましく、４００℃以上１２００℃以下であることがさらに望ましい。
次に、図８に示すように、終端構造においてｎ型酸化ガリウムエピタキシャル層４及びｐ型酸化物半導体層６上にフィールドプレート用絶縁材料層５を形成する。フィールドプレート用絶縁材料層５の形成方法は、特に限定されるものではなく、例えば、塗布ガラス（Ｓｐｉｎ−ｏｎ Ｇｌａｓｓ、すなわちＳＯＧ）法を用いて形成することができる。
最後に、図９に示すように、フィールドプレート用絶縁材料層５から露出されたｎ型酸化ガリウムエピタキシャル層４及びｐ型酸化物半導体層６上にアノード電極１を形成して、本実施の形態１に係る半導体装置が完成する。
＜実施の形態１のまとめ＞
以上のような本実施の形態１に係る酸化物半導体装置によれば、材料が酸化ガリウムと異なる材料であり、かつｐ型酸化物半導体層６の材料と少なくとも一部が異なる材料である酸化物層７が、ｎ型酸化ガリウムエピタキシャル層４とｐ型酸化物半導体層６との間に配設されている。このような構成によれば、ｎ型酸化ガリウムエピタキシャル層４とｐ型酸化物半導体層６との間のｐｎ界面における化学反応を抑制することができるので、酸化物半導体装置の例えば耐熱性及び耐圧性などの特性の劣化を抑制することができる。
＜実施の形態２＞
図１０は、本発明の実施の形態２に係る半導体装置の構成を概略的に例示する断面図である。なお、本実施の形態２に係る半導体装置の製造方法は、実施の形態１に係る半導体装置の製造方法と同様である。
実施の形態１に係る半導体装置（図１）では、複数のｐ型酸化物半導体層６がガードリングとして終端構造に配設されていた。本実施の形態２に係る半導体装置（図１０）では、複数のｐ型酸化物半導体層６が終端構造だけでなく、素子部分にも配設されている。つまり、互いに離間された複数のｐ型酸化物半導体層６が、フィールドプレート用絶縁材料層５から露出されたｎ型酸化ガリウムエピタキシャル層４の上面に埋設されている。これにより本実施の形態２では、ｐｎ接合とショットキー接合とを組み合わせたＭＰＳ（Ｍｅｒｇｅｄ ＰｉＮ／Ｓｃｈｏｔｔｋｙ）構造が配設されている。
ＭＰＳ構造によれば、ＰＮＤのバイポーラ動作によって、ＳＢＤ単体と比較して、定格を超える大きなサージ電流を小さな電圧降下で流すことができる。そのため、本実施の形態２のようにＭＰＳ構造が配設された酸化物半導体装置によれば、順方向サージ耐量が改善される。これにより、順方向電圧降下の増大を抑制し、かつ、順方向サージ耐量の高い、整流機能を有する半導体装置が実現できる。
＜実施の形態３＞
図１１は、本発明の実施の形態３に係る半導体装置の構成を概略的に例示する断面図である。なお、本実施の形態２に係る半導体装置の製造方法は、実施の形態１に係る半導体装置の製造方法と同様である。
図１１に例示される半導体装置では、トレンチ４ａの底面、ひいてはｐ型酸化物半導体層６及び酸化物層７のそれぞれの底面が、実施の形態２に例示された半導体装置（図１０）のこれらの底面と異なっている。つまり本実施の形態３では、図１１に例示されるように、ｐ型酸化物半導体層６及び酸化物層７のそれぞれの底面は湾曲しており、概ね円弧状を有している。このような本実施の形態３に係る酸化物半導体装置によれば、逆方向電圧が印加された場合に、電界集中を緩和することができるので、逆方向耐圧の向上が期待できる。
＜実施の形態４＞
図１２は、本発明の実施の形態４に係る半導体装置の構成を概略的に例示する断面図である。以下の説明においては、本実施の形態４に係る構成要素のうち、以上で説明された構成と同様の構成要素については同じ符号を付して図示し、異なる構成要素について主に説明する。
図１２に例示される半導体装置は、図１２における上下方向を電流方向とする、電界効果トランジスタである。図１２に例示される半導体装置は、基板上部に配設されたソース電極８及びゲート電極１０と、基板の底部に配設されたドレイン電極９とを備える。ソース電極８は、ｎ型酸化ガリウムエピタキシャル層４のうちｐ型酸化物半導体層６に隣接する部分と直接接合されている。ドレイン電極９は、ｎ型単結晶酸化ガリウム基板３の下面と直接接合されている。第１電極であるゲート電極１０は、ｎ型酸化ガリウムエピタキシャル層４と接合されずに、ｐ型酸化物半導体層６と直接接合されている。
本実施の形態４に係る半導体装置では、上記実施の形態に示した構造と同様に、ｎ型酸化ガリウムエピタキシャル層４とｐ型酸化物半導体層６との界面に酸化物層７が挿入されている。このため、本実施の形態４に係る半導体装置でも同様に、ｎ型酸化ガリウムエピタキシャル層４とｐ型酸化物半導体層６との間のｐｎ界面における化学反応を抑制することができ、正常な界面を維持することができる。この結果、酸化物半導体装置の例えば耐熱性及び耐圧性などの特性の劣化を抑制することができる。
＜実施の形態５＞
図１３は、本発明の実施の形態５に係る半導体装置の構成を概略的に例示する断面図である。以下の説明においては、本実施の形態５に係る構成要素のうち、以上で説明された構成と同様の構成要素については同じ符号を付して図示し、異なる構成要素について主に説明する。
図１３に例示される半導体装置は、図１３における左右方向を電流方向とする、電界効果トランジスタである。図１３に例示される半導体装置は、基板上部に配設されたソース電極８、ドレイン電極９及びゲート電極１０を備える。ソース電極８は、ｎ型酸化ガリウムエピタキシャル層４のうちｐ型酸化物半導体層６に隣接する第１部分と直接接合されている。ドレイン電極９は、ｎ型酸化ガリウムエピタキシャル層４のうちｐ型酸化物半導体層６に第１部分と逆側で隣接する第２部分と直接接合されている。第１電極であるゲート電極１０は、ｎ型酸化ガリウムエピタキシャル層４と接合されずに、ｐ型酸化物半導体層６と直接接合されており、ソース電極８とドレイン電極９との間に配設されている。
本実施の形態５に係る半導体装置では、上記実施の形態に示した構造と同様に、ｎ型酸化ガリウムエピタキシャル層４とｐ型酸化物半導体層６との界面に酸化物層７が挿入されている。このため、本実施の形態５に係る半導体装置でも同様に、ｎ型酸化ガリウムエピタキシャル層４とｐ型酸化物半導体層６との間のｐｎ界面における化学反応を抑制することができ、正常な界面を維持することができる。この結果、酸化物半導体装置の例えば耐熱性及び耐圧性などの特性の劣化を抑制することができる。
なお、本発明は、その発明の範囲内において、各実施の形態及び各変形例を自由に組み合わせたり、各実施の形態及び各変形例を適宜、変形、省略したりすることが可能である。
本発明は詳細に説明されたが、上記した説明は、すべての態様において、例示であって、本発明がそれに限定されるものではない。例示されていない無数の変形例が、本発明の範囲から外れることなく想定され得るものと解される。
１ アノード電極、２ カソード電極、３ ｎ型単結晶酸化ガリウム基板、４ ｎ型酸化ガリウムエピタキシャル層、５ フィールドプレート用絶縁材料、６ ｐ型酸化物半導体層、７ 酸化物層、８ ソース電極、９ ドレイン電極、１０ ゲート電極。

Claims (10)

  1. ｎ型酸化ガリウム層と、
    前記ｎ型酸化ガリウム層の上方に配設され、ガリウムと異なる元素を主成分として有し、ｐ型の導電性を有するｐ型酸化物半導体層と、
    前記ｐ型酸化物半導体層と電気的に接合された第１電極と、
    前記ｎ型酸化ガリウム層と前記ｐ型酸化物半導体層との間に配設され、材料が酸化ガリウムと異なる材料であり、かつ前記ｐ型酸化物半導体層の材料と少なくとも一部が異なる材料である酸化物層と
    を備える、酸化物半導体装置。
  2. 請求項１に記載の酸化物半導体装置であって、
    前記ｎ型酸化ガリウム層の下面と電気的に接合された第２電極をさらに備え、
    前記第１電極は、前記ｎ型酸化ガリウム層の上面とも電気的に接続されている、酸化物半導体装置。
  3. 請求項１または請求項２に記載の酸化物半導体装置であって、
    互いに離間された複数の前記ｐ型酸化物半導体層が、前記ｎ型酸化ガリウム層の上面に埋設された、酸化物半導体装置。
  4. 請求項１から請求項３のうちのいずれか１項に記載の酸化物半導体装置であって、
    前記ｐ型酸化物半導体層の材料は、Ｃｕを含む金属酸化物である、酸化物半導体装置。
  5. 請求項１から請求項４のうちのいずれか１項に記載の酸化物半導体装置であって、
    前記酸化物層の材料は、Ａｌ２Ｏ３を主成分とする酸化物である、酸化物半導体装置。
  6. 請求項１から請求項５のうちのいずれか１項に記載の酸化物半導体装置であって、
    前記酸化物層の材料は、Ｃｕ及びＡｌを含む金属酸化物である、酸化物半導体装置。
  7. 請求項１から請求項６のうちのいずれか１項に記載の酸化物半導体装置であって、
    前記酸化物層の膜厚は３ｎｍ以上である、酸化物半導体装置。
  8. 請求項１から請求項７のうちのいずれか１項に記載の酸化物半導体装置の製造方法であって、
    前記酸化物層の形成温度は４００℃以上である、酸化物半導体装置の製造方法。
  9. 請求項１に記載の酸化物半導体装置であって、
    前記ｎ型酸化ガリウム層のうち前記ｐ型酸化物半導体層に隣接する部分と接合されたソース電極と、
    前記ｎ型酸化ガリウム層の下面と接合されたドレイン電極と
    をさらに備え、
    前記第１電極はゲート電極である、酸化物半導体装置。
  10. 請求項１に記載の酸化物半導体装置であって、
    前記ｎ型酸化ガリウム層のうち前記ｐ型酸化物半導体層に隣接する第１部分と接合されたソース電極と、
    前記ｎ型酸化ガリウム層のうち前記ｐ型酸化物半導体層に前記第１部分と逆側で隣接する第２部分と接合されたドレイン電極と
    をさらに備え
    前記第１電極は、前記ソース電極と前記ドレイン電極との間に配設されたゲート電極である、酸化物半導体装置。
JP2020538314A 2018-08-22 2019-08-08 酸化物半導体装置及びその製造方法 Active JP6980116B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018155447 2018-08-22
JP2018155447 2018-08-22
PCT/JP2019/031483 WO2020039971A1 (ja) 2018-08-22 2019-08-08 酸化物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2020039971A1 JPWO2020039971A1 (ja) 2021-04-08
JP6980116B2 true JP6980116B2 (ja) 2021-12-15

Family

ID=69593148

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020538314A Active JP6980116B2 (ja) 2018-08-22 2019-08-08 酸化物半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US11239323B2 (ja)
JP (1) JP6980116B2 (ja)
CN (1) CN112544004A (ja)
DE (1) DE112019004179T5 (ja)
WO (1) WO2020039971A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112820643B (zh) * 2020-12-28 2022-11-08 中国电子科技集团公司第十三研究所 氧化镓sbd的制备方法及结构
JP2022129918A (ja) * 2021-02-25 2022-09-06 Tdk株式会社 ショットキーバリアダイオード
JP2022129917A (ja) * 2021-02-25 2022-09-06 Tdk株式会社 ショットキーバリアダイオード
JP7052114B1 (ja) 2021-03-24 2022-04-11 株式会社東芝 太陽電池用の積層薄膜の製造方法及び太陽電池の製造方法
CN113964211A (zh) * 2021-09-13 2022-01-21 西安电子科技大学 一种凹槽p型调制氧化镓功率二极管及其制备方法
JP2023079551A (ja) * 2021-11-29 2023-06-08 Tdk株式会社 ショットキーバリアダイオード
CN118136691A (zh) * 2024-05-06 2024-06-04 华南师范大学 一种复合终端结构的氧化镓肖特基二极管及其制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4568197B2 (ja) * 2005-09-15 2010-10-27 三洋電機株式会社 酸化物半導体素子
WO2010085754A1 (en) * 2009-01-23 2010-07-29 Lumenz Inc. Semiconductor devices having dopant diffusion barriers
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
KR102100425B1 (ko) * 2011-12-27 2020-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TW201405851A (zh) * 2012-07-27 2014-02-01 Univ Nat Taiwan 阻擋可見光之紫外光偵測器及其製造方法
JP2016031953A (ja) * 2014-07-25 2016-03-07 株式会社タムラ製作所 半導体素子及びその製造方法、半導体基板、並びに結晶積層構造体
TWI726964B (zh) * 2015-12-25 2021-05-11 日商出光興產股份有限公司 積層體
JP6845397B2 (ja) 2016-04-28 2021-03-17 株式会社タムラ製作所 トレンチｍｏｓ型ショットキーダイオード
US10483110B2 (en) * 2016-07-26 2019-11-19 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing semiconductor device

Also Published As

Publication number Publication date
US20210234009A1 (en) 2021-07-29
WO2020039971A1 (ja) 2020-02-27
DE112019004179T5 (de) 2021-06-10
CN112544004A (zh) 2021-03-23
JPWO2020039971A1 (ja) 2021-04-08
US11239323B2 (en) 2022-02-01

Similar Documents

Publication Publication Date Title
JP6980116B2 (ja) 酸化物半導体装置及びその製造方法
JP6685476B2 (ja) 酸化物半導体装置、および、酸化物半導体装置の製造方法
TWI724160B (zh) 溝槽式金氧半型肖特基二極體
JP6580267B2 (ja) 半導体装置および半導体装置の製造方法
CN110249432B (zh) 电力用半导体装置
JP2021052203A (ja) 酸化物半導体基板及びショットキーバリアダイオード
KR20130046249A (ko) 전극구조체, 이를 포함하는 질화갈륨계 반도체소자 및 이들의 제조방법
WO2019082580A1 (ja) ショットキーバリアダイオード
CN112913035B (zh) 肖特基势垒二极管
JPWO2016075927A1 (ja) 新規な積層体
WO2019049764A1 (ja) ショットキーバリアダイオード
JP2008166639A (ja) 整流素子およびそれを用いた電力変換装置
JP7086270B2 (ja) 半導体装置
JP2008166640A (ja) 整流素子とそれを含む電力変換装置
JP5757746B2 (ja) 窒化物半導体装置
JP2014110311A (ja) 半導体装置
WO2016151704A1 (ja) 窒化物半導体素子及び電力変換装置
JP2007294919A (ja) 半導体素子
TWI728165B (zh) 三族氮化物高速電子遷移率場效應電晶體元件
CN113508470B (zh) 半导体装置
WO2024029001A1 (ja) 半導体装置、および、半導体装置の製造方法
JP6817917B2 (ja) ダイヤモンド半導体素子
JP2011023527A (ja) 半導体装置
JP2019169696A (ja) 半導体装置および半導体装置の製造方法
WO2023181588A1 (ja) ジャンクションバリアショットキーダイオード

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200819

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200828

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211019

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211116

R150 Certificate of patent or registration of utility model

Ref document number: 6980116

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150