CN112544004A - 氧化物半导体装置及其制造方法 - Google Patents

氧化物半导体装置及其制造方法 Download PDF

Info

Publication number
CN112544004A
CN112544004A CN201980048435.4A CN201980048435A CN112544004A CN 112544004 A CN112544004 A CN 112544004A CN 201980048435 A CN201980048435 A CN 201980048435A CN 112544004 A CN112544004 A CN 112544004A
Authority
CN
China
Prior art keywords
type
oxide
layer
oxide semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980048435.4A
Other languages
English (en)
Inventor
汤田洋平
绵引达郎
宫岛晋介
滝口雄贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Tokyo Institute of Technology NUC
Original Assignee
Mitsubishi Electric Corp
Tokyo Institute of Technology NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp, Tokyo Institute of Technology NUC filed Critical Mitsubishi Electric Corp
Publication of CN112544004A publication Critical patent/CN112544004A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H01L21/443—Deposition of conductive or insulating materials for electrodes from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/242—AIBVI or AIBVII compounds, e.g. Cu2O, Cu I
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

目的在于提供可抑制氧化物半导体装置的特性劣化的技术。氧化物半导体装置具备：n型氧化镓外延层、p型氧化物半导体层和氧化物层。p型氧化物半导体层在n型氧化镓外延层的上方配设，具有与镓不同的元素作为主成分，具有p型的导电性。氧化物层在n型氧化镓外延层与p型氧化物半导体层之间配设，氧化物层的材料为与氧化镓不同的材料并且为与p型氧化物半导体层的材料至少一部分不同的材料。

Description

氧化物半导体装置及其制造方法
技术领域
本发明涉及氧化物半导体装置及其制造方法。
背景技术
电力电子学(power electronics、简称电力电子学)是迅速且高效率地进行电的直流、交流或频率等的转换等的技术。电力电子学是在以往的电力工学的基础上，将近年来的以半导体为基础的电子工学和控制工学融合而成的技术。这样的电力电子学如今可以说几乎必然应用于动力用、产业用、运输用甚至家庭用等用电的地方。
近年来，不仅在日本而且在世界范围，电能在总能量消耗中所占的比率，即电力化率都呈上升趋势。作为其背景，近年来，在电的利用方面可列举出开发便利性和节能性优异的设备，电的利用率提高。担负着这些的基础的技术便是电力电子学技术。
电力电子学技术也可以说是无论成为转换对象的电的状态(例如频率、电流或电压的大小等)如何，都将输入转换为适于利用的设备的电的状态的技术。电力电子学技术的基本要素是整流部和逆变器。而且，成为它们的基础的是半导体、以及应用了半导体的二极管或晶体管等半导体元件。
在目前的电力电子学领域中，作为半导体整流元件的二极管在以电气设备为首的各种用途中利用。而且，二极管已应用于宽范围的频带。
近年来，在高耐压且大容量的用途中，已开发并实用化能够以低损耗且高频率工作的开关元件。另外，用于半导体元件的材料也向宽带隙材料转移，谋求元件的高耐压化。作为谋求高耐压化的代表性的元件，有肖特基势垒二极管(Schottky barrier diode、即SBD)、或pn二极管(PND)等，这些二极管广泛地用于各种用途。
作为在半导体层中利用氧化镓的元件，开发了专利文献1中所例示的沟槽MOS型SBD。一般地，对使用击穿强度大的半导体材料的SBD施加反向电压时，阳极与半导体材料层之间的漏电流变大。而根据专利文献1的沟槽MOS型SBD，将在阳极端施加的电场分散、缓和，可使元件的反向耐压提高。
另外，根据专利文献2中所例示的技术，利用从终端结构与漂移层的界面即pn结部产生的耗尽层，使电场集中缓和。由此，能够减小半导体装置的正向电压和反向漏电流，能够简单地进行整流操作。
现有技术文献
专利文献
专利文献1：日本特开2017-199869号公报
专利文献2：日本特表2013-522876号公报
发明内容
发明要解决的课题
专利文献1中所例示的使用Ga2O3的半导体装置具有沟槽结构和MOS结构。根据这样的结构，能够期待电场缓和效果带来的反向电压耐性的提高，但由于为MOS结构，因此存在不能期待pn结构以上的耐压的问题。
另外，对于专利文献2中所例示的使用SiC的半导体装置而言，作为用于半导体层的材料，没有设想氧化物。其中，在由异种氧化物半导体之间构成异质pn结的氧化物半导体装置中，由于pn结界面处的化学变化(氧化还原反应)，p型半导体的导电性失活，有时氧化物半导体装置的特性劣化。特别是由于后退火、或者电流引起的热的影响，该现象变得显著。
因此，本发明鉴于上述的问题而完成，目的在于提供可抑制氧化物半导体装置的特性劣化的技术。
用于解决课题的手段
本发明涉及的氧化物半导体装置具备：n型氧化镓层；p型氧化物半导体层，其在所述n型氧化镓层的上方配设，具有与镓不同的元素作为主成分，具有p型的导电性；第1电极，其与所述p型氧化物半导体层电接合；和氧化物层，其在所述n型氧化镓层与所述p型氧化物半导体层之间配设，材料为与氧化镓不同的材料并且为与所述p型氧化物半导体层的材料至少一部分不同的材料。
发明效果
根据本发明，氧化物层配设在n型氧化镓层与p型氧化物半导体层之间，该氧化物层的材料为与氧化镓不同的材料并且为与p型氧化物半导体层的材料至少一部分不同的材料。根据这样的构成，能够抑制氧化物半导体装置的特性劣化。
本发明的目的、特征、方式和优点通过以下的详细说明和附图将变得更为明白。
附图说明
图1为概略地例示实施方式1涉及的氧化物半导体装置的结构的截面图。
图2为用于说明实施方式1涉及的氧化物半导体装置的制造工序的截面图。
图3为用于说明实施方式1涉及的氧化物半导体装置的制造工序的截面图。
图4为用于说明实施方式1涉及的氧化物半导体装置的制造工序的截面图。
图5为用于说明实施方式1涉及的氧化物半导体装置的制造工序的截面图。
图6为用于说明实施方式1涉及的氧化物半导体装置的制造工序的截面图。
图7为用于说明实施方式1涉及的氧化物半导体装置的制造工序的截面图。
图8为用于说明实施方式1涉及的氧化物半导体装置的制造工序的截面图。
图9为用于说明实施方式1涉及的氧化物半导体装置的制造工序的截面图。
图10为概略地例示实施方式2涉及的氧化物半导体装置的结构的截面图。
图11为概略地例示实施方式3涉及的氧化物半导体装置的结构的截面图。
图12为概略地例示实施方式4涉及的氧化物半导体装置的结构的截面图。
图13为概略地例示实施方式5涉及的氧化物半导体装置的结构的截面图。
具体实施方式
以下参照附图对本发明的实施方式进行说明。应予说明，附图为概略的表示，为了便于说明，适当地进行了构成的省略或构成的简化。另外，在不同的附图中各自表示的构成等的大小和位置的相互关系未必是正确的记载，可适当地改变。
另外，在以下所示的说明中，对同样的构成要素标注相同的附图标记来图示，它们的名称和功能也是同样的。因此，为了避免重复，有时省略对于它们的详细说明。
＜实施方式1＞
以下对本实施方式1涉及的氧化物半导体装置和氧化物半导体装置的制造方法进行说明。首先，对本实施方式1涉及的氧化物半导体装置的构成进行说明。应予说明，在以下的说明中有时将氧化物半导体装置只记载为“半导体装置”。
图1为概略地例示用于实现本实施方式1涉及的半导体装置的结构的截面图。在本实施方式1涉及的半导体装置中，在肖特基势垒二极管(SBD)的终端结构中配设有p型氧化物半导体层6。
以下将本实施方式1涉及的半导体装置作为SBD进行说明，其具有基板上侧的电极作为阳极1、具有基板下侧的电极作为阴极2。但是，本实施方式1涉及的半导体装置并不限定于SBD，也可以是开关元件等其他的电器元件等。
图1中所例示的半导体装置具备n型氧化镓层。以下对于n型氧化镓层包含n型单晶氧化镓基板3和n型氧化镓外延层4的例子进行说明，但n型氧化镓层并不限于该例子。
n型单晶氧化镓基板3为具有上表面(第1主面)和上表面的相反侧的下表面(第2主面)的n型氧化物半导体。n型氧化镓外延层4为在n型单晶氧化镓基板3的上表面上配设的外延层。
图1中所例示的半导体装置在n型氧化镓外延层4的上表面上具备与n型氧化镓外延层4肖特基电接合的第1电极即阳极1。另外，图1中所例示的半导体装置在n型单晶氧化镓基板3的下表面上具备与n型单晶氧化镓基板3的下表面欧姆电接合的第2电极即阴极2。
图1中所例示的半导体装置具备具有与镓不同的元素作为主成分、具有p型的导电性的p型氧化物半导体层6。在本实施方式1中，相互分开的多个p型氧化物半导体层6从n型氧化镓外延层4的上表面埋设于内部，也可在n型氧化镓外延层4的上方配设。再有，上述的阳极1与p型氧化物半导体层6欧姆电接合。
图1中所例示的半导体装置具备在n型氧化镓外延层4与p型氧化物半导体层6之间配设、将它们隔开的氧化物层7。氧化物层7的材料为与氧化镓不同的材料，并且为与p型氧化物半导体层6的材料至少一部分不同的材料。氧化物层7的材料为与p型氧化物半导体层6的材料至少一部分不同的材料包含：例如，(i)氧化物层7的化合物与p型氧化物半导体层6的化合物不同；(ii)氧化物层7的多个化合物中的一部分化合物与p型氧化物半导体层6的化合物相同，但其余的化合物与p型氧化物半导体层6的化合物不同；(iii)p型氧化物半导体层6的多个化合物中的一部分化合物与氧化物层7的化合物相同，但其余的化合物与氧化物层7的化合物不同等。
利用这样的氧化物层7，能够抑制n型氧化镓外延层4与p型氧化物半导体层6之间的pn界面处的化学反应，能够维持正常的界面。其结果，能够抑制氧化物半导体装置的例如耐热性和耐压性等特性的劣化。
图1中所例示的半导体装置在终端结构中具备在n型氧化镓外延层4与阳极1之间配设的场板用绝缘材料层5。场板用绝缘材料层5与阳极1层叠的部分构成场板结构，从而对半导体装置施加反电压时的半导体装置的耐压提高。
其次，对上述的构成要素更详细地说明。
n型单晶氧化镓基板3为由Ga2O3的单晶构成的n型的氧化物半导体，更优选为由β-Ga2O3的单晶构成的n型的氧化物半导体。n型单晶氧化镓基板3由于晶体中的氧缺失而显示n型的传导性，因此可不含n型杂质，也可包含硅(Si)或锡(Sn)等n型杂质。即，n型单晶氧化镓基板3可以为仅由于氧缺失而显示n型的传导性的基板、仅由于n型杂质而显示n型的传导性的基板、以及由于氧缺失和n型杂质这两者而显示n型的传导性的基板中的任一种。
包含n型杂质的n型单晶氧化镓基板3的电子载流子浓度为氧缺失和n型杂质的合计的浓度。n型单晶氧化镓基板3的电子载流子浓度例如可为1×1017cm-3以上且1×1019cm-3以下。另外，为了减小n型单晶氧化镓基板3与阴极2的接触电阻，杂质浓度可以是比该数值范围高的浓度。
n型氧化镓外延层4在n型单晶氧化镓基板3的上表面上配设。n型氧化镓外延层4为由Ga2O3的单晶构成的n型的氧化物半导体，更优选为由β-Ga2O3的单晶构成的n型的氧化物半导体。n型氧化镓外延层4的n型载流子浓度优选为比n型单晶氧化镓基板3低的浓度，例如可为1×1015cm-3以上且1×1017cm-3以下。
阴极2在n型单晶氧化镓基板3的下表面上配设。阴极2与n型单晶氧化镓基板3欧姆接合，因此优选由功函数比n型单晶氧化镓基板3的功函数小的金属材料构成。另外，优选用通过在n型单晶氧化镓基板3的下表面上形成了阴极2后的热处理而使n型单晶氧化镓基板3与阴极2的接触电阻变小的金属材料来构成阴极2。
作为这样的金属材料，例如可为钛(Ti)。另外，阴极2可通过将多个金属材料层叠而构成。例如，在容易氧化的金属材料与n型单晶氧化镓基板3的下表面接触的情况下，可构成在该金属材料的下表面上进一步形成不易氧化的金属材料的层叠结构的阴极2。例如，可通过配设与n型单晶氧化镓基板3接触的由Ti构成的第1层，在第1层的下表面上配合由金(Au)或银(Ag)构成的第2层，从而构成阴极2。另外，阴极2可在n型单晶氧化镓基板3的整个下表面配设，也可在n型单晶氧化镓基板3的下表面的一部分配设。
阳极1在n型氧化镓外延层4的上表面上配设。阳极1与n型氧化镓外延层4肖特基接合，因此优选用功函数比n型氧化镓外延层4的功函数大的金属材料构成。进而，阳极1与p型氧化物半导体层6欧姆接合，因此更优选用功函数比p型氧化物半导体层6(p型氧化物半导体材料)的功函数小的金属材料构成。
作为这样的金属材料，例如可以是铂(Pt)、镍(Ni)、金(Au)或钯(Pd)。阳极1与阴极2同样地，可为层叠结构。例如，可以使由适于与n型氧化镓外延层4的肖特基接合的金属材料构成的第1层与n型氧化镓外延层4接触地配设，在第1层的上表面上配设由其他的金属材料构成的第2层，从而构成阳极1。
p型氧化物半导体层6从n型氧化镓外延层4的上表面埋设在n型氧化镓外延层4内。p型氧化物半导体层6由氧化铜(Cu2O)、氧化银(Ag2O)、氧化镍(NiO)或氧化锡(SnO)等这样的即使不添加p型杂质也显示p型的传导性的p型氧化物半导体构成。例如，对于作为金属氧化物的Cu2O而言，Cu的3d轨道形成担负空穴传导的价电子带上端，由于Cu缺失，空穴显现，因此显示p型的传导性。而且，在Cu2O由于氧化而变为CuO的情况下，Cu的3d轨道不再形成价电子带上端，p型的传导性消失。p型氧化物半导体层6由具有这样的性质的金属氧化物组成的p型氧化物半导体构成。如在此所说明的Cu2O等，p型氧化物半导体一般即使不添加p型杂质也显示p型的传导性。
p型氧化物半导体层6由如上所述即使不添加p型杂质也显示p型的传导性的p型氧化物半导体构成，但也可添加p型杂质。例如，在p型氧化物半导体层6为Cu2O的情况下，能够使用氮(N)作为p型杂质。p型载流子浓度在没有添加p型杂质的情况下，为p型氧化物半导体的金属原子缺失的浓度，在添加了p型杂质的情况下，为p型氧化物半导体的金属原子缺失和p型杂质的合计的浓度。
在p型氧化物半导体层6中添加p型杂质的情况下，即使p型氧化物半导体的金属氧化物被氧化从而p型的传导性消失，作为p型氧化物半导体整体，有时由于p型杂质也显示p型的传导性。不过，p型氧化物半导体的金属氧化物被氧化从而相应部分的p型的传导性消失时，p型氧化物半导体整体的p型的传导性降低，因此优选不使p型氧化物半导体的金属氧化物氧化。
场板用绝缘材料层5例如用二氧化硅(SiO2)或氧化铝(Al2O3)等材料构成。这些材料为击穿场强(絶縁破壊電界強度)比构成n型氧化镓外延层4的Ga2O3大的材料。场板用绝缘材料层5的层厚可为数百nm左右，例如可为100nm以上且200nm以下。
氧化物层7例如由Cu2O和Al2O3的混晶材料构成。氧化物层7以将n型氧化镓外延层4与p型氧化物半导体层6隔开的方式配设在它们的整个界面。就氧化物层7的膜厚而言，特别是在p型氧化物半导体层6中所含的金属氧化物包含在氧化物层7的混晶材料中的情况下，优选为3nm以上，例如可为3nm以上且200nm以下。
予以说明，例如在氧化物层7的材料为由Cu2O和Al2O3构成的混晶材料，p型氧化物半导体层6的材料为Ag2O的情况下，氧化物层7的化合物与p型氧化物半导体层6的化合物不同。另外，例如在氧化物层7的材料为由Cu2O和Al2O3构成的混晶材料，p型氧化物半导体层6的材料为Cu2O的情况下，氧化物层7的化合物中的一部分的化合物(Cu2O)与p型氧化物半导体层6的化合物(Cu2O)相同，但其余的化合物(Al2O3)与p型氧化物半导体层6的化合物(Cu2O)不同。
＜氧化物半导体装置的制造方法＞
接下来，对本实施方式1涉及的半导体装置的制造方法进行说明。
首先，如图2中所示那样，准备n型单晶氧化镓基板3。对于n型单晶氧化镓基板3，能够使用从采用熔液生长法制作的β-Ga2O3的单晶块体中以基板状切出的产物。
接下来，如图3中所示那样，在n型单晶氧化镓基板3的上表面上，通过外延生长，沉积n型氧化镓外延层4。能够在n型单晶氧化镓基板3的上表面上采用有机金属化学气相沉积(metal organic chemical vapor deposition、即MOCVD)法、分子束外延(molecular beamepitaxy、即MBE)法、或卤化物气相生长(halide vapor phase epitaxy、即HVPE)法等方法形成n型氧化镓外延层4。
接下来，如图4中所示那样，采用使用三氯化硼(BCl3)等气体的干蚀刻，在n型氧化镓外延层4的上表面形成作为沟部的沟槽4a。对沟槽4a的形成方法并无特别限定，能够使用干蚀刻法或湿蚀刻法等现有的形成方法。
接下来，如图5中所示那样，在n型单晶氧化镓基板3的下表面上采用蒸镀法或溅射法使成为阴极2的金属材料沉积。例如，采用电子束蒸镀(EB蒸镀)使Ti层在n型单晶氧化镓基板3的下表面上以100nm的厚度沉积，然后，采用电子束蒸镀使Ag层以300nm的厚度在该Ti层上沉积，从而形成2层结构的阴极2。然后，例如在氮气氛或氧气氛中进行550℃且5分钟的热处理。其结果，在n型单晶氧化镓基板3的下表面上形成与n型单晶氧化镓基板3欧姆接合的阴极2。再有，为了降低n型单晶氧化镓基板3与阴极2之间的接触电阻，在形成阴极2之前，可对n型单晶氧化镓基板3的下表面进行使用BCl3等气体的RIE处理。
接下来，以覆盖沟槽4a的方式形成氧化物层7。作为氧化物层7的形成方法，有以下的两种方法。
第一个方法是如图6中所示那样同时使用溅射法或脉冲激光沉积法(Pluse LaserDeposition、即PLD)等方法将所期望的物性的氧化物层7直接形成于沟槽4a的方法。该方法中，然后如图7中所示那样，在氧化物层7上形成p型氧化物半导体层6，沟槽4a被p型氧化物半导体层6填埋。
第二个方法没有图示，是通过p型氧化物半导体层6形成后的热处理来形成氧化物层7的方法。例如，在p型氧化物半导体层6的材料为Cu2O的情况下，作为成为氧化物层7的材料，能够选择Al2O3。这种情况下，在沟槽4a形成Al2O3膜，在该Al2O3膜上形成由Cu2O构成的p型氧化物半导体层6，然后，通过进行热处理，Al2O3膜成为与Cu2O的混晶氧化物。其结果，能够形成由Cu2O和Al2O3的混晶材料构成的氧化物层7。此时，优选Al2O3膜的膜厚为3nm以上。另外，上述热处理、即氧化物层7的形成温度优选为400℃以上，更优选为400℃以上且1200℃以下。
接下来，如图8中所示那样，在终端结构中在n型氧化镓外延层4和p型氧化物半导体层6上形成场板用绝缘材料层5。对场板用绝缘材料层5的形成方法并无特别限定，例如，能够使用涂布玻璃(Spin-on Glass、即SOG)法形成。
最后，如图9中所示那样，在从场板用绝缘材料层5露出的n型氧化镓外延层4和p型氧化物半导体层6上形成阳极1，完成本实施方式1涉及的半导体装置。
＜实施方式1的总结＞
根据如上所述的本实施方式1涉及的氧化物半导体装置，材料为与氧化镓不同的材料并且为与p型氧化物半导体层6的材料至少一部分不同的材料的氧化物层7配设在n型氧化镓外延层4与p型氧化物半导体层6之间。根据这样的构成，能够抑制n型氧化镓外延层4与p型氧化物半导体层6之间的pn界面处的化学反应，因此能够抑制氧化物半导体装置的例如耐热性和耐压性等特性的劣化。
＜实施方式2＞
图10为概略地例示本发明的实施方式2涉及的半导体装置的构成的截面图。应予说明，本实施方式2涉及的半导体装置的制造方法与实施方式1涉及的半导体装置的制造方法相同。
在实施方式1涉及的半导体装置(图1)中，多个p型氧化物半导体层6作为导向环(ガードリング)配设于终端结构。在本实施方式2涉及的半导体装置(图10)中，多个p型氧化物半导体层6不仅配设于终端结构，也配设于元件部分。即，相互分离的多个p型氧化物半导体层6在从场板用绝缘材料层5露出的n型氧化镓外延层4的上表面埋设。由此，在本实施方式2中，配设有将pn结和肖特基接合组合的MPS(Merged PiN/Schottky)结构。
根据MPS结构，通过PND的双极动作，与SBD单独相比，能够用小的压降使超过额定的大的浪涌电流流动。因此，根据如本实施方式2那样配设有MPS结构的氧化物半导体装置，正向浪涌耐量(順方向サージ耐量)改善。由此，抑制正向压降的增大，并且能够实现正向浪涌耐量高、具有整流功能的半导体装置。
＜实施方式3＞
图11为概略地例示本发明的实施方式3涉及的半导体装置的构成的截面图。应予说明，本实施方式2涉及的半导体装置的制造方法与实施方式1涉及的半导体装置的制造方法相同。
在图11中所例示的半导体装置中，沟槽4a的底面以及p型氧化物半导体层6和氧化物层7的各自的底面与实施方式2中例示的半导体装置(图10)的这些底面不同。即，在本实施方式3中，如图11中例示那样，p型氧化物半导体层6和氧化物层7的各自的底面弯曲，大致具有圆弧状。根据这样的本实施方式3涉及的氧化物半导体装置，在施加反向电压的情况下，能够缓和电场集中，因此能够期待反向耐压的提高。
＜实施方式4＞
图12为概略地例示本发明的实施方式4涉及的半导体装置的构成的截面图。在以下的说明中，在本实施方式4涉及的构成要素中，对于与以上说明的构成同样的构成要素，标记相同的附图标记来图示，主要对不同的构成要素进行说明。
图12中所例示的半导体装置为使图12中的上下方向为电流方向的场效应晶体管。图12中所例示的半导体装置具备在基板上部配设的源电极8和栅电极10、和在基板的底部配设的漏电极9。源电极8与n型氧化镓外延层4中与p型氧化物半导体层6邻接的部分直接接合。漏电极9与n型单晶氧化镓基板3的下表面直接接合。作为第1电极的栅电极10不与n型氧化镓外延层4接合而与p型氧化物半导体层6直接接合。
在本实施方式4涉及的半导体装置中，与上述实施方式中所示的结构同样地，在n型氧化镓外延层4与p型氧化物半导体层6的界面插入有氧化物层7。因此，即使是本实施方式4涉及的半导体装置，也同样地能够抑制n型氧化镓外延层4与p型氧化物半导体层6之间的pn界面处的化学反应，能够维持正常的界面。其结果，能够抑制氧化物半导体装置的例如耐热性和耐压性等特性的劣化。
＜实施方式5＞
图13为概略地例示本发明的实施方式5涉及的半导体装置的构成的截面图。在以下的说明中，在本实施方式5涉及的构成要素中，对于与以上说明的构成同样的构成要素，标记相同的附图标记来图示，主要对不同的构成要素进行说明。
图13中所例示的半导体装置为使图13中的左右方向为电流方向的场效应晶体管。图13中所例示的半导体装置具备：在基板上部配设的源电极8、漏电极9和栅电极10。源电极8与n型氧化镓外延层4中与p型氧化物半导体层6邻接的第1部分直接接合。漏电极9与n型氧化镓外延层4中在与第1部分的相反侧与p型氧化物半导体层6邻接的第2部分直接接合。作为第1电极的栅电极10不与n型氧化镓外延层4接合而与p型氧化物半导体层6直接接合，配设在源电极8与漏电极9之间。
在本实施方式5涉及的半导体装置中，与上述实施方式中所示的结构同样地，在n型氧化镓外延层4与p型氧化物半导体层6的界面插入有氧化物层7。因此，即使是本实施方式5涉及的半导体装置，也同样地能够抑制n型氧化镓外延层4与p型氧化物半导体层6之间的pn界面处的化学反应，能够维持正常的界面。其结果，能够抑制氧化物半导体装置的例如耐热性和耐压性等特性的劣化。
应予说明，本发明在该发明的范围内可将各实施方式和各变形例自由地组合，或者将各实施方式和各变形例适当地变形、省略。
对本发明详细地进行了说明，但上述说明在所有的方式中均为例示，本发明并不限定于此。理解为在不脱离本发明的范围的情况下可设想未例示的无数的变形例。
附图标记的说明
1阳极、2阴极、3n型单晶氧化镓基板、4n型氧化镓外延层、5场板用绝缘材料、6p型氧化物半导体层、7氧化物层、8源电极、9漏电极、10栅电极。

Claims (10)

1.一种氧化物半导体装置，具备：
n型氧化镓层；
p型氧化物半导体层，其在所述n型氧化镓层的上方配设，具有与镓不同的元素作为主成分，具有p型的导电性；
第1电极，其与所述p型氧化物半导体层电接合；和
氧化物层，其在所述n型氧化镓层与所述p型氧化物半导体层之间配设，材料为与氧化镓不同的材料并且为与所述p型氧化物半导体层的材料至少一部分不同的材料。
2.根据权利要求1所述的氧化物半导体装置，其中，还具备：
第2电极，其与所述n型氧化镓层的下表面电接合，
所述第1电极与所述n型氧化镓层的上表面也电连接。
3.根据权利要求1或权利要求2所述的氧化物半导体装置，其中，相互分离的多个所述p型氧化物半导体层埋设在所述n型氧化镓层的上表面。
4.根据权利要求1至权利要求3中任一项所述的氧化物半导体装置，其中，所述p型氧化物半导体层的材料为包含Cu的金属氧化物。
5.根据权利要求1至权利要求4中任一项所述的氧化物半导体装置，其中，所述氧化物层的材料为以Al2O3作为主成分的氧化物。
6.根据权利要求1至权利要求5中任一项所述的氧化物半导体装置，其中，所述氧化物层的材料为包含Cu和Al的金属氧化物。
7.根据权利要求1至权利要求6中任一项所述的氧化物半导体装置，其中，所述氧化物层的膜厚为3nm以上。
8.一种氧化物半导体装置的制造方法，是权利要求1至权利要求7中任一项所述的氧化物半导体装置的制造方法，其中，所述氧化物层的形成温度为400℃以上。
9.根据权利要求1所述的氧化物半导体装置，其中，还具备：
源电极，其与所述n型氧化镓层中与所述p型氧化物半导体层邻接的部分接合；和
漏电极，其与所述n型氧化镓层的下表面接合，
所述第1电极为栅电极。
10.根据权利要求1所述的氧化物半导体装置，其中，还具备：
源电极，其与所述n型氧化镓层中与所述p型氧化物半导体层邻接的第1部分接合；和
漏电极，其与所述n型氧化镓层中在所述第1部分的相反侧与所述p型氧化物半导体层邻接的第2部分接合，
所述第1电极为在所述源电极与所述漏电极之间配设的栅电极。
CN201980048435.4A 2018-08-22 2019-08-08 氧化物半导体装置及其制造方法 Pending CN112544004A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018155447 2018-08-22
JP2018-155447 2018-08-22
PCT/JP2019/031483 WO2020039971A1 (ja) 2018-08-22 2019-08-08 酸化物半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
CN112544004A true CN112544004A (zh) 2021-03-23

Family

ID=69593148

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980048435.4A Pending CN112544004A (zh) 2018-08-22 2019-08-08 氧化物半导体装置及其制造方法

Country Status (5)

Country Link
US (1) US11239323B2 (zh)
JP (1) JP6980116B2 (zh)
CN (1) CN112544004A (zh)
DE (1) DE112019004179T5 (zh)
WO (1) WO2020039971A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118136691A (zh) * 2024-05-06 2024-06-04 华南师范大学 一种复合终端结构的氧化镓肖特基二极管及其制备方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112820643B (zh) * 2020-12-28 2022-11-08 中国电子科技集团公司第十三研究所 氧化镓sbd的制备方法及结构
JP2022129917A (ja) * 2021-02-25 2022-09-06 Tdk株式会社 ショットキーバリアダイオード
JP2022129918A (ja) * 2021-02-25 2022-09-06 Tdk株式会社 ショットキーバリアダイオード
JP7052114B1 (ja) 2021-03-24 2022-04-11 株式会社東芝 太陽電池用の積層薄膜の製造方法及び太陽電池の製造方法
CN113964211A (zh) * 2021-09-13 2022-01-21 西安电子科技大学 一种凹槽p型调制氧化镓功率二极管及其制备方法
JP2023079551A (ja) * 2021-11-29 2023-06-08 Tdk株式会社 ショットキーバリアダイオード

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007081231A (ja) * 2005-09-15 2007-03-29 Sanyo Electric Co Ltd 酸化物半導体素子
WO2010085754A1 (en) * 2009-01-23 2010-07-29 Lumenz Inc. Semiconductor devices having dopant diffusion barriers
US20110215338A1 (en) * 2010-03-08 2011-09-08 Qingchun Zhang Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US20130161610A1 (en) * 2011-12-27 2013-06-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TW201405851A (zh) * 2012-07-27 2014-02-01 Univ Nat Taiwan 阻擋可見光之紫外光偵測器及其製造方法
CN106575608A (zh) * 2014-07-25 2017-04-19 株式会社田村制作所 半导体元件及其制造方法、半导体基板以及晶体层叠结构体
WO2018020849A1 (ja) * 2016-07-26 2018-02-01 三菱電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108369964B (zh) * 2015-12-25 2021-09-10 出光兴产株式会社 层叠体
JP6845397B2 (ja) 2016-04-28 2021-03-17 株式会社タムラ製作所 トレンチｍｏｓ型ショットキーダイオード

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007081231A (ja) * 2005-09-15 2007-03-29 Sanyo Electric Co Ltd 酸化物半導体素子
WO2010085754A1 (en) * 2009-01-23 2010-07-29 Lumenz Inc. Semiconductor devices having dopant diffusion barriers
US20110215338A1 (en) * 2010-03-08 2011-09-08 Qingchun Zhang Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US20130161610A1 (en) * 2011-12-27 2013-06-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TW201405851A (zh) * 2012-07-27 2014-02-01 Univ Nat Taiwan 阻擋可見光之紫外光偵測器及其製造方法
CN106575608A (zh) * 2014-07-25 2017-04-19 株式会社田村制作所 半导体元件及其制造方法、半导体基板以及晶体层叠结构体
WO2018020849A1 (ja) * 2016-07-26 2018-02-01 三菱電機株式会社 半導体装置および半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118136691A (zh) * 2024-05-06 2024-06-04 华南师范大学 一种复合终端结构的氧化镓肖特基二极管及其制备方法

Also Published As

Publication number Publication date
JP6980116B2 (ja) 2021-12-15
US20210234009A1 (en) 2021-07-29
JPWO2020039971A1 (ja) 2021-04-08
DE112019004179T5 (de) 2021-06-10
US11239323B2 (en) 2022-02-01
WO2020039971A1 (ja) 2020-02-27

Similar Documents

Publication Publication Date Title
CN110809826B (zh) 氧化物半导体装置以及氧化物半导体装置的制造方法
CN112544004A (zh) 氧化物半导体装置及其制造方法
KR102070847B1 (ko) 쇼트키 배리어 다이오드
US11626522B2 (en) Schottky barrier diode
JPWO2018150451A1 (ja) 電力用半導体装置
JP5225549B2 (ja) 半導体素子
CN112913035B (zh) 肖特基势垒二极管
US20200287060A1 (en) Schottky barrier diode
CN112913034A (zh) 肖特基势垒二极管
JP5362187B2 (ja) 半導体素子
JP2014110311A (ja) 半導体装置
JP7086270B2 (ja) 半導体装置
WO2024029001A1 (ja) 半導体装置、および、半導体装置の製造方法
WO2023181588A1 (ja) ジャンクションバリアショットキーダイオード
JP5580872B2 (ja) 半導体素子
US20220393058A1 (en) Optoelectronic Semiconductor Component
KR101920809B1 (ko) 고온-고전압용 정전류 제어 소자 및 그 제조방법
CN116169157A (zh) 一种氧化镓器件及制备方法
JP2020077664A (ja) 炭化珪素半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination