JPWO2018150451A1 - 電力用半導体装置 - Google Patents

電力用半導体装置 Download PDF

Info

Publication number
JPWO2018150451A1
JPWO2018150451A1 JP2019500059A JP2019500059A JPWO2018150451A1 JP WO2018150451 A1 JPWO2018150451 A1 JP WO2018150451A1 JP 2019500059 A JP2019500059 A JP 2019500059A JP 2019500059 A JP2019500059 A JP 2019500059A JP WO2018150451 A1 JPWO2018150451 A1 JP WO2018150451A1
Authority
JP
Japan
Prior art keywords
type
layer
type semiconductor
semiconductor layer
gallium oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019500059A
Other languages
English (en)
Other versions
JP6667712B2 (ja
Inventor
達郎 綿引
達郎 綿引
洋平 湯田
洋平 湯田
古川　彰彦
彰彦 古川
晋介 宮島
晋介 宮島
雄貴 滝口
雄貴 滝口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Tokyo Institute of Technology NUC
Original Assignee
Mitsubishi Electric Corp
Tokyo Institute of Technology NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp, Tokyo Institute of Technology NUC filed Critical Mitsubishi Electric Corp
Publication of JPWO2018150451A1 publication Critical patent/JPWO2018150451A1/ja
Application granted granted Critical
Publication of JP6667712B2 publication Critical patent/JP6667712B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/242—AIBVI or AIBVII compounds, e.g. Cu2O, Cu I
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

ｎ型半導体層（１ａ）は、単結晶構造を有しており、ワイドギャップ半導体材料からなる。ｐ型半導体層（４Ａ）は、ｎ型半導体層（１ａ）上に設けられており、上記ワイドギャップ半導体材料とは異なる材料からなり、微結晶構造およびアモルファス構造のいずれかを有している。電極（３）は、ｎ型半導体層（１ａ）およびｐ型半導体層（４Ａ）の少なくともいずれかの上に設けられている。

Description

本発明は、電力用半導体装置に関し、特に、ワイドギャップ半導体材料を用いた電力用半導体装置に関するものである。
ダイオードは、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）およびＭＯＳＦＥＴ（Ｍｅｔａｌ―Ｏｘｉｄｅ―Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ―Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）などのスイッチング素子とともに、コンバータおよびインバータなどの電力変換装置に必要不可欠な電力用半導体装置である。これらの電力変換装置は、産業用および家庭用の電気機器だけでなく、鉄道車両および自動車などの輸送機器、ならびに電力系統システムの送配電機器などにも利用分野が広がってきている。そのような背景もあって、ダイオードおよびスイッチング素子などの電力用半導体装置には、大電力化、低損失化が要求されている。このため、従来はシリコン（Ｓｉ）を用いた電力用半導体装置が主流であったが、炭化珪素（ＳｉＣ）または窒化ガリウム（ＧａＮ）など、Ｓｉよりもバンドギャップが大きい半導体材料を用いた電力用半導体装置が開発されている。
代表的な電力用半導体装置であるダイオードとして、ｐｎダイオードおよびショットキーバリアダイオードがある。ｐｎダイオードは、高い障壁を形成することができるので、耐圧の向上およびリーク電流の抑制の点では有利である。またｐｎダイオードは、大電流を流すことができるといったメリットも有している。一方、ショットキーバリアダイオードは、ｐｎダイオードに比べ、原理的に順方向電圧を低くすることができる。よって、ダイオードに大電流が流れる大電力用途では、ショットキーバリアダイオードを用いることによって電力変換装置の高効率化を図る場合がある。また、ショットキーバリアダイオードはユニポーラデバイスであるため、バイポーラデバイスであるｐｎダイオードに比べて、高速のスイッチングが可能である。よって、スイッチング周波数を高めることによって電力変換装置の小型化を図る場合がある。
特に、半導体材料として、Ｓｉのバンドギャップに比べて大きなバンドギャップを有するＳｉＣを用いた場合には、逆バイアスが印加された場合の逆方向耐圧を大きくすることができる。例えば、数ｋＶの逆方向耐圧を有するＳｉＣショットキーバリアダイオードが実用化されている。さらなる高耐圧化のためには、例えば特許文献１に示すようなガードリング構造またはフィールドリミッティングリング（ＦＬＲ：Ｆｉｅｌｄ Ｌｉｍｉｔｉｎｇ Ｒｉｎｇ）構造などが一般的には用いられる。これらの構造では、例えばイオン注入により形成されたｐ型半導体層を用いて、ホモｐｎ接合による電界緩和が行われる。
近年では、ＳｉＣおよびＧａＮのバンドギャップよりもさらに大きなバンドギャップを有する酸化物半導体、例えば酸化ガリウム（Ｇａ２Ｏ３）半導体、を用いることが、電力用半導体装置のさらなる大電力化および低損失化のために検討されている。酸化ガリウムを用いた典型的なショットキーバリアダイオードは、ｎ型不純物（ドナー）を含みかつ一方の面および他方の面を有するｎ型酸化ガリウム基板と、一方の面上にオーミック接合されたカソード電極と、他方の面上に設けられｎ型酸化ガリウム基板のｎ型キャリア濃度よりも小さいｎ型キャリア濃度を有するｎ型酸化ガリウム層と、ｎ型酸化ガリウム層上にショットキー接合されたアノード電極とを有している。酸化ガリウムを用いたショットキーバリアダイオードの高耐圧化のためには、例えば非特許文献１に挙げられているように、絶縁膜を用いたフィールドプレート構造を採用することが提案されている。
特開２０１６−９２１６８号公報
佐々木公平 他、「フィールドプレート電極終端構造を設けたβ−Ｇａ２Ｏ３ショットキーバリアダイオード」、第７６回応用物理学会秋季学術講演会公演予稿集（２０１５）１６ｐ−４Ｃ−８
酸化物半導体を用いた場合においても、ショットキーバリアダイオードまたはｐｎダイオードにガードリング構造またはＦＬＲ構造などを設けることができれば、逆方向耐圧をより大きくすることができると考えられる。また、ｐｎダイオードを製造することができれば、その原理上、ショットキーバリアダイオードに比して高い耐圧が得られる。いずれの場合においてもｐｎ接合の構造が用いられている。よって半導体に対してｎ型だけでなくｐ型の導電性を付与する技術も必要である。
しかしながら、ワイドギャップ半導体材料が用いられた場合、良好な特性を有するｐ型半導体の作製が難しい場合が多く、ワイドギャップ半導体材料が酸化物、特に酸化ガリウム、の場合には、ｐ型を付与することが困難である。この理由は、ｐ型の導電性を得るためのアクセプタが、非常に深い準位にあるためである。また仮にアクセプタが活性化したとしても、有効質量が無限大と非常に大きいことから、ｐ型の実質的な導電性を期待することはできない。このことは窒化物のワイドギャップ材料にとっても同じである。例えば窒化アルミニウムなどは、良質なｐ型半導体を形成するのが難しい。このため、ｐｎ接合を利用して耐圧を高めることが困難であった。
本発明は上記に鑑みてなされたものであり、材料自体の特性上または当該材料を用いての半導体装置の製造工程上の理由でｐ型が付与されることが困難な半導体材料を用いつつ、ｐｎ接合を用いることによって耐圧を高めることができる電力用半導体装置を提供することである。
本発明の電力用半導体装置は、ｎ型半導体層と、ｐ型半導体層と、電極とを有している。ｎ型半導体層は、単結晶構造を有しており、ワイドギャップ半導体材料からなる。ｐ型半導体層は、ｎ型半導体層上に設けられており、上記ワイドギャップ半導体材料とは異なる材料からなり、微結晶構造およびアモルファス構造のいずれかを有している。電極は、ｎ型半導体層およびｐ型半導体層の少なくともいずれかの上に設けられている。
なお、上記「異なる材料からなり」との限定は、母材としての半導体材料についての限定であり、この母材の半導体としての導電性の調整のためにこの母材に添加され得る不純物元素（ドナーおよびアクセプタ）とは無関係の限定である。
本発明によれば、ｐ型半導体層の材料は、ｎ型半導体層のワイドギャップ半導体材料とは異なっている。これにより、ｐ型半導体層の材料として、ｐ型を付与しやすい材料を選択することができる。さらに、ｐ型半導体層は、微結晶構造およびアモルファス構造のいずれかを有している。これにより、ｎ型半導体層上にｐ型半導体層を、ｎ型半導体層の表面の結晶構造および形状の影響を大きく受けることなく形成することができる。よってｎ型半導体層とｐ型半導体層とのヘテロ接合の特性が安定化される。以上から、ワイドギャップ半導体からなるｎ型半導体層上に、良好なｐｎ接合を形成することができる。このｐｎ接合を用いた構造を利用することによって、電力用半導体装置の耐圧を高めることができる。
この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
本発明の実施の形態１における電力用半導体装置の構成を概略的に示す断面図である。 図１の電力用半導体装置において、ｎ型半導体層上でのｐ型半導体層の配置を概略的に示す平面図である。 本発明の実施の形態１における電力用半導体装置の製造方法を概略的に示すフロー図である。 本発明の実施の形態１における電力用半導体装置の製造方法の一工程を概略的に示す断面図である。 本発明の実施の形態１における電力用半導体装置の製造方法の一工程を概略的に示す断面図である。 本発明の実施の形態１における電力用半導体装置の製造方法の一工程を概略的に示す断面図である。 本発明の実施の形態２における電力用半導体装置の構成を概略的に示す断面図である。 図７の電力用半導体装置において、ｎ型半導体層上でのｐ型半導体層の配置を概略的に示す平面図である。 本発明の実施の形態２における電力用半導体装置の製造方法の一工程を概略的に示す断面図である。 本発明の実施の形態２における電力用半導体装置の製造方法の一工程を概略的に示す断面図である。 本発明の実施の形態３における電力用半導体装置の構成を概略的に示す断面図である。 図１１の電力用半導体装置において、ｎ型半導体層上でのｐ型半導体層の配置を概略的に示す平面図である。 本発明の実施の形態３における電力用半導体装置の製造方法の一工程を概略的に示す断面図である。 本発明の実施の形態３における電力用半導体装置の製造方法の一工程を概略的に示す断面図である。 本発明の実施の形態４における電力用半導体装置の構成を概略的に示す断面図である。 図１５の電力用半導体装置において、ｎ型半導体層上でのｐ型半導体層の配置を概略的に示す平面図である。 本発明の実施の形態４における電力用半導体装置の製造方法の一工程を概略的に示す断面図である。 本発明の実施の形態４における電力用半導体装置の製造方法の一工程を概略的に示す断面図である。
以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
＜実施の形態１＞
（構成）
図１は、本実施の形態１におけるショットキーバリアダイオード１０（電力用半導体装置）の構成を概略的に示す断面図である。ショットキーバリアダイオード１０は、ｎ型酸化ガリウム基板１（単結晶基板）と、ｎ型酸化ガリウム層１ａ（ｎ型半導体層）と、カソード電極２と、アノード電極３（電極）と、ｐ型Ｃｕ２Ｏ層４Ａ（ｐ型半導体層）と、絶縁層５とを有している。図２は、ショットキーバリアダイオード１０において、ｎ型酸化ガリウム層１ａ上でのｐ型Ｃｕ２Ｏ層４Ａの配置を概略的に示す平面図である。なおこの平面図においては、図を見やすくするために、ｐ型Ｃｕ２Ｏ層４Ａにハッチングが付されている。
ｎ型酸化ガリウム基板１は半導体単結晶基板である。ｎ型酸化ガリウム基板１は、第１の面（図中、上面）と、第２の面（図中、下面）とを有している。ｎ型酸化ガリウム基板１は、より好ましくはβ−Ｇａ２Ｏ３からなる。酸化ガリウム半導体は、結晶中の酸素欠損によりｎ型の伝導性を示す。このため、ｎ型酸化ガリウムは、必ずしもｎ型不純物（ドナー）を含まなくてもよいが、シリコン（Ｓｉ）または錫（Ｓｎ）などのｎ型不純物を含んでもよい。すなわち、ｎ型酸化ガリウム基板１は、酸素欠損のみでｎ型の伝導性を示すもの、ｎ型不純物のみでｎ型の伝導性を示すもの、あるいは酸素欠損とｎ型不純物との両方でｎ型の伝導性を示すもののいずれであってもよい。ｎ型酸化ガリウム基板１のｎ型キャリア濃度は、酸素欠損の濃度とｎ型不純物の濃度との合計であり、例えば１×１０１７ｃｍ−３〜１×１０１９ｃｍ−３程度である。
ｎ型酸化ガリウム層１ａは、ｎ型酸化ガリウム基板１の上面上に設けられたエピタキシャル層である。ｎ型半導体層１ａは単結晶構造を有している。ｎ型酸化ガリウム層１ａの材料である酸化ガリウムは、ワイドギャップ半導体材料であり、特に、金属元素を含有するワイドギャップ半導体材料である。ここで「ワイドギャップ」とは、ＳｉＣのバンドギャップ以上のバンドギャップのことを意味する。なお、ｎ型半導体層のバンドギャップは、好ましくはＳｉＣのバンドギャップよりも大きく、より好ましくはＧａＮのバンドギャップよりも大きい。ショットキーバリアダイオード１０の耐圧を高めるためには、ｎ型酸化ガリウム層1ａのｎ型キャリア濃度は、ｎ型酸化ガリウム基板１のｎ型キャリア濃度よりも低いことが好ましく、例えば１×１０１４ｃｍ−３〜１×１０１７ｃｍ−３程度である。
ｐ型Ｃｕ２Ｏ層４Ａはｎ型酸化ガリウム層１ａ上に設けられている。ｐ型Ｃｕ２Ｏ層４Ａの材料であるＣｕ２Ｏは、上記ワイドギャップ半導体材料とは異なる金属酸化物材料、特にＣｕまたはＮｉを含有する材料、として本実施の形態において用いられているものである。よってｎ型半導体層１ａおよびｐ型Ｃｕ２Ｏ層４Ａはヘテロｐｎ接合を形成している。ｐ型Ｃｕ２Ｏ層４Ａとｎ型酸化ガリウム層１ａとの間の障壁は、電子側からみて１．２ｅＶ以上である。
ｐ型Ｃｕ２Ｏ層４Ａにおいては、Ｃｕ原子の３ｄ軌道が、ホール伝導を担う価電子帯上端を形成している。Ｃｕ欠損に起因して正孔が発現することによって、ｐ型の伝導性が付与されている。また、窒素などの不純物を添加することによって、ｐ型の伝導度が制御されてもよい。ｐ型Ｃｕ２Ｏ層４Ａのキャリア濃度は、ｎ型酸化ガリウム層１ａのキャリア濃度よりも高いことが好ましく、例えば１×１０１８ｃｍ−３〜１×１０２０ｃｍ−３程度である。またｐ型Ｃｕ２Ｏ層４Ａの厚みは、例えば１０ｎｍ〜５００ｎｍ程度である。
ｐ型Ｃｕ２Ｏ層４Ａは、微結晶構造（“ｍｉｃｒｏｃｒｙｓｔａｌｌｉｎｅ ｓｔｒｕｃｔｕｒｅ”）およびアモルファス構造のいずれかを有している。ここで「微結晶構造」とは、数ｎｍ以上数μｍ以下程度のサイズの多数の結晶粒を有する構造のことである。これら結晶粒の間にアモルファス相が存在していてもよい。典型的には、結晶粒のサイズは膜厚方向において１００ｎｍ程度以下である。微結晶構造またはアモルファス構造が用いられることによって、ｎ型酸化ガリウム層１ａの任意の結晶面に対して、安定的なｐｎ接合特性を維持することができる。仮に、単結晶構造を有するｎ型半導体層であるｎ型酸化ガリウム層１ａの結晶面上におけるエピタキシャル成長によって、ｐ型半導体層として良質なｐ型単結晶層を得ようとしたとすると、格子整合への配慮が必要となる。このため、適用可能な材料および組成が限定される。よって、導電性に優れ、かつｐｎ接合の障壁高さを適切なものとすることができる材料を適用することができるとは限らない。また、ｐ型半導体層が形成されることになるｎ型単結晶層の表面の結晶方位は、求められるデバイス性能等によっては特定のものであることが求められる。よって、ｐ型単結晶層のエピタキシャル成長に適した結晶方位を用いることができるとは限らない。また、ｎ型半導体層上にトレンチ構造またはメサ構造などの凹凸形状が形成される場合、この凹凸形状に起因して、良好な単結晶を成長させることができないこともある。これに対し、ｐ型半導体層が微結晶構造またはアモルファス構造を有していれば、任意の結晶方位および形状を有するｎ型半導体層上にｐ型半導体層を、安定的なｐｎ接合特性が得られるように形成することができる。このｐｎ接合を用いて電力用半導体装置中の電界を緩和する構造を設けることによって、高耐圧構造を得ることができる。
好ましくは、ｐ型Ｃｕ２Ｏ層４Ａが微結晶構造を有する場合においてその結晶粒の結晶サイズはｐ型Ｃｕ２Ｏ層４Ａの膜厚方向（図１における縦方向）においてｐ型Ｃｕ２Ｏ層４Ａの平均膜厚よりも小さい。特にｐ型Ｃｕ２Ｏ層４Ａの成長においては、結晶核からの柱状成長が生じやすくなることから、膜厚方向における結晶サイズが過大にならないよう配慮されることが好ましい。結晶サイズが膜厚方向において平均膜厚以上であると、結晶粒がｎ型酸化ガリウム層１ａとアノード電極３との間でｐ型Ｃｕ２Ｏ層４Ａを貫通しやすくなる。すなわち、ｎ型酸化ガリウム層１ａとアノード電極３との間をつなぐ、粒界に沿った電流経路が存在しやすくなる。よって、ｎ型酸化ガリウム層１ａとアノード電極３との間で、粒界に沿った電流が流れやすくなる。その結果、逆方向バイアス時においてリーク電流が増加してしまう。逆に、結晶サイズが膜厚方向において平均膜厚未満であると、結晶粒がｎ型酸化ガリウム層１ａとアノード電極３との間でｐ型Ｃｕ２Ｏ層４Ａを貫通しにくくなる。すなわち、ｎ型酸化ガリウム層１ａとアノード電極３との間をつなぐ、粒界に沿った電流経路が存在しにくくなる。よって、ｎ型酸化ガリウム層１ａとアノード電極３との間で、粒界に沿った電流が流れにくくなる。その結果、逆方向バイアス時においてリーク電流が抑制される。これにより耐圧を高めることができる。
より好ましくは、結晶サイズはｐ型Ｃｕ２Ｏ層４Ａの膜厚方向においてｐ型Ｃｕ２Ｏ層４Ａの平均膜厚の半分よりも小さいことが望ましい。結晶サイズが膜厚方向において平均膜厚の半分以上であると、ｐ型Ｃｕ２Ｏ層４Ａ中において1対の結晶粒が膜厚方向に沿ってつながっている場合に、この1対の結晶粒がｎ型酸化ガリウム層１ａとアノード電極３との間でｐ型Ｃｕ２Ｏ層４Ａを貫通しやすくなる。すなわち、ｎ型酸化ガリウム層１ａとアノード電極３との間をつなぐ、粒界に沿った電流経路が存在しやすくなる。よって、ｎ型酸化ガリウム層１ａとアノード電極３との間で、粒界に沿った電流が流れやすくなる。その結果、逆方向バイアス時においてリーク電流が増加してしまう。逆に、結晶サイズが膜厚方向において平均膜厚の半分未満であると、ｐ型Ｃｕ２Ｏ層４Ａ中において1対の結晶粒が膜厚方向に沿ってつながっている場合においても、この１対の結晶粒がｎ型酸化ガリウム層１ａとアノード電極３との間でｐ型Ｃｕ２Ｏ層４Ａを貫通しにくくなる。すなわち、ｎ型酸化ガリウム層１ａとアノード電極３との間をつなぐ、粒界に沿った電流経路が存在しにくくなる。よって、ｎ型酸化ガリウム層１ａとアノード電極３との間で、粒界に沿った電流が流れにくくなる。その結果、逆方向バイアス時においてリーク電流が抑制される。これにより耐圧を高めることができる。
また好ましくは、ｐ型Ｃｕ２Ｏ層４Ａとｎ型半導体層１ａとの界面から距離２００ｎｍの範囲において、微結晶構造が有する結晶粒は、ｐ型Ｃｕ２Ｏ層４Ａの膜厚方向において、１００ｎｍよりも小さい結晶サイズを有している。これにより、空乏層が特に広がりやすい範囲において結晶サイズが小さくされる。
アノード電極３は、本実施の形態においては、ｎ型酸化ガリウム層１ａおよびｐ型Ｃｕ２Ｏ層４Ａの各々の上に設けられている。言い換えれば、アノード電極３は、ｎ型酸化ガリウム層１ａおよびｐ型Ｃｕ２Ｏ層４Ａの各々の上に接触している。アノード電極３はｎ型酸化ガリウム層１ａにショットキー接合されている。アノード電極３をｎ型酸化ガリウム層１ａにショットキー接合するため、アノード電極３の材料は、ｎ型酸化ガリウム層１ａの仕事関数よりも大きな仕事関数を有する金属材料である。さらに、アノード電極３の材料は、アノード電極３がｐ型Ｃｕ２Ｏ層４Ａにオーミック接合されるように選択されることが好ましい。金属材料としては、例えば、例えば、白金（Ｐｔ）、ニッケル（Ｎｉ）、金（Ａｕ）、またはパラジウム（Ｐｄ）が用いられる。
アノード電極３は積層構造を有していてもよい。例えば、ｐ型Ｃｕ２Ｏ層４Ａとのオーミック接合に適した金属材料をｐ型Ｃｕ２Ｏ層４Ａ上に堆積することによって第１の層が形成された後に、ｎ型酸化ガリウム層１ａとのショットキー接合に適した金属材料を堆積することによって、第１の層とｎ型酸化ガリウム層１ａとの各々に接触する第２の層が形成されてもよい。あるいは、ｎ型酸化ガリウム基板１とｐ型Ｃｕ２Ｏ層４Ａとに接触する第１の層が酸化されやすい金属材料によって形成され、第１の層上に酸化されにくい金属材料からなる第２の層が形成されてもよい。例えば、ｎ型酸化ガリウム基板１とｐ型Ｃｕ２Ｏ層４Ａとに接触する第１の層がＮｉで形成され、その上に第２の層がＡｕまたはＡｇで形成されてもよい。
ｐ型Ｃｕ２Ｏ層４Ａは、ｎ型酸化ガリウム層１ａ上において開口を有するガードリング領域４ｇを構成している。ガードリング領域４ｇは、ｎ型酸化ガリウム層１ａとアノード電極３とのショットキー接合部に隣接してその周囲に配置されている。この構成によって、アノード電極３に高電圧がかかった際に、アノード電極３とｎ型酸化ガリウム層１ａとのショットキー接合部の外周端からｎ型酸化ガリウム層１ａ中へ空乏層が広がる。これにより外周端近傍での電界が緩和される。よって、逆方向電圧バイアスに対する高耐圧化が実現される。
絶縁層５は、ｐ型Ｃｕ２Ｏ層４Ａが設けられたｎ型酸化ガリウム層１ａ上に配置されている。すなわち、絶縁層５は、ｐ型Ｃｕ２Ｏ層４Ａ上の部分と、ｎ型酸化ガリウム層１ａ上の部分とを有している。絶縁層５は、ガードリング領域４ｇの開口を包含する開口を有している。絶縁層５の開口端は、ガードリング領域４ｇ上に配置されている。アノード電極３の一部、具体的には端部、は絶縁層５上に配置されている。アノード電極３の端部のうちガードリング領域４ｇよりも外側に位置する部分は、絶縁層５を介してｎ型酸化ガリウム層１ａ上に配置されることによって、フィールドプレート構造を構成している。フィールドプレート構造によって、ショットキーバリアダイオード１０の逆方向耐圧が向上される。
絶縁層５の材料は、ｎ型半導体層としてのｎ型酸化ガリウム層１ａの材料であるＧａ２Ｏ３のバンドギャップよりも大きなバンドギャップを有していることが好ましい。また絶縁層５の材料は、ｎ型酸化ガリウム基板１の材料であるＧａ２Ｏ３の絶縁破壊限界よりも大きな絶縁破壊限界を有するものが好ましい。絶縁層５の材料は、例えば、二酸化ケイ素（ＳｉＯ２）、窒化シリコン（ＳｉＮ）、または酸化アルミニウム（Ａｌ２Ｏ３）である。絶縁層５の厚みは数１００ｎｍ程度であってよく、例えば２００ｎｍ〜４００ｎｍ程度である。
カソード電極２は、ｎ型酸化ガリウム基板１の下面上に全体的にまたは部分的に設けられている。カソード電極２はｎ型酸化ガリウム基板１にオーミック接合されている。これにより、カソード電極２は、電気的にみればｎ型酸化ガリウム層１ａにオーミック接続されている。カソード電極２をｎ型酸化ガリウム基板１にオーミック接合するためには、カソード電極２の材料が、ｎ型酸化ガリウム基板１の材料の仕事関数よりも小さい仕事関数を有する金属材料であることが好ましい。またカソード電極２の材料は、ｎ型酸化ガリウム基板１の下面上にカソード電極２を堆積した後の熱処理によってｎ型酸化ガリウム基板１とカソード電極２との接触抵抗が小さくなる金属材料であることが好ましい。このような金属材料として、例えばチタン（Ｔｉ）が用いられる。また、カソード電極２は積層構造を有していてもよい。積層構造において、ｎ型酸化ガリウム基板１の下面に接触する層が酸化されやすい材料からなる場合には、この層の上に酸化されにくい材料からなる層が配置されることが好ましい。例えば、積層構造は、ｎ型酸化ガリウム基板１上に接触するＴｉ層と、その上に配置された金（Ａｕ）層または銀（Ａｇ）層とを有していてもよい。
（製造方法）
図３は、ショットキーバリアダイオード１０の製造方法を概略的に示すフロー図である。図４〜図６は、ショットキーバリアダイオード１０の製造方法の一工程を概略的に示す断面図である。
図４を参照して、まずｎ型酸化ガリウム基板１が準備される。ｎ型酸化ガリウム基板１は、例えば、融液成長法で作製されたβ−Ｇａ２Ｏ３の単結晶バルクから基板状に切り出されることによって得られる。次にｎ型酸化ガリウム基板１の上面上にｎ型酸化ガリウム層１ａが形成される。このためのエピタキシャル成長は、例えば、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法またはハライド気相エピタキシー（ＨＶＰＥ：Ｈａｌｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）法によって行われる。これによりｎ型酸化ガリウムのエピタキシャル基板が得られる。
次に、ステップＳ１００（図３）にて、ｎ型酸化ガリウム基板１の下面上にカソード電極２が形成される。このための金属材料の堆積は、蒸着法またはスパッタリング法によって行われてもよい。例えば、電子ビーム蒸着（ＥＢ蒸着）を用いて１００ｎｍ厚のＴｉ層と３００ｎｍ厚のＡｇ層とを順に堆積することによって、２層構造のカソード電極２が形成される。
次に、ステップＳ１０１（図３）にて、カソード電極２の熱処理が行われる。例えば、窒素雰囲気または酸素雰囲気中、５５０℃、５分間の熱処理が行われる。その結果、ｎ型酸化ガリウム基板１とカソード電極２とがオーミック接合される。
図５を参照して、次に、ステップＳ１０２にて、ｎ型酸化ガリウム層１ａ上にｐ型Ｃｕ２Ｏ層４Ａが成膜される。この成膜は、例えば、アルゴン（Ａｒ）ガスと酸素（Ｏ２）ガスと窒素（Ｎ２）ガスとの混合ガス中でのＣｕターゲットを用いたスパッタリング法、または、ＡｒガスとＮ２との混合ガス中でのＣｕ２Ｏターゲットを用いたスパッタリング法により行われる。混合ガス中のＮ２分圧が高くされると、ｐ型Ｃｕ２Ｏ層４Ａのキャリア濃度が高くなることによってｐ型伝導性が高められる。逆に混合ガス中のＮ２分圧が低くされると、ｐ型Ｃｕ２Ｏ層４Ａのキャリア濃度が低くなることによってｐ型伝導性が小さくされる。なおスパッタ法に代わり、反応性プラズマ成膜（ＲＰＤ：Ｒｅａｃｔｉｖｅ Ｐｌａｓｍａ Ｄｅｐｏｓｉｔｉｏｎ）法またはイオンプレーティング法など、他の方法が用いられてもよい。
ｐ型Ｃｕ２Ｏ層４Ａは、前述したように、微結晶構造またはアモルファス構造を有するように形成される。上記成膜時に基板温度を制御することによって、微結晶構造の結晶サイズを制御することができる。例えば６００℃以上の基板温度を用いると、結晶サイズは０．８μｍ〜１μｍ程度となる。通常、より小さな結晶サイズを有する微結晶構造、またはアモルファス構造が望ましいことから、基板温度は、好ましくは２００℃以下、より好ましくは１００℃以下とされる。なおｐ型半導体層の材料としてＣｕ２Ｏを用いる場合はアモルファス成分が明確に観測されないが、ＮｉＯなどの他の酸化物材料を用いる場合、基板温度を低くすることによって、アモルファス構造が観測される半導体層を形成することができる。
上記成膜後、ｐ型Ｃｕ２Ｏ層４Ａはフォトリソグラフィー工程およびエッチング工程によってパターニングされ得る。エッチング工程としてウェットエッチング法が用いられる場合、エッチング液として例えばバッファードフッ酸を用いることができる。エッチング工程としてドライエッチング法が用いられる場合、例えばＡｒまたはヘキサフルオロアセチルアセトンを含むガスを用いた反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法を用いることができる。
なおｐ型半導体層としてＣｕ２Ｏ層に代わり他の金属酸化物層が用いられる場合は、上述したＣｕターゲットまたはＣｕ２Ｏターゲットに代わり、ＮｉターゲットまたはＮｉＯターゲットなど、他の金属ターゲットまたは金属酸化物ターゲットが用いられればよい。
図６を参照して、次に、ステップＳ１０３にて、ｐ型Ｃｕ２Ｏ層４Ａが部分的に設けられたｎ型酸化ガリウム基板１の上面上に、絶縁層５が成膜される。この成膜は、例えば、スパッタリング法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、または原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などによって行われる。
上記成膜後、絶縁層５はフォトリソグラフィー工程およびエッチング工程によってパターニングされ得る。エッチング工程としてウェットエッチング法が用いられる場合、エッチング液として例えばバッファードフッ酸を用いることができる。エッチング工程としてドライエッチング法が用いられる場合、例えばＣＦ４および酸素の混合ガスを用いたＲＩＥ法を用いることができる。この混合ガスを用いたＲＩＥ法においては、ｐ型Ｃｕ２Ｏ層４Ａのエッチングレートが絶縁層５のエッチングレートと比べて小さい。このため、絶縁層５の不要部分を除去しつつ、ｐ型Ｃｕ２Ｏ層４Ａのうちこの不要部分の直下に位置する部分が残るようにエッチングを停止させることが容易に行える。
再び図１を参照して、最後に、ステップＳ１０４にて、アノード電極３が形成される。例えば、ｐ型Ｃｕ２Ｏ層４Ａが設けられたｎ型酸化ガリウム層１ａ上に、蒸着法またはスパッタリング法によって金属材料が堆積される。アノード電極３は、前述したように、ｎ型酸化ガリウム層１ａにショットキー接合され、ｐ型Ｃｕ２Ｏ層４Ａにオーミック接合される。アノード電極３となる金属材料は、ｎ型酸化ガリウム層１ａの仕事関数よりも大きな仕事関数を有するものである。例えば、ＥＢ蒸着を用いて１００ｎｍ厚のＰｔ層と３００ｎｍ厚のＡｕ層とを順に堆積することによって、２層構造のアノード電極３が形成される。アノード電極３のパターニングはリフトオフ法によって行われることが好ましい。すなわち、アノード電極３となる金属材料を堆積する前にあらかじめ、フォトリソグラフィーによってレジストパターンが形成され、金属材料の堆積後にレジストパターンの剥離によってパターニングが行われることが好ましい。以上により、ショットキーバリアダイオード１０が得られる。
（変形例）
以上の説明においてはｎ型半導体層としてｎ型酸化ガリウム層１ａが用いられているが、酸化ガリウム以外のワイドギャップ半導体材料を用いることもできる。好ましくは、ワイドギャップ半導体材料として、ガリウム元素を含有する酸化物、および、アルミニウム元素を含有する材料の少なくともいずれかが用いられる。ワイドギャップ半導体材料としてＡｌ（１−ｘ）ＧａＸＮ（１＞ｘ≧０）などの窒化物を用いることもできる。この場合、Ａｌと窒素との強い結合によって、例えば６００℃以上程度の高温に加熱されることがなければ、酸化による劣化が進まない。このためｎ型半導体層が、酸化物からなるｐ型半導体層と良好なｐｎ接合を形成することができる。
また、ｐ型半導体層としてｐ型Ｃｕ２Ｏ層４Ａが用いられているが、Ｃｕ２Ｏ以外の金属酸化物半導体が用いられてもよく、例えばＮｉＯが用いられてもよい。またｐ型半導体層には不純物が添加されていてもよい。特にｎ型半導体層が酸化物または窒化物からなる場合、ｐ型半導体層が酸化物半導体からなることによって、良質で安定なｐｎ接合を形成することができる。ただしｐ型半導体層の材料は、ｎ型半導体層とアノード電極とで形成されるショットキー接合の障壁高さよりも高い障壁高さを有するｐｎ接合が形成されるように選択されることが望ましい。具体的には、電子側から見て１．２ｅＶ以上の障壁高さを有するｐｎ接合が形成されることが望ましい。
また、ｎ型半導体層が形成される基板としてｎ型酸化ガリウム基板１が用いられているが、酸化ガリウム以外の材料を用いることもできる。また、基板の材料は、その上に形成されるｎ型半導体層と必ずしも同じ材料である必要はない。例えば、ｎ型半導体層としてのｎ型酸化ガリウム層１ａが単結晶基板としてのサファイア基板上に形成されてもよく、この場合、ｎ型半導体層と単結晶基板とはヘテロ接合をなす。なおサファイア基板が用いられる場合のように基板材料が絶縁体である場合は、カソード電極は、基板を介してではなく直接にｎ型半導体層に接続されればよい。
（実施例）
本実施の形態が適用されたものである実施例のショットキーバリアダイオードの耐圧を測定したところ、１．２ｋＶ以上であった。一方、ｐ型Ｃｕ２Ｏ層４Ａ、すなわちガードリング領域４ｇ、を有しない比較例のショットキーバリアダイオードの耐圧を測定したところ、１．０ｋＶ程度であった。よって、ｐ型半導体層としてのｐ型Ｃｕ２Ｏ層４Ａを用いてガードリング領域４ｇを設けることによって、ショットキーバリアダイオードの耐圧を高めることができることがわかった。
（効果のまとめ）
本実施の形態またはその変形例によれば、ｐ型半導体層の材料は、ｎ型半導体層のワイドギャップ半導体材料とは異なっている。特に本実施の形態においては、ｎ型半導体層としてｎ型酸化ガリウム層１ａが設けられ、ｐ型半導体層としてｐ型Ｃｕ２Ｏ層４Ａが設けられている。これにより、ｐ型半導体層の材料として、ｎ型半導体層の材料よりもｐ型を付与しやすい材料が選択されている。さらに、ｐ型半導体層は、微結晶構造およびアモルファス構造のいずれかを有している。これにより、ｎ型半導体層上にｐ型半導体層を、ｎ型半導体層の表面の結晶構造および形状の影響を大きく受けることなく形成することができる。よってｎ型半導体層とｐ型半導体層とのヘテロ接合の特性が安定化される。以上から、ワイドギャップ半導体からなるｎ型半導体層上に、良好なｐｎ接合を形成することができる。このｐｎ接合を用いた構造を利用することによって、電力用半導体装置の耐圧を高めることができる。
ワイドギャップ半導体材料としての、ガリウム元素を含有する酸化物（ガリウム系酸化物）材料は、典型的には、Ａｌ２（１−ｘ）Ｇａ２ｘＯ３（１≧ｘ＞０）である。またワイドギャップ半導体材料としての、アルミニウム元素を含有する材料は、典型的には、Ａｌ（１−ｘ）ＧａＸＮ（１＞ｘ≧０）およびＡｌ２（１−ｘ）Ｇａ２ｘＯ３（１＞ｘ＞０）である。一般にこのような材料には、ｐ型を付与することが非常に困難である。本実施の形態によれば、このような半導体材料からなるｎ型半導体層を用いた場合であっても、良好なｐｎ接合を形成することができる。なおここで、「ガリウム元素を含有する」とは、半導体材料の母材自体がガリウム元素を含有することを意味し、言い換えれば、ガリウム元素を主成分の一部として含有することを意味する。同様に、「アルミニウム元素を含有する」とは、半導体材料の母材自体がアルミニウム元素を含有することを意味し、言い換えれば、アルミニウム元素を主成分の一部として含有することを意味する。
また本実施の形態のようにｐ型半導体層の材料としてＣｕ２Ｏ、すなわち酸化物、が用いられる場合、ｎ型半導体層のワイドギャップ半導体材料は酸化物であることが好ましい。これにより、酸化物間で良好なヘテロ接合を形成することができる。この理由は、ｎ型半導体層上にｐ型半導体層としての酸化物層が形成される場合に、ｎ型半導体層も酸化物であれば、ｐ型半導体層からｎ型半導体層中への酸化の発生によってｎ型半導体層の半導体特性が劣化することが避けられるためである。
好ましくは、微結晶構造が有する結晶粒は、ｐ型半導体層の膜厚方向において、ｐ型半導体層の平均膜厚よりも小さい結晶サイズを有している。これにより、単独の結晶粒がｐ型半導体層を貫通することが避けられる。よって、粒界を経路とする、望ましくないリーク電流が抑制される。これにより、例えば、ショットキーバリアダイオード１０に対して逆方向バイアスが印加された際のリーク電流を低減することができる。
好ましくは、微結晶構造が有する結晶粒は、ｐ型半導体層の膜厚方向において、ｐ型半導体層の平均膜厚の半分よりも小さい結晶サイズを有している。これにより、厚み方向に積み重なった２つの結晶粒がｐ型半導体層を貫通することが避けられる。よって、粒界を経路とする、望ましくないリーク電流が抑制される。これにより、例えば、ショットキーバリアダイオード１０に対して逆方向バイアスが印加された際のリーク電流を低減することができる。
好ましくは、ｐ型半導体層とｎ型半導体層との界面から距離２００ｎｍの範囲において、ｐ型半導体層の微結晶構造が有する結晶粒は、ｐ型半導体層の膜厚方向において、１００ｎｍよりも小さい結晶サイズを有している。ｐｎ接合の界面近傍、特に距離２００ｎｍ程度の範囲、は、電界が印加されやすい範囲である。よってこの範囲中で、結晶粒がｐ型半導体層の膜厚方向において、２００ｎｍの半分である１００ｎｍよりも小さい結晶サイズを有することが好ましい。これにより、厚み方向に積み重なった２つの結晶粒が当該範囲を貫通することが避けられる。よって、粒界を経路とする、望ましくないリーク電流が抑制される。これにより、例えば、ショットキーバリアダイオード１０に対して逆方向バイアスが印加された際のリーク電流を低減することができる。より好ましくは、ｐ型半導体層とｎ型半導体層との界面から距離１００ｎｍの範囲において、微結晶構造が有する結晶粒は、ｐ型半導体層の膜厚方向において、５０ｎｍよりも小さい結晶サイズを有している。ｐｎ接合の界面近傍、特に距離１００ｎｍ程度の範囲、は、電界が特に印加されやすい範囲である。よってこの範囲中で、結晶粒がｐ型半導体層の膜厚方向において、１００ｎｍの半分である５０ｎｍよりも小さい結晶サイズを有することが好ましい。これにより、厚み方向に積み重なった２つの結晶粒が当該範囲を貫通することが避けられる。よって、粒界を経路とする、望ましくないリーク電流が抑制される。これにより、例えば、ショットキーバリアダイオード１０に対して逆方向バイアスが印加された際のリーク電流を低減することができる。
好ましくは、ｐ型半導体層は、ＣｕまたはＮｉを含有しており、例えばＣｕ２ＯまたはＮｉＯである。これにより、電気的特性に優れたｐｎ接合を形成することができる。
好ましくは、ｐ型半導体とｎ型半導体層との間の障壁は、電子側からみて１．２ｅＶ以上である。このことについて、以下に説明する。
Ｐｔは一般的に最も大きな仕事関数を有している。よって電極材料としてＰｔを用いることによって、ショットキー電極の電子障壁高さを高くすることができる。特にＰｔ／Ｇａ２Ｏ３の電子障壁高さは１．１５ｅＶ程度である。一方、ワイドギャップ半導体を用いた電力用半導体装置は、室温から２００℃程度の高温までの温度範囲で動作されることが期待されている。言い換えれば、絶対温度３００Ｋ〜５００Ｋ程度の温度範囲での動作が期待されている。この温度範囲は、０．０２５〜０．０４３ｅＶ程度のエネルギーに対応する。よって、ｐ型半導体とｎ型半導体層との間の電子障壁が、１．１５＋０．０４３＝１．１９ｅＶよりも大きければ（すなわち１．２ｅＶ以上であれば）、電極によるショットキー障壁を利用した場合よりも効果的にリーク電流を抑制することができる。
＜実施の形態２＞
（構成）
図７は、本実施の形態２におけるショットキーバリアダイオード２０（電力用半導体装置）の構成を概略的に示す断面図である。図８は、ショットキーバリアダイオード２０において、ｎ型酸化ガリウム層１ａ上でのｐ型Ｃｕ２Ｏ層４Ｂ（ｐ型半導体層）の配置を概略的に示す平面図である。なおこの平面図においては、図を見やすくするために、ｐ型Ｃｕ２Ｏ層４Ｂにハッチングが付されている。ショットキーバリアダイオード２０は、実施の形態１におけるｐ型Ｃｕ２Ｏ層４Ａ（図１および図２）に代わり、ｐ型Ｃｕ２Ｏ層４Ｂを有している。ｐ型Ｃｕ２Ｏ層４Ｂは、実施の形態１で説明したガードリング領域４ｇ（図１および図２）に加えて、ＭＰＳ（Ｍｅｒｇｅｄ ｐｎ Ｓｃｈｏｔｔｋｙ）領域４ｍを有している。ＭＰＳ領域４ｍはガードリング領域４ｇの内側にガードリング領域４ｇから離れて配置されている。ＭＰＳ領域４ｍとガードリング領域とは同心円状に配置されていてよい。図中では１つのＭＰＳ領域４ｍが示されているが、複数のＭＰＳ領域が設けられてもよい。各ＭＰＳ領域の幅、ＭＰＳ領域間の幅、ＭＰＳ領域が配置されるピッチは、所望の耐圧および抵抗損失に応じて適宜決められてよい。なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
本実施の形態によれば、ｐ型Ｃｕ２Ｏ層４ＢはＭＰＳ領域４ｍを含む。これにより、ショットキーバリアダイオード２０はＭＰＳダイオードとしての構造を有している。この構造は、ＭＰＳ領域４ｍおよびｎ型酸化ガリウム層１ａによるｐｎダイオード構造と、アノード電極３およびｎ型酸化ガリウム層１ａによるショットキーダイオード構造とを有している。順方向バイアス電圧が高められていくと、ショットキーダイオード構造の電流が先に立ち上がる。このため抵抗損失が抑制される。また両方の構造を利用することによって大電流を流すことも可能である。逆方向バイアス電圧が印加されると、ｐ型Ｃｕ２Ｏ層４Ｂとｎ型酸化ガリウム層１ａとの界面から広がる空乏層が、アノード電極３とｎ型酸化ガリウム層１ａとのショットキー接合部の下方まで広がることによって、アノード電極３とｎ型酸化ガリウム層１ａとの界面にかかる電界が緩和される。これにより、リーク電流を低減し耐圧をさらに向上させることができる。
（製造方法）
図９および図１０の各々は、ショットキーバリアダイオード２０の製造方法の一工程を概略的に示す断面図である。本実施の形態２のショットキーバリアダイオード２０も、実施の形態１の図３とほぼ同様のフローによって製造することができる。
図９を参照して、実施の形態１の製造方法と異なる点は、ステップ１０２（図３）において形成されるｐ型Ｃｕ２Ｏ層４Ｂが、ガードリング領域４ｇだけでなくＭＰＳ領域４ｍを有することである。ガードリング領域４ｇおよびＭＰＳ領域４ｍは同時に形成されてもよく、その場合、実施の形態１との差異はパターンの形状のみである。あるいはガードリング領域４ｇおよびＭＰＳ領域４ｍは個別に形成されてもよい。すなわち、ガードリング領域４ｇおよびＭＰＳ領域４ｍの一方が成膜およびパターニングによって形成された後に他方が再度の成膜およびパターニングによって形成されてもよい。この場合、ガードリング領域４ｇの成膜条件と、ＭＰＳ領域４ｍの成膜条件とを相違させることができる。これにより、ガードリング領域４ｇおよびＭＰＳ領域４ｍの各々の物性を個別に最適化することができる。
図１０を参照して、次に、実施の形態１の図６の工程とほぼ同様の方法によって、絶縁層５が形成される。その後の工程は実施の形態１と同様である。
＜実施の形態３＞
（構成）
図１１は、本実施の形態３におけるショットキーバリアダイオード３０（電力用半導体装置）の構成を概略的に示す断面図である。図１２は、ショットキーバリアダイオード３０において、ｎ型酸化ガリウム層１ａ上でのｐ型Ｃｕ２Ｏ層４Ｃ（ｐ型半導体層）の配置を概略的に示す平面図である。なおこの平面図においては、図を見やすくするために、ｐ型Ｃｕ２Ｏ層４Ｃにハッチングが付されている。ショットキーバリアダイオード３０は、実施の形態１におけるｐ型Ｃｕ２Ｏ層４Ａ（図１および図２）に代わり、ｐ型Ｃｕ２Ｏ層４Ｃを有している。
ショットキーバリアダイオード３０において、アノード電極３のうち絶縁層５上に位置する端部は、絶縁層５を介してｎ型酸化ガリウム層１ａ上に配置されることによって、フィールドプレート構造を構成している。フィールドプレート構造によってショットキーバリアダイオード１０の逆方向耐圧が向上される。
ｐ型Ｃｕ２Ｏ層４ＣはＦＬＲ領域４ｆを有している。ＦＬＲ領域４ｆはフィールドプレート構造の外周に配置されている。ＦＬＲ領域４ｆは、アノード電極３から離れており、フローティング状態とされている。ＦＬＲ領域４ｆによる電界緩和によって、ショットキーバリアダイオード３０の高耐圧化を実現することができる。
なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
（製造方法）
図１３および図１４の各々は、ショットキーバリアダイオード３０の製造方法の一工程を概略的に示す断面図である。本実施の形態３のショットキーバリアダイオード３０も、実施の形態１の図３とほぼ同様のフローによって製造することができる。
図１３を参照して、実施の形態１の製造方法と異なる点は、ステップ１０２（図３）において形成されるｐ型Ｃｕ２Ｏ層４Ｃが、ガードリング領域４ｇに代わりＦＬＲ領域４ｆを有することである。図１４を参照して、次に、絶縁層５がＦＬＲ領域４ｆを覆うように形成される。その後の工程は実施の形態１と同様である。
（変形例）
ショットキーバリアダイオード３０へ、実施の形態１のショットキーバリアダイオード１０（図１）が有するガードリング領域４ｇが付加されてもよい。あるいは、ショットキーバリアダイオード３０へ、実施の形態２のショットキーバリアダイオード２０（図７）が有するガードリング領域４ｇおよびＭＰＳ領域４ｍが付加されてもよい。
＜実施の形態４＞
（構成）
図１５は、本実施の形態４におけるｐｎダイオード４０（電力用半導体装置）の構成を概略的に示す断面図である。図１６は、ｐｎダイオード４０において、ｎ型酸化ガリウム層１ａ上でのｐ型Ｃｕ２Ｏ層４Ｄ（ｐ型半導体層）の配置を概略的に示す平面図である。なおこの平面図においては、図を見やすくするために、ｐ型Ｃｕ２Ｏ層４Ｄにハッチングが付されている。ｐｎダイオード４０は、ｐ型Ｃｕ２Ｏ層４Ｃ（図１１および図１２）に代わりｐ型Ｃｕ２Ｏ層４Ｄを有している。ｐ型Ｃｕ２Ｏ層４Ｄは、実施の形態３で説明したＦＬＲ領域４ｆ（図１１および図１２）に加えて、アノード領域４ｊを有している。
本実施の形態においては、アノード電極３はｐ型Ｃｕ２Ｏ層４Ｄのアノード領域４ｊにオーミック接続されている。またアノード電極３は、ｎ型酸化ガリウム層１ａとのショットキー接合を有していない。すなわちｐｎダイオード４０は、ｐｎダイオード構造を有する一方で、ショットキーバリアダイオード構造を有しない。ダイオード構造としてｐｎダイオード構造のみを用いることによって、順方向バイアス時に、単位面積当たり、より大きな電流を流すことができる。また逆方向バイアス時にリーク電流を抑えることができる。よってダイオードの耐圧を高めることができる。
ｐｎダイオード４０の電流はアノード領域４ｊを通過する必要がある。このため、アノード領域４ｊの膜厚および導電率は、ｐｎダイオード４０の抵抗損失特性およびリーク電流特性に大きく関わってくる。この観点で、好ましくは、アノード領域４ｊのキャリア濃度は１８乗台以上であり、厚みは１０ｎｍ以上５００ｎｍ以下である。膜厚が小さ過ぎるかまたはキャリア濃度が低過ぎると、アノード領域４ｊが完全空乏化するため、リーク電流を抑制することができない。膜厚が大き過ぎると、抵抗損失が過度に大きくなる。アノード領域４ｊは、微結晶構造またはアモルファス構造を有する領域であることから、単結晶構造の場合に比して、低いキャリア移動度を有している。このため、アノード領域４ｊの膜厚の増加にともなって、ｐｎダイオード４０の抵抗損失が増大しやすい。キャリア移動度の低さを補うために、アノード領域４ｊは１８乗台以上のキャリア濃度を有することが好ましい。微結晶構造またはアモルファス構造を有するＣｕ２Ｏ層（またはＮｉＯ層）が用いられる場合、１９乗台以上のキャリア濃度を容易に得ることができる。よって抵抗損失を容易に抑えることができる。
一方で、アノード領域４ｊの外周に配置されたＦＬＲ領域４ｆは、電気的にフローティング状態にあり、ｐｎダイオード４０の電流経路ではない。よってＦＬＲ領域４ｆはｐｎダイオード４０の抵抗損失に直接は関わらない。このため、ＦＬＲ領域４ｆのキャリア濃度をアノード領域４ｊのキャリア濃度とは異なるものとすることによって、電界緩和が最適に行われるようにしてもよい。また複数のＦＬＲ領域４ｆ間でキャリア濃度が異なっていてもよい。例えば、より外側に配置されたＦＬＲ領域４ｆほど低いキャリア濃度を有してもよい。
なお、上記以外の構成については、上述した実施の形態３の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
（製造方法）
図１７および図１８の各々は、ｐｎダイオード４０の製造方法の一工程を概略的に示す断面図である。本実施の形態４のｐｎダイオード４０も、実施の形態１の図３とほぼ同様のフローによって製造することができる。
図１７を参照して、実施の形態３の製造方法と異なる点は、ステップ１０２（図３）において形成されるｐ型Ｃｕ２Ｏ層４Ｄが、ＦＬＲ領域４ｆに加えてアノード領域４ｊを有することである。図１８を参照して、次に、絶縁層５が、ＦＬＲ領域４ｆの全体と、アノード領域４ｊの外周部とを覆うように形成される。その後の工程は実施の形態１とほぼ同様である。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
１ ｎ型酸化ガリウム基板、１ａ ｎ型酸化ガリウム層（ｎ型半導体層）、２ カソード電極、３ アノード電極（電極）、４Ａ〜４Ｄ ｐ型Ｃｕ２Ｏ層（ｐ型半導体層）、４ｆ ＦＬＲ領域、４ｇ ガードリング領域、４ｊ アノード領域、４ｍ ＭＰＳ領域、５ 絶縁層、１０，２０，３０ ショットキーバリアダイオード（電力用半導体装置）、４０ ｐｎダイオード（電力用半導体装置）。

Claims (8)

  1. 単結晶構造を有し、ワイドギャップ半導体材料からなるｎ型半導体層（１ａ）と、
    前記ｎ型半導体層（１ａ）上に設けられ、前記ワイドギャップ半導体材料とは異なる材料からなり、微結晶構造およびアモルファス構造のいずれかを有するｐ型半導体層（４Ａ〜４Ｄ）と、
    前記ｎ型半導体層（１ａ）および前記ｐ型半導体層（４Ａ〜４Ｄ）の少なくともいずれかの上に設けられた電極（３）と、
    を備える、電力用半導体装置（１０，２０，３０，４０）。
  2. 前記ワイドギャップ半導体材料は、ガリウム元素を含有する酸化物、および、アルミニウム元素を含有する材料の少なくともいずれかである、請求項１に記載の電力用半導体装置（１０，２０，３０，４０）。
  3. 前記ｎ型半導体層（１ａ）の前記ワイドギャップ半導体材料は酸化物および窒化物のいずれかであり、前記ｐ型半導体層（４Ａ〜４Ｄ）の前記材料は酸化物である、請求項１に記載の電力用半導体装置（１０，２０，３０，４０）。
  4. 前記ｐ型半導体層（４Ａ〜４Ｄ）は前記微結晶構造を有し、
    前記微結晶構造が有する結晶粒は、前記ｐ型半導体層（４Ａ〜４Ｄ）の膜厚方向において、前記ｐ型半導体層（４Ａ〜４Ｄ）の平均膜厚よりも小さい結晶サイズを有している、請求項１から３のいずれか１項に記載の電力用半導体装置（１０，２０，３０，４０）。
  5. 前記ｐ型半導体層（４Ａ〜４Ｄ）は前記微結晶構造を有し、
    前記微結晶構造が有する結晶粒は、前記ｐ型半導体層（４Ａ〜４Ｄ）の膜厚方向において、前記ｐ型半導体層（４Ａ〜４Ｄ）の平均膜厚の半分よりも小さい結晶サイズを有している、請求項１から３のいずれか１項に記載の電力用半導体装置（１０，２０，３０，４０）。
  6. 前記ｐ型半導体層（４Ａ〜４Ｄ）は前記微結晶構造を有し、
    前記ｐ型半導体層（４Ａ〜４Ｄ）と前記ｎ型半導体層（１ａ）との界面から距離２００ｎｍの範囲において、前記微結晶構造が有する結晶粒は、前記ｐ型半導体層（４Ａ〜４Ｄ）の膜厚方向において、１００ｎｍよりも小さい結晶サイズを有している、請求項１から３のいずれか１項に記載の電力用半導体装置（１０，２０，３０，４０）。
  7. 前記ｐ型半導体層（４Ａ〜４Ｄ）はＣｕおよびＮｉのいずれかを含有している、請求項１から６のいずれか１項に記載の電力用半導体装置（１０，２０，３０，４０）。
  8. 前記ｐ型半導体と前記ｎ型半導体層（１ａ）との間の障壁は、電子側からみて１．２ｅＶ以上である、請求項１から７のいずれか１項に記載の電力用半導体装置（１０，２０，３０，４０）。
JP2019500059A 2017-02-14 2017-02-14 電力用半導体装置 Active JP6667712B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/005286 WO2018150451A1 (ja) 2017-02-14 2017-02-14 電力用半導体装置

Publications (2)

Publication Number Publication Date
JPWO2018150451A1 true JPWO2018150451A1 (ja) 2019-07-11
JP6667712B2 JP6667712B2 (ja) 2020-03-18

Family

ID=63169734

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019500059A Active JP6667712B2 (ja) 2017-02-14 2017-02-14 電力用半導体装置

Country Status (5)

Country Link
US (1) US11222985B2 (ja)
JP (1) JP6667712B2 (ja)
CN (1) CN110249432A (ja)
DE (1) DE112017007060T5 (ja)
WO (1) WO2018150451A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7037142B2 (ja) * 2017-08-10 2022-03-16 株式会社タムラ製作所 ダイオード
DE112018007055B4 (de) * 2018-02-09 2024-02-01 Mitsubishi Electric Corporation Leistungshalbleitereinheit
JP6966740B2 (ja) * 2018-10-23 2021-11-17 Tdk株式会社 ショットキーバリアダイオード
JP6966739B2 (ja) * 2018-10-23 2021-11-17 Tdk株式会社 ショットキーバリアダイオード
DE112019007009B4 (de) * 2019-03-13 2023-04-27 Mitsubishi Electric Corporation Halbleitereinheit
JP2020155530A (ja) * 2019-03-19 2020-09-24 トヨタ自動車株式会社 半導体装置の製造方法
JP7385857B2 (ja) * 2019-04-03 2023-11-24 株式会社タムラ製作所 ショットキーダイオード
JP2020188636A (ja) * 2019-05-16 2020-11-19 株式会社日立製作所 電力変換装置及び電力変換方法
JP2021082711A (ja) * 2019-11-19 2021-05-27 株式会社デンソー 半導体装置の製造方法
JP7469201B2 (ja) 2020-09-18 2024-04-16 株式会社デンソー 半導体装置とその製造方法
TW202224327A (zh) * 2020-09-30 2022-06-16 日商Ｆｌｏｓｆｉａ股份有限公司 電力轉換電路及控制系統
CN113964211A (zh) * 2021-09-13 2022-01-21 西安电子科技大学 一种凹槽p型调制氧化镓功率二极管及其制备方法
WO2023113547A1 (ko) * 2021-12-16 2023-06-22 파워큐브세미 (주) 산화니켈-산화갈륨 pn 이종접합 형성 방법 및 그 방법으로 제조된 쇼트키 다이오드
CN115394758B (zh) * 2022-07-19 2024-03-19 北京无线电测量研究所 一种氧化镓肖特基二极管及其制备方法
WO2024029001A1 (ja) * 2022-08-03 2024-02-08 三菱電機株式会社 半導体装置、および、半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012216780A (ja) * 2011-03-31 2012-11-08 Ricoh Co Ltd ｐ型酸化物、ｐ型酸化物製造用組成物、ｐ型酸化物の製造方法、半導体素子、表示素子、画像表示装置、及びシステム
WO2016075927A1 (ja) * 2014-11-11 2016-05-19 出光興産株式会社 新規な積層体
JP2016111253A (ja) * 2014-12-09 2016-06-20 豊田合成株式会社 半導体装置およびその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA973978A (en) * 1972-03-10 1975-09-02 Rca Corporation Schottky barrier semiconductor device
JPH0513802A (ja) * 1991-06-28 1993-01-22 Canon Inc 光電変換装置
JPH0697499A (ja) * 1992-09-14 1994-04-08 Nippon Steel Corp 発光素子
JP4942255B2 (ja) * 2001-05-08 2012-05-30 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
US7700068B2 (en) * 2006-07-19 2010-04-20 Gm Global Technology Operations, Inc. Method of making NiO and Ni nanostructures
CN101257050A (zh) * 2007-07-06 2008-09-03 韦文生 纳米硅异质结双向隧穿二极管
TWI491087B (zh) * 2009-08-26 2015-07-01 Univ Nat Taiwan 用於有機光電元件之過渡金屬氧化物的懸浮液或溶液、其製作方法與應用
WO2011055620A1 (en) * 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2013191824A (ja) * 2012-02-15 2013-09-26 Sharp Corp 酸化物半導体及びこれを含む半導体接合素子
WO2014049802A1 (ja) * 2012-09-28 2014-04-03 株式会社日立製作所 ショットキーバリアダイオードおよびその製造方法
JP6349592B2 (ja) 2014-07-22 2018-07-04 株式会社Flosfia 半導体装置
JP2016092168A (ja) 2014-11-04 2016-05-23 三菱電機株式会社 炭化珪素半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012216780A (ja) * 2011-03-31 2012-11-08 Ricoh Co Ltd ｐ型酸化物、ｐ型酸化物製造用組成物、ｐ型酸化物の製造方法、半導体素子、表示素子、画像表示装置、及びシステム
WO2016075927A1 (ja) * 2014-11-11 2016-05-19 出光興産株式会社 新規な積層体
JP2016111253A (ja) * 2014-12-09 2016-06-20 豊田合成株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US11222985B2 (en) 2022-01-11
WO2018150451A1 (ja) 2018-08-23
DE112017007060T5 (de) 2019-10-24
JP6667712B2 (ja) 2020-03-18
US20200295203A1 (en) 2020-09-17
CN110249432A (zh) 2019-09-17

Similar Documents

Publication Publication Date Title
JP6667712B2 (ja) 電力用半導体装置
JP6685476B2 (ja) 酸化物半導体装置、および、酸化物半導体装置の製造方法
CN111033758B (zh) 二极管
JP6580267B2 (ja) 半導体装置および半導体装置の製造方法
CN104704608B (zh) 氮化物半导体结构物
JP4929882B2 (ja) 半導体装置
CN107978642B (zh) 一种GaN基异质结二极管及其制备方法
JP6980116B2 (ja) 酸化物半導体装置及びその製造方法
US9236434B2 (en) Semiconductor device and manufacturing method thereof
TWI641133B (zh) 半導體單元
KR20140133360A (ko) 노멀리 오프 타입 트랜지스터 및 그 제조방법
JP4327114B2 (ja) 窒化物半導体装置
JP2014110311A (ja) 半導体装置
US11728393B2 (en) Semiconductor device
JP5113375B2 (ja) 窒化物半導体装置
JP4925596B2 (ja) 窒化物半導体装置
US10181515B2 (en) Semiconductor device
WO2024029001A1 (ja) 半導体装置、および、半導体装置の製造方法
US20220223696A1 (en) Method for manufacturing power semiconductor device
JP2012094889A (ja) 半導体装置
CN116344625A (zh) 氧化镓整流器和制作工艺、氧化镓整流器结构和制作工艺
CN113555443A (zh) 一种pin肖特基二极管的氧化镓mosfet及制备方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190329

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190329

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20190329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200225

R150 Certificate of patent or registration of utility model

Ref document number: 6667712

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250