WO2014049802A1 - ショットキーバリアダイオードおよびその製造方法 - Google Patents

ショットキーバリアダイオードおよびその製造方法 Download PDF

Info

Publication number
WO2014049802A1
WO2014049802A1 PCT/JP2012/075000 JP2012075000W WO2014049802A1 WO 2014049802 A1 WO2014049802 A1 WO 2014049802A1 JP 2012075000 W JP2012075000 W JP 2012075000W WO 2014049802 A1 WO2014049802 A1 WO 2014049802A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
type
barrier diode
sbd
schottky barrier
Prior art date
Application number
PCT/JP2012/075000
Other languages
English (en)
French (fr)
Inventor
望月　和浩
昭久 寺野
内山　博幸
Original Assignee
株式会社日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社日立製作所 filed Critical 株式会社日立製作所
Priority to PCT/JP2012/075000 priority Critical patent/WO2014049802A1/ja
Priority to JP2014537971A priority patent/JP5799175B2/ja
Publication of WO2014049802A1 publication Critical patent/WO2014049802A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Definitions

  • the present invention relates to a technique effective when applied to a Schottky barrier diode (SBD).
  • SBD Schottky barrier diode
  • Gallium nitride is promising as a material for use in power devices because it has a larger band gap and a dielectric breakdown electric field that is about one digit larger than silicon (Si).
  • the SBD of a unipolar rectifying element that operates only by majority carriers is effective as a technique for reducing the loss of the power module because the reverse current (recovery current) does not flow during the switching operation because of the device configuration.
  • the SBD obtains a rectifying action by using a Schottky barrier generated by a difference between a metal work function and a semiconductor electron affinity.
  • a Schottky barrier generated by a difference between a metal work function and a semiconductor electron affinity.
  • the built-in potential that the p-type Cu 2 O layer disclosed in Non-Patent Document 1 forms at the interface with the n-type GaN layer is as low as 1.5 V to 2.0 V, and the SBD shown in FIG. At this time, electrons are injected from the n-type GaN drift layer 22 into the p-type Cu 2 O guard ring 23, and there is a problem that the reliability of the SBD is impaired.
  • NiO nickel oxide
  • a p-type NiO layer and an n-type GaN layer were investigated.
  • the reverse leakage current density caused by the electron trap level (hereinafter referred to as trap) formed at the interface with the n-type GaN layer formed on the n-type GaN substrate (electron density 2 ⁇ 10 16 cm ⁇ 3 and a layer thickness of 5 ⁇ m), when a Ni Schottky electrode was formed, it reached 10 mA / cm 2 at 600 V reverse bias. Practically, it is necessary to suppress the leakage current density at 600 V reverse bias to 1 mA / cm 2 or less.
  • An object of the present invention is to suppress reverse leakage current of SBD using GaN.
  • An SBD according to an invention of the present application is an SBD including a Schottky electrode on the surface of an n-type GaN layer, and a guard ring formed so as to partially overlap the periphery of the Schottky electrode. And a gallium oxide (Ga 2 O 3 ) layer interposed between the p-type NiO layer and the surface of the n-type GaN layer.
  • a gallium oxide (Ga 2 O 3 ) layer interposed between the p-type NiO layer and the surface of the n-type GaN layer.
  • the reverse leakage current of the SBD can be suppressed.
  • FIG. 6 is a cross-sectional view showing a manufacturing process of the SBD of Example 1.
  • FIG. 6 is sectional drawing of SBD explaining the manufacturing process following FIG.
  • FIG. 6 is a cross-sectional view showing a manufacturing process of the SBD of Example 2.
  • FIG. 16 is a cross-sectional view of the SBD, explaining a manufacturing process subsequent to FIG. 15.
  • FIG. 1 shows a plan view of the SBD of Example 1
  • FIG. 2 shows a cross-sectional view taken along line A-A ′ of FIG.
  • An insulating layer 5 and a Schottky electrode 6 exist on the SBD surface (FIG. 1).
  • the SBD according to this embodiment is made of hexagonal GaN doped with an n-type impurity (for example, Si (silicon)) at a high concentration, and has an (0001) Ga plane on the front surface and an (+) having a (0001) N plane on the back surface. And a n-type drift layer 2 formed on the n + type GaN substrate 1.
  • an n-type impurity for example, Si (silicon)
  • the drift layer 2 is GaN into which an n-type impurity (for example, Si (silicon)) is introduced at a concentration lower than that of the n + -type GaN substrate 1.
  • an n-type impurity for example, Si (silicon)
  • Si silicon
  • typically Si has a concentration of 2 ⁇ .
  • the thickness of 10 16 cm ⁇ 3 and the n-type GaN layer 2 is 5 ⁇ m.
  • the Ga 2 O 3 layer 3, the p-type NiO layer 4, and the insulating layer 5 are sequentially disposed, and a Schottky electrode 6 (for example, Ni) is disposed thereon.
  • the drift layer 2 and the Schottky electrode 6 are in contact with the central region of the drift layer 2 surface.
  • an ohmic electrode 7 (for example, a Ti / Al laminated layer) is formed on the back surface of the n + type GaN substrate 1 (FIG. 2).
  • the reverse leakage current density in the 600 V specification SBD was 1 mA / cm 2 or less.
  • n-type GaN drift layer 2 Si concentration 2 ⁇ 10 16 cm ⁇ 3 , thickness 5 ⁇ m
  • SiO 2 layer 8 thickness 0.5 ⁇ m
  • a Ti / Al laminated layer was deposited on the back surface of the n + type GaN substrate 1 and annealed at 600 ° C. to form an ohmic electrode 7 (FIG. 5).
  • Ga 2 having a layer thickness of 1 nm to 5 nm is supplied by irradiation with ultraviolet rays (for example, 6.7 eV) and by supplying ozone and heating at 200 ° C.
  • An O 3 layer 3 is formed (FIG. 6).
  • the insulating layer 8 was removed with hydrofluoric acid, but the Ga 2 O 3 layer 3 was not etched at all. Then, after depositing a Ni layer on the Ga 2 O 3 layer 3 using a lift-off method, annealing is performed at 400 ° C. in an oxygen atmosphere to form a NiO layer 4 (FIG. 7).
  • Ni is formed as a Schottky electrode 6 by a lift-off method (FIG. 2).
  • the Ga 2 O 3 layer 3 which is an oxide layer of GaN which is a crystal is interposed, and trap generation at the drift layer / guard ring interface can be suppressed, so that an SBD with a small reverse leakage current can be realized. effective.
  • FIG. 1 shows a plan view of the SBD of this embodiment
  • FIG. 3 shows a cross-sectional view taken along the line A-A ′ of FIG.
  • An insulating layer 5 and a Schottky electrode 6 exist on the SBD surface (FIG. 1).
  • the SBD according to the present example has a GaN substrate 1 and a drift layer 2 similar to those in the first example.
  • a Ga 2 O 3 layer 3 is formed on the entire surface of the drift layer 2, and a p-type NiO layer 4 and an insulating layer are selectively formed on the periphery.
  • the Schottky electrode 6 (for example, Ni) is insulated by the p-type NiO layer 4 and the insulating layer 5 around the drift layer 2 and is in contact with the Ga 2 O 3 layer 3 at the center.
  • the thickness of the Ga 2 O 3 layer 3 is 1 nm to 5 nm, which is a thickness that allows electrons to tunnel, and the Schottky electrode 6 is effectively in Schottky contact with the drift layer 2.
  • An ohmic electrode 7 (for example, a Ti / Al laminated layer) is formed on the back surface of the n + type GaN substrate 1 (FIG. 3).
  • the reverse leakage current density in the 600 V specification SBD was 0.1 mA / cm 2 or less.
  • n-type GaN drift layer 2 (Si concentration 2 ⁇ 10 16 cm ⁇ 3 , thickness 5 ⁇ m) is formed on the n + type GaN substrate 1 by metal organic vapor phase epitaxy, and then an insulating layer is formed on the surface of the drift layer 2 As an SiO 2 layer 8 (thickness 0.5 ⁇ m) was deposited. Then, a Ti / Al laminated layer was deposited on the back surface of the n + type GaN substrate 1 and annealed at 600 ° C. to form an ohmic electrode 7 (FIG. 9).
  • ozone was supplied under irradiation with ultraviolet rays (for example, 6.7 eV) and heated at 200 ° C. to form a Ga 2 O 3 layer 3 having a layer thickness of 1 nm to 5 nm over the entire surface of the drift layer 2 (FIG. 10).
  • ultraviolet rays for example, 6.7 eV
  • NiO layer 4 (FIG. 11).
  • the Ga 2 O 3 layer 3 which is an oxide layer of GaN which is a crystal is formed not only at the drift layer / guard ring interface but also at the Schottky interface. There is an effect that an SBD smaller than 1 can be realized.
  • the steps up to the step of forming the Ga 2 O 3 layer 3 on the entire surface of the n ⁇ type GaN drift layer 2 on the n + type GaN substrate 1 are the same as those in the second embodiment.
  • a Ni layer 9 (thickness 50 nm) is deposited on the entire surface of the Ga 2 O 3 layer 3 by electron beam evaporation, and then a SiO 2 layer 10 (thickness 0.2 ⁇ m) and a Si 3 N 4 layer 11 (thickness). 0.3 ⁇ m) were sequentially deposited by plasma enhanced chemical vapor deposition. Then, the Si 3 N 4 layer 11 was selectively removed using photolithography and dry etching (FIG. 13).
  • Ni was selectively oxidized in a steam atmosphere at 500 ° C.
  • the Si 3 N 4 layer 11 does not allow water molecules to pass through, and the Ni layer 9 in the region changes to NiO due to the influence of the water molecules flowing inward from the Si 3 N 4 layer 11 mask by about 5 ⁇ m in the lateral direction. (FIG. 14).
  • the Si 3 N 4 layer 11 and the SiO 2 layer 10 were processed using photolithography and dry etching so that the inner edge position remained in the Ga 2 O 3 layer 3 (FIG. 15).
  • an Al electrode 12 that makes ohmic contact with the Ni electrode 9 that is a Schottky electrode is sputter deposited on the entire surface, and then formed using photolithography and wet etching. (FIG. 16).

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

　ｎ型ＧａＮショットキーバリアダイオードのガードリングにｐ型酸化物半導体を用いた場合に生じる、ｎ型ＧａＮとｐ型酸化物半導体との界面トラップに起因した逆方向漏れ電流を抑制する。　ガードリングをｐ型酸化ニッケルとし、該ｐ型酸化ニッケルとｎ型ＧａＮ層表面の間に酸化ガリウムが介在させ、ｐ型酸化ニッケルとｎ型ＧａＮとの界面におけるトラップの発生を抑制し、逆方向漏れ電流の増大を防ぐ。

Description

ショットキーバリアダイオードおよびその製造方法
　本発明は、ショットキーバリアダイオード（ＳＢＤ）に適用して有効な技術に関するものである。
　窒化ガリウム（ＧａＮ）は、シリコン（Ｓｉ）に比べてバンドギャップが大きく、絶縁破壊電界は１桁程度大きいという特徴を持つため、パワーデバイスに用いる材料として有望視されている。特に多数キャリアのみで動作するユニポーラ型整流素子のＳＢＤは、デバイスの構成上スイッチング動作時の逆方向電流（リカバリ電流）が流れないため、パワーモジュールの損失を低減する技術として有効である。
　ＳＢＤは、金属の仕事関数と半導体の電子親和力の差によって生じるショットキー障壁を利用して整流作用を得るものである。ショットキー電極端への電界集中による逆方向漏れ電流の増加を抑制するため、ガードリングとしてｐ型領域を形成するのが一般的であるが、ＧａＮにおいてｐ型領域を選択形成するのは困難である。そのため、本願図４に示すような、ｐ型伝導を示すＣｕ２Ｏをガードリングに用いた構造が開示されている。
２０１２年春季＜第５９回＞応用物理学関係連合講演会　１７ｐ－Ｅ３－１１
　非特許文献１に開示されたｐ型Ｃｕ２Ｏ層がｎ型ＧａＮ層との界面に形成する内蔵電位は１．５Ｖから２．０Ｖと低く、図４に示すＳＢＤを１．５Ｖ以上順バイアスする際に、ｎ－型ＧａＮドリフト層２２からｐ型Ｃｕ２Ｏガードリング２３へ電子が注入され、ＳＢＤの信頼性を損なう問題があった。
　そこで、ｎ型ＧａＮとの内蔵電位が３．６Ｖから４．０Ｖと大きくなるｐ型酸化物半導体として、酸化ニッケル（ＮｉＯ）を用いた検討を行ったところ、ｐ型ＮｉＯ層とｎ型ＧａＮ層との界面に形成される電子の捕獲準位（以降、トラップと呼ぶ）に起因した逆方向漏れ電流密度が、ｎ型ＧａＮ基板上に形成したｎ型ＧａＮ層（電子密度２×１０１６ｃｍ－３、層厚５μｍ）にＮｉショットキー電極を形成した場合、６００Ｖ逆バイアス時に１０ｍＡ／ｃｍ２にまで達した。実用上、６００Ｖ逆バイアス時の漏れ電流密度は１ｍＡ／ｃｍ２以下まで抑制する必要がある。
　本発明の目的は、ＧａＮを用いたＳＢＤの逆方向漏れ電流を抑制することにある。
　本願の一発明によるＳＢＤは、ｎ型ＧａＮ層表面にショットキー電極を備え、該ショットキー電極の周囲に一部が重畳するように形成されたガードリングを備えたＳＢＤにおいて、前記ガードリングがｐ型ＮｉＯ層からなり、かつ該ｐ型ＮｉＯ層と前記ｎ型ＧａＮ層表面の間に酸化ガリウム（Ｇａ２Ｏ３）層が介在するようにしたものである。
　本発明によれば、ＳＢＤの逆方向漏れ電流を抑制することができる。
実施例１および２のＳＢＤを示す平面図である。 実施例１のＳＢＤを示す図１のＡ－Ａ’線における断面図である。 実施例２のＳＢＤを示す図１のＡ－Ａ’線における断面図である。 従来技術によるＳＢＤの断面図である。 実施例１のＳＢＤの製造工程を示す断面図である。 図５に続く製造工程を説明するＳＢＤの断面図である。 図６に続く製造工程を説明するＳＢＤの断面図である。 図７に続く製造工程を説明するＳＢＤの断面図である。 実施例２のＳＢＤの製造工程を示す断面図である。 図９に続く製造工程を説明するＳＢＤの断面図である。 図１０に続く製造工程を説明するＳＢＤの断面図である。 図１１に続く製造工程を説明するＳＢＤの断面図である。 実施例３の実施例ＳＢＤの製造工程を示す断面図である。 図１３に続く製造工程を説明するＳＢＤの断面図である。 図１４に続く製造工程を説明するＳＢＤの断面図である。 図１５に続く製造工程を説明するＳＢＤの断面図である。
　以下、本発明の実施例を図面に基づいて詳細に説明する。
　図１に実施例１のＳＢＤの平面図を示し、図２に図１のＡ－Ａ’線における断面図をそれぞれ示す。ＳＢＤ表面には絶縁層５およびショットキー電極６が存在する（図１）。
　本実施例によるＳＢＤは、高い濃度でｎ型の不純物（例えばＳｉ（シリコン））が導入された六方晶ＧａＮからなり、（０００１）Ｇａ面を表面に、（０００１）Ｎ面を裏面に有するｎ＋型のＧａＮ基板１と、ｎ＋型ＧａＮ基板１上に形成されたｎ－型のドリフト層２を有している。
　ドリフト層２はｎ型の不純物（例えばＳｉ（シリコン））がｎ＋型ＧａＮ基板１よりも低い濃度で導入されたＧａＮであり、例えば、耐圧６００Ｖ仕様の場合、典型的にはＳｉが濃度２×１０１６ｃｍ－３、ｎ－型ＧａＮ層２の厚さは５μｍである。
　ドリフト層２表面の周辺領域で、Ｇａ２Ｏ３層３、ｐ型ＮｉＯ層４、絶縁層５が順に配置され、その上にショットキー電極６（例えばＮｉ）が配置される。
　ドリフト層２表面の中央領域には、ドリフト層２とショットキー電極６（例えばＮｉ）が接触している。
　また、ｎ＋型ＧａＮ基板１の裏面にはオーミック電極７（例えばＴｉ／Ａｌ積層層）が形成されている（図２）。
　上記６００Ｖ仕様のＳＢＤにおける逆方向漏れ電流密度は１ｍＡ／ｃｍ２以下であった。
　以下、本ＳＢＤの製造方法例を図１および図５から図８を用いて説明する。ｎ＋型ＧａＮ基板１上に有機金属気相エピタキシー法を用いて、ｎ－型ＧａＮドリフト層２（Ｓｉ濃度２×１０１６ｃｍ－３、厚さ５μｍ）を形成後、ドリフト層２表面に絶縁層としてＳｉＯ２層８（厚さ０．５μｍ）を堆積した。そして、ｎ＋型ＧａＮ基板１裏面にＴｉ／Ａｌ積層層を堆積し、６００℃にてアニールすることにとりオーミック電極７を形成した（図５）。
　続いて、フォトリソグラフィーおよびドライエッチングによるＳｉＯ２層８の加工後、紫外線（例えば、６．７ｅＶ）照射下でおよびオゾンを供給し、２００℃で加熱することにより、層厚１ｎｍから５ｎｍのＧａ２Ｏ３層３を形成する（図６）。
　その後、絶縁層８をフッ酸により除去したが、Ｇａ２Ｏ３層３は全くエッチングされなかった。そして、リフトオフ法を用いてＮｉ層をＧａ２Ｏ３層３上に堆積後、酸素雰囲気にて４００℃アニールを行い、ＮｉＯ層４を形成する（図７）。
　絶縁層としてＳｉＯ２層（厚さ０．５μｍ）を堆積後、フォトリソグラフィーおよびウエットエッチングによりＳｉＯ２層５を加工する（図８）。
　最後にショットキー電極６としてＮｉをリフトオフ法により形成する（図２）。
　本実施例によれば、結晶であるＧａＮの酸化層であるＧａ２Ｏ３層３を介在させ、ドリフト層／ガードリング界面のトラップ発生を抑制できるため、逆方向漏れ電流の少ないＳＢＤを実現できる効果がある。
　図１に本実施例のＳＢＤの平面図を示し、図３に図１のＡ－Ａ’線における断面図をそれぞれ示す。ＳＢＤ表面には絶縁層５およびショットキー電極６が存在する（図１）。
　本実施例によるＳＢＤは、実施例１同様のＧａＮ基板１とドリフト層２を有している。
　ドリフト層２表面には、全面にＧａ２Ｏ３層３が形成され、周辺にｐ型ＮｉＯ層４と絶縁層が選択的に形成されている。
　ショットキー電極６（例えばＮｉ）はドリフト層２の周辺で、ｐ型ＮｉＯ層４と絶縁層５により絶縁され、中央でＧａ２Ｏ３層３と接している。ここで、Ｇａ２Ｏ３層３は電子がトンネルできる厚さである１ｎｍから５ｎｍとされ、ショットキー電極６は実効的にドリフト層２とショットキー接触している。また、ｎ＋型ＧａＮ基板１の裏面にはオーミック電極７（例えばＴｉ／Ａｌ積層層）が形成されている（図３）。
　上記６００Ｖ仕様のＳＢＤにおける逆方向漏れ電流密度は０．１ｍＡ／ｃｍ２以下であった。
　以下、本ＳＢＤの製造方法例を図３および図９から図１２を用いて説明する。ｎ＋型ＧａＮ基板１上に有機金属気相エピタキシー法を用いて、ｎ－型ＧａＮドリフト層２（Ｓｉ濃度２×１０１６ｃｍ－３、厚さ５μｍ）を形成後、ドリフト層２表面に絶縁層としてＳｉＯ２層８（厚さ０．５μｍ）を堆積した。そして、ｎ＋型ＧａＮ基板１裏面にＴｉ／Ａｌ積層層を堆積し、６００℃にてアニールすることにとりオーミック電極７を形成した（図９）。
　続いて、紫外線（例えば、６．７ｅＶ）照射下でオゾンを供給し、２００℃で加熱することにより、層厚１ｎｍから５ｎｍのＧａ２Ｏ３層３をドリフト層２表面全面に形成した（図１０）。
　その後、リフトオフ法を用いてＮｉ層をＧａ２Ｏ３層３上に堆積後、酸素雰囲気にて４００℃アニールを行い、ＮｉＯ層４を形成した（図１１）。
　そして、絶縁層としてＳｉＯ２層５（厚さ０．５μｍ）を堆積後、フォトリソグラフィーおよびウエットエッチングによりＳｉＯ２層５を加工し（図１２）、最後にショットキー電極６としてＮｉをリフトオフ法により形成した（図３）。
　本実施例によれば、結晶であるＧａＮの酸化層であるＧａ２Ｏ３層３を、ドリフト層／ガードリング界面だけでなく、ショットキー界面にも形成するため、逆方向漏れ電流を実施例１よりもさらに少なくしたＳＢＤを実現できる効果がある。
　実施例２の製造工程をさらに簡略化した製造工程を図１３から図１６を用いて説明する。
　ｎ＋型ＧａＮ基板１上のｎ－型ＧａＮドリフト層２表面全面にＧａ２Ｏ３層３を形成する工程までは実施例２と同様である。
　その後、Ｎｉ層９（厚さ５０ｎｍ）を電子ビーム蒸着を用いてＧａ２Ｏ３層３上に全面堆積後、ＳｉＯ２層１０（厚さ０．２μｍ）、Ｓｉ３Ｎ４層１１（厚さ０．３μｍ）をプラズマ励起化学的気相堆積法により順次堆積した。そして、フォトリソグラフィーおよびドライエッチを用いて、Ｓｉ３Ｎ４層１１を選択的に除去した（図１３）。
　続いて、５００℃の水蒸気雰囲気でＮｉを選択酸化した。この際、Ｓｉ３Ｎ４層１１は水分子を通過させず、Ｓｉ３Ｎ４層１１マスクから横方向５μｍ程度内側まで水分子が回りこんだ影響で、当該領域のＮｉ層９がＮｉＯに変化した（図１４）。
　その後、フォトリソグラフィーおよびドライエッチを用いて、Ｓｉ３Ｎ４層１１およびＳｉＯ２層１０を、内縁位置がＧａ２Ｏ３層３に残るように加工した（図１５）。
　最後にショットキー電極であるＮｉ電極９にオーミック接触するＡｌ電極１２（ただし、Ｎｉ電極との界面にバリア層としてＴｉＮを含む）を表面全面にスパッタ堆積後、フォトリソグラフィーおよびウエットエッチを用いて形成した（図１６）。
　本実施例によれば、逆方向漏れ電流の少ないＧａＮ＿ＳＢＤを低コストで作製できる効果がある。
１…ＧａＮ基板、２…ＧａＮドリフト層、３…Ｇａ２Ｏ３層、４…ｐ型ＮｉＯ層、５、…絶縁層、６…ショットキー電極、７…オーミック電極、８…ガードリング領域、９…Ｎｉ、１０…ＳｉＯ２層、１１…Ｓｉ３Ｎ４層、１２…Ａｌ層、２１…ＧａＮ基板、２２…ＧａＮドリフト層、２３…Ｃｕ２Ｏ層、２４…絶縁層、２５…ショットキー電極、２６…オーミック電極

Claims (7)

  1. 　ｎ型窒化ガリウム層と、
    　前記ｎ型窒化ガリウム層の表面に配置されたショットキー電極と、
    　前記ｎ型窒化ガリウム層の表面に配置されたオーミック電極と、
    を備えたショットキーバリアダイオードにおいて、
    　前記ｎ型窒化ガリウム層とショットキー電極との間に、酸化ガリウム層を備えていることを特徴とするショットキーバリアダイオード。
  2. 　請求項１において、
    　前記ショットキー電極は、ニッケルを含み、
    　前記ショットキー電極と前記酸化ガリウムの間にニッケル酸化物が介在し、かつ、前記ニッケル酸化物は前記ショットキー電極の周辺部に配置されていることを特徴とするショットキーバリアダイオード。
  3. 　請求項１において、
    　前記酸化ガリウム層の厚さは１ｎｍ以上５ｎｍ以下であることを特徴とするショットキーバリアダイオード。
  4. 　請求項１において、
    　前記ショットキー電極の中央部は窒化ガリウムと接触していることを特徴とするショットキーバリアダイオード。
  5. 　ｎ型窒化ガリウム層の表面に酸化ガリウム層を形成する工程と、
    　該酸化ガリウム層上にニッケル層を形成する工程と、
    　該ニッケル層上に酸化珪素層を形成する工程と、
    　該酸化珪素層上に窒化珪素層を選択的に形成する工程と、
    　水蒸気雰囲気において前記ニッケル層を選択的に酸化する工程と、
    　前記窒化珪素層および前記酸化珪素層を加工する工程と、
    　前記ニッケル層にオーミック接触する電極を形成する工程と、を備えたことを特徴とするショットキーバリアダイオードの製造方法。
  6. 　前記酸化ガリウム層は紫外光とオゾンを用いて形成することを特徴とする請求項５記載のショットキーバリアダイオードの製造方法。
  7. 　前記酸化ニッケルはニッケル層の堆積と酸化を用いて形成することを特徴とする請求項５記載のショットキーバリアダイオードの製造方法。
PCT/JP2012/075000 2012-09-28 2012-09-28 ショットキーバリアダイオードおよびその製造方法 WO2014049802A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2012/075000 WO2014049802A1 (ja) 2012-09-28 2012-09-28 ショットキーバリアダイオードおよびその製造方法
JP2014537971A JP5799175B2 (ja) 2012-09-28 2012-09-28 ショットキーバリアダイオードおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/075000 WO2014049802A1 (ja) 2012-09-28 2012-09-28 ショットキーバリアダイオードおよびその製造方法

Publications (1)

Publication Number Publication Date
WO2014049802A1 true WO2014049802A1 (ja) 2014-04-03

Family

ID=50387265

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/075000 WO2014049802A1 (ja) 2012-09-28 2012-09-28 ショットキーバリアダイオードおよびその製造方法

Country Status (2)

Country Link
JP (1) JP5799175B2 (ja)
WO (1) WO2014049802A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018020849A1 (ja) * 2016-07-26 2018-02-01 三菱電機株式会社 半導体装置および半導体装置の製造方法
CN109314148A (zh) * 2016-04-15 2019-02-05 麦克姆技术解决方案控股有限公司 高压横向硅上氮化镓肖特基二极管
CN110249432A (zh) * 2017-02-14 2019-09-17 三菱电机株式会社 电力用半导体装置
CN110809826A (zh) * 2017-06-29 2020-02-18 三菱电机株式会社 氧化物半导体装置以及氧化物半导体装置的制造方法
CN112736125A (zh) * 2020-12-30 2021-04-30 西安电子科技大学 基于NiO/(Ga1-xAlx)2O3 PN结漏端结构的晶体管及其制作方法
JP2021082711A (ja) * 2019-11-19 2021-05-27 株式会社デンソー 半導体装置の製造方法
CN112909076A (zh) * 2021-02-07 2021-06-04 河北工业大学 一种具有p型氧化镍材料的混合式肖特基势垒二极管结构
CN115411095A (zh) * 2022-11-02 2022-11-29 天津赛米卡尔科技有限公司 具有介电调控混合场板终端的sbd结构及其制备方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115360235B (zh) * 2022-08-09 2024-04-09 江南大学 一种氮化镓肖特基势垒二极管及其制造方法
DE102023200364A1 (de) * 2023-01-18 2024-07-18 Zf Friedrichshafen Ag Verfahren und Vorrichtung zum Herstellen eines Leistungshalbleiterbauelements, Leistungshalbleiterbauelement
DE102023200365A1 (de) * 2023-01-18 2024-07-18 Zf Friedrichshafen Ag Verfahren und Vorrichtung zum Herstellen eines Leistungshalbleiterbauelements, Leistungshalbleiterbauelement

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009267019A (ja) * 2008-04-24 2009-11-12 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JP2010087274A (ja) * 2008-09-30 2010-04-15 Sanken Electric Co Ltd 半導体装置
WO2012098636A1 (ja) * 2011-01-17 2012-07-26 富士通株式会社 半導体装置及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7436039B2 (en) * 2005-01-06 2008-10-14 Velox Semiconductor Corporation Gallium nitride semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009267019A (ja) * 2008-04-24 2009-11-12 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JP2010087274A (ja) * 2008-09-30 2010-04-15 Sanken Electric Co Ltd 半導体装置
WO2012098636A1 (ja) * 2011-01-17 2012-07-26 富士通株式会社 半導体装置及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
MIN-WOO HA ET AL.: "1-kV AlGaN/GaN Schottky Barrier Diode on a Si Substrate by Oxidizing the Schottky Contact", JOURNAL OF THE KOREAN PHYSICAL SOCIETY, vol. 60, no. 10, May 2012 (2012-05-01), pages 1629 - 1633 *

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3443597B1 (en) * 2016-04-15 2021-07-07 MACOM Technology Solutions Holdings, Inc. High-voltage lateral gan-on-silicon schottky diode
CN109314148A (zh) * 2016-04-15 2019-02-05 麦克姆技术解决方案控股有限公司 高压横向硅上氮化镓肖特基二极管
US11923462B2 (en) 2016-04-15 2024-03-05 Macom Technology Solutions Holdings, Inc. Lateral Schottky diode
JPWO2018020849A1 (ja) * 2016-07-26 2018-11-01 三菱電機株式会社 半導体装置および半導体装置の製造方法
WO2018020849A1 (ja) * 2016-07-26 2018-02-01 三菱電機株式会社 半導体装置および半導体装置の製造方法
US11222985B2 (en) 2017-02-14 2022-01-11 Mitsubishi Electric Corporation Power semiconductor device
CN110249432A (zh) * 2017-02-14 2019-09-17 三菱电机株式会社 电力用半导体装置
CN110809826A (zh) * 2017-06-29 2020-02-18 三菱电机株式会社 氧化物半导体装置以及氧化物半导体装置的制造方法
JP2021082711A (ja) * 2019-11-19 2021-05-27 株式会社デンソー 半導体装置の製造方法
CN112736125A (zh) * 2020-12-30 2021-04-30 西安电子科技大学 基于NiO/(Ga1-xAlx)2O3 PN结漏端结构的晶体管及其制作方法
CN112909076A (zh) * 2021-02-07 2021-06-04 河北工业大学 一种具有p型氧化镍材料的混合式肖特基势垒二极管结构
CN112909076B (zh) * 2021-02-07 2022-07-12 河北工业大学 一种具有p型氧化镍材料的混合式肖特基势垒二极管结构
CN115411095A (zh) * 2022-11-02 2022-11-29 天津赛米卡尔科技有限公司 具有介电调控混合场板终端的sbd结构及其制备方法

Also Published As

Publication number Publication date
JPWO2014049802A1 (ja) 2016-08-22
JP5799175B2 (ja) 2015-10-21

Similar Documents

Publication Publication Date Title
JP5799175B2 (ja) ショットキーバリアダイオードおよびその製造方法
JP5479616B2 (ja) 半導体装置の製造方法
JP5341373B2 (ja) ダイオード
JP5046083B2 (ja) 炭化珪素半導体装置の製造方法
WO2012157679A1 (ja) 半導体装置およびその製造方法
JP2012044003A (ja) 半導体装置及びその製造方法
CN108054208B (zh) 横向型氮化镓基场效应晶体管及其制作方法
WO2017008331A1 (zh) Tft基板结构及其制作方法
JP2018022852A (ja) 半導体装置およびその製造方法
CN112018176A (zh) 一种半导体器件及其制造方法
US20090050899A1 (en) High-output diamond semiconductor element
US20200035830A1 (en) Junctionless field-effect transistor having metal-interlayer-semiconductor structure and manufacturing method thereof
JP4942255B2 (ja) 炭化珪素半導体装置およびその製造方法
CN111029404A (zh) 基于鳍形栅结构的p-GaN/AlGaN/GaN增强型器件及其制作方法
CN109638084B (zh) 一种横向肖特基二极管及其制作方法
JP5469068B2 (ja) バイポーラ型炭化珪素半導体装置およびその製造方法
JP2008210938A (ja) 半導体装置およびその製造方法
CN106876471B (zh) 双槽umosfet器件
US11239081B2 (en) Method for preparing ohmic contact electrode of gallium nitride-based device
JP2014130913A (ja) 半導体装置及びその駆動方法
CN112018177B (zh) 全垂直型Si基GaN UMOSFET功率器件及其制备方法
JP2009054640A (ja) 高出力ダイヤモンド半導体素子
JP2007234942A (ja) 半導体装置の製造方法
JP6256008B2 (ja) 半導体装置及び半導体装置の製造方法
JP5051835B2 (ja) 高出力ダイヤモンド半導体素子

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12885446

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014537971

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12885446

Country of ref document: EP

Kind code of ref document: A1