JPWO2018020849A1 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JPWO2018020849A1
JPWO2018020849A1 JP2018529409A JP2018529409A JPWO2018020849A1 JP WO2018020849 A1 JPWO2018020849 A1 JP WO2018020849A1 JP 2018529409 A JP2018529409 A JP 2018529409A JP 2018529409 A JP2018529409 A JP 2018529409A JP WO2018020849 A1 JPWO2018020849 A1 JP WO2018020849A1
Authority
JP
Japan
Prior art keywords
type
oxide semiconductor
layer
semiconductor layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018529409A
Other languages
English (en)
Other versions
JP6580267B2 (ja
Inventor
洋平 湯田
洋平 湯田
達郎 綿引
達郎 綿引
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2018020849A1 publication Critical patent/JPWO2018020849A1/ja
Application granted granted Critical
Publication of JP6580267B2 publication Critical patent/JP6580267B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Abstract

ｎ型酸化物半導体に終端構造としてｐ型酸化物半導体を設けても、ｐ型酸化物半導体がｎ型酸化物半導体の酸素によって酸化されることを防止する。ｎ型酸化ガリウム基板１と、ｎ型酸化ガリウム基板１に接合されたアノード電極３と、ｎ型酸化ガリウム基板１に設けられたカソード電極２とを備え、アノード電極３とカソード電極２との間に設けられたｎ型酸化ガリウム基板１を介してアノード電極３とカソード電極２との間に電流が流れる半導体装置１０であって、アノード電極３とｎ型酸化ガリウム基板１とが接合された接合部に隣接して設けられたｐ型酸化物半導体層４ａと、ｐ型酸化物半導体層４ａとｎ型酸化ガリウム基板１との間に設けられた窒化物層７とを備える。

Description

本願明細書に開示される技術は、たとえば、酸化物半導体を用いた半導体装置および半導体装置の製造方法に関するものである。
ダイオードは、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）やＭＯＳＦＥＴ（Ｍｅｔａｌ―Ｏｘｉｄｅ―Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ―Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）などのスイッチング素子とともに、コンバータやインバータなどの電力変換装置に必要不可欠な半導体装置である。これらの電力変換装置は、産業用や家庭用の電気機器だけでなく、鉄道車両や自動車などの輸送機器や電力系統システムの送配電機器などにも利用分野が広がってきており、ダイオードやスイッチング素子などの半導体装置には、大電力化、低損失化が要求されている。
このため、従来はシリコン（Ｓｉ）を用いた半導体装置が主流であったが、炭化珪素（ＳｉＣ）や窒化ガリウム（ＧａＮ）など、Ｓｉよりもバンドギャップが大きい半導体材料を用いた半導体装置が開発されている。近年では、ＳｉＣやＧａＮよりもさらにバンドギャップが大きく、さらなる大電力化と低損失化が期待される半導体材料として酸化物半導体である酸化ガリウム（Ｇａ２Ｏ３）を用いた半導体装置が開発されている。
従来の酸化ガリウムを用いた半導体装置では、ｎ型不純物を含むｎ型酸化ガリウム基板の一方の面上にオーミック接合されたカソード電極を設け、他方の面上にｎ型酸化ガリウム基板よりｎ型キャリア濃度が小さいｎ型酸化ガリウム層を形成し、ｎ型酸化ガリウム層上にショットキー接合されたアノード電極を設けて酸化ガリウムを用いたショットキーバリアダイオードを構成していた（例えば、特許文献１を参照）。
ところで、ショットキーバリアダイオードはＰＮダイオードに比べ、原理的に順方向電圧を低くすることができるので、ダイオードに大電流が流れる大電力用途ではショットキーバリアダイオードを用いて電力変換装置の高効率化を図る場合がある。また、ショットキーバリアダイオードはユニポーラデバイスであるため、ＰＮダイオードに比べ高速のスイッチングが可能であり、スイッチング周波数を増加して電力変換装置の小型化を図る場合がある。特に、半導体材料としてＳｉＣを用いた場合には、Ｓｉに比べバンドギャップが大きいために逆バイアスを印加した場合の逆方向耐圧を大きくすることができ、数ｋＶといった逆方向耐圧のショットキーバリアダイオードが実用化されている。
従来のＳｉＣを用いた半導体装置では、アノード電極とショットキー接合されたｎ型ＳｉＣ層のショットキー接合部の周囲に隣接してｐ型半導体領域を設け、当該構造によってＰＮ接合が形成された終端構造を設ける。そうすることによって、逆方向耐圧を向上させたショットキーバリアダイオードを構成していた。
従来のＳｉＣを用いたショットキーバリアダイオードの終端構造では、ｎ型不純物が添加されたｎ型ＳｉＣ層にｐ型不純物を添加し、ＳｉＣ層中のｐ型不純物の濃度をｎ型不純物の濃度より大きくすることによって、ｐ型半導体領域を形成していた（例えば、特許文献２を参照）。
また、従来より、酸化物を用いたＰＮダイオードおよびＰＮ界面に絶縁層を形成したＰＩＮ構造が提案されている。ＰＮ接合界面にｉ型半導体層を挟み込んだ構造によって、逆方向電圧印加時に空乏層の広がりが大きくなり、デバイスとして高速な応答特性が得られるという利点がある（例えば、特許文献３を参照）。
国際公開第２０１３／０６９７２９号 特開２０１２−２４８７３６号公報 国際公開第２０１３／１２２０８４号
特許文献１に記載された酸化物半導体である酸化ガリウムを用いたショットキーバリアダイオードは、ｎ型酸化物半導体層とアノード電極とのショットキー接合部の周囲に隣接して終端構造が設けられていないため、逆方向耐圧をさらに向上させることができないという問題点があった。
また、特許文献２に記載されたＳｉＣを用いたショットキーバリアダイードで用いられているＰＮ接合による終端構造を酸化物半導体を用いたショットキーバリアダイードに適用するために、ｎ型酸化物半導体上にｐ型酸化物半導体を設けてＰＮ接合を形成しようとしても、ｐ型酸化物半導体がｎ型酸化物半導体の酸素によって酸化されてｐ型の伝導性を失うため、ＰＮ接合による終端構造の効果が不十分であるといった問題点があった。
さらに、特許文献３に記載された酸化物半導体を用いたＰＩＮ構造において、ｉ型半導体層に用いる材料に酸化物が想定されている場合、前述と同様に、ｎ型酸化物半導体上にｐ型酸化物半導体を設けてＰＮ接合を形成しようとしても、ｐ型酸化物半導体がｎ型酸化物半導体の酸素によって酸化されてｐ型の伝導性を失うため、ＰＮ接合による終端構造の効果が不十分であるといった問題点があった。
本願明細書に開示される技術は、上述のような問題を解決するためになされたもので、ｎ型酸化物半導体に終端構造としてｐ型酸化物半導体を設ける場合であっても、ｐ型酸化物半導体がｎ型酸化物半導体の酸素によって酸化されることを防止する半導体装置および半導体装置の製造方法を提供することを目的とする。
本発明に係る半導体装置は、ｎ型酸化物半導体層と、ｎ型酸化物半導体層の第１の主面に接合された第１の電極と、ｎ型酸化物半導体層の前記第１の主面、または、前記第１の主面の裏側の面である第２の主面に設けられた第２の電極と、を備え、第１の電極と第２の電極との間に設けられたｎ型酸化物半導体層を介して第１の電極と第２の電極との間に電流が流れる半導体装置であって、第１の電極とｎ型酸化物半導体層とが接合された接合部に隣接して設けられたｐ型酸化物半導体層と、ｐ型酸化物半導体層とｎ型酸化物半導体層との間に設けられた窒化物層と、を備える。
また、本発明に係る半導体装置の製造方法は、金属酸化物を含むｎ型酸化物半導体層の表面に、金属酸化物に含まれる金属を窒化させて、ｎ型酸化物半導体層が露出された開口を有する窒化物層を形成する工程と、窒化物上にｐ型酸化物半導体層を形成する工程と、開口内でｎ型酸化物半導体層に接合された電極を形成する工程と、を備える。
本発明に係る半導体装置によれば、ｐ型酸化物半導体層とｎ型酸化物半導体層との間に窒化物層を設けたので、ｐ型酸化物半導体がｎ型酸化物半導体の酸素によって酸化されることを防止した半導体装置を提供できる。
また、本発明に係る半導体装置の製造方法によれば、ｎ型酸化物半導体層の表面を窒化させて窒化物層を形成するので、ｐ型酸化物半導体がｎ型酸化物半導体の酸素によって酸化されることを防止した半導体装置の製造方法を提供できる。
本願明細書に開示される技術に関する目的と、特徴と、局面と、利点とは、以下に示される詳細な説明と添付図面とによって、さらに明白となる。
本発明の実施の形態１における半導体装置を示す断面図および上面図である。 本発明の実施の形態１から５における窒化物層７の膜厚のシミュレーション図である。 本発明の実施の形態１における半導体装置の製造方法を示す図である。 本発明の実施の形態１における半導体装置の製造方法を示す図である。 本発明の実施の形態１における半導体装置の製造方法を示す図である。 本発明の実施の形態１における半導体装置の製造方法を示す図である。 本発明の実施の形態１における半導体装置の動作を示す模式断面図である。 本発明の実施の形態２における半導体装置を示す断面図である。 本発明の実施の形態２における他の構成の半導体装置を示す断面図である。 本発明の実施の形態３における半導体装置を示す断面図および上面図である。 本発明の実施の形態４における半導体装置を示す断面図および一部上面図である。 本発明の実施の形態５における半導体装置を示す断面図である。
実施の形態１．
まず、本発明の実施の形態１における半導体装置の構成を説明する。図１は、本発明の実施の形態１における半導体装置を示す断面図および上面図である。図１（ａ）は、半導体装置１０の構成を示す断面図であり、図１（ｂ）は、半導体装置１０の構成を示す上面図である。なお、図１（ｂ）は、断面図ではないが、半導体装置１０の構成要素を明確にするために一部の構成要素をハッチングして示した。以下、本発明では他の上面図においても同様に一部の構成要素にハッチングして示している。
また、本発明において、「〜上」という場合、構成要素間に介在物が存在することを妨げるものではない。例えば、「Ａ上に設けられたＢ」と記載している場合、ＡとＢとの間に他の構成要素Ｃが設けられたものも設けられていないものも含む。
また、本実施の形態では、半導体装置として、第１の電極がアノード電極、第２の電極がカソード電極であるショットキーバリアダイオードについて説明するが、半導体装置はショットキーバリアダイオードに限定されるものではなく、他のスイッチング素子を構成する半導体装置であってもよい。
図１（ａ）および図１（ｂ）に示すように、半導体装置１０はショットキーバリアダイオードであり、ｎ型酸化物半導体層であるｎ型酸化ガリウム基板１にオーミック接合されたカソード電極２と、ｎ型酸化ガリウム基板１にショットキー接合されたアノード電極３とを備えている。
ｎ型酸化ガリウム基板１は、ｎ型酸化物半導体であるｎ型酸化ガリウムからなるｎ型酸化物半導体層を有する基板である。ｎ型酸化ガリウム基板１は、第１の主面と、第１の主面の裏側に設けられた第２の主面とを有しており、ｎ型酸化ガリウム基板１の第２の主面にカソード電極２がオーミック接合され、ｎ型酸化ガリウム基板１の第１の主面にアノード電極３がショットキー接合されている。また、ｎ型酸化ガリウム基板１とアノード電極３とのショットキー接合部の周囲には、ショットキー接合部に隣接してｐ型酸化物半導体からなるｐ型酸化物半導体層４ａが設けられている。なお、本発明において隣接しているとは、必ずしも接していることを要さず、隣り合っていることをいい、近隣にあることをいう。
ｐ型酸化物半導体層４ａは、アノード電極３が設けられたｎ型酸化ガリウム基板１の第１の主面上に設けられ、平面視において、ｎ型酸化ガリウム基板１とアノード電極３とのショットキー接合部に開口を有している。ｐ型酸化物半導体層４ａのさらに外側には、ｐ型酸化物半導体層４ａと離隔してｐ型酸化物半導体層４ａを取り囲むように、ｐ型酸化物半導体からなりｐ型酸化物半導体層であるガードリング４ｂが設けられている。ｐ型酸化物半導体層４ａおよびガードリング４ｂは、ショットキーバリアダイオードである半導体装置１０の終端構造を構成しており、ｐ型酸化物半導体層４ａおよびガードリング４ｂによってｎ型酸化ガリウム基板１内に空乏層が形成される。
ｎ型酸化ガリウム基板１の第１の主面上には、アノード電極３とのショットキー接合部を除いて、窒化物層７が設けられている。すなわち、ｎ型酸化ガリウム基板１とｐ型酸化物半導体からなるｐ型酸化物半導体層４ａおよびガードリング４ｂとの間にはともに窒化物層７が設けられている。つまり、ｎ型酸化物半導体層とｐ型酸化物半導体層とのＰＮ接合の界面に窒化物層７が設けられている。ｐ型酸化物半導体層４ａおよび窒化物層７は、ｎ型酸化物半導体層であるｎ型酸化ガリウム基板１の表面に設けられている。
ｐ型酸化物半導体層４ａ上には、ｐ型酸化物半導体層４ａの開口よりさらに大きい開口を有し、かつ、開口がショットキー接合部を取り囲むように設けられた絶縁物からなるフィールドプレート用絶縁層６が設けられている。そして、アノード電極３の一部が、ｐ型酸化物半導体層４ａおよびフィールドプレート用絶縁層６の上にも設けられている。アノード電極３は、フィールドプレート用絶縁層６の開口内に設けられたｐ型酸化物半導体層４ａの一部と接触し、アノード電極３とｐ型酸化物半導体層４ａとがオーミック接合されている。また、アノード電極３の一部はフィールドプレート用絶縁層６上に位置しており、フィールドプレート用絶縁層６の一部がｐ型酸化物半導体層４ａとアノード電極３との間に設けられた構成となっている。フィールドプレート用絶縁層６とアノード電極３とが積層された部分がフィールドプレート構造を構成し、ショットキーバリアダイオードである半導体装置１０の逆方向耐圧を向上させている。
なお、図１（ａ）および図１（ｂ）では、フィールドプレート用絶縁層６はｐ型酸化物半導体層４ａ上にしか設けられていないが、フィールドプレート用絶縁層６がガードリング４ｂを覆う領域まで設けられていてもよい。また、図１（ａ）および図１（ｂ）の構成に加えて、ｎ型酸化ガリウム基板１の第１の主面上にｐ型酸化物半導体層４ａおよびガードリング４ｂを保護するために酸素を含まない絶縁物、例えば、窒化ガリウム（ＧａＮ）などのキャップ層を設けてもよい。キャップ層はアノード電極３に金属ワイヤを接続するための開口を除いて、ｎ型酸化ガリウム基板１の第１の主面上の全体に設けてよい。
ｎ型酸化ガリウム基板１は、Ｇａ２Ｏ３の単結晶あるいは多結晶からなるｎ型の酸化物半導体で、より好ましくはβ−Ｇａ２Ｏ３の単結晶からなる。酸化ガリウム半導体は、結晶中の酸素欠損によってｎ型の伝導性を示すため、ｎ型不純物を含まなくてもよいが、シリコン（Ｓｉ）や錫（Ｓｎ）などのｎ型不純物を含むものであってもよい。すなわち、ｎ型酸化ガリウム基板１は、酸素欠損のみでｎ型の伝導性を示すもの、ｎ型不純物のみでｎ型の伝導性を示すもの、あるいは酸素欠損とｎ型不純物との両方でｎ型の伝導性を示すもののいずれであってもよい。ｎ型酸化ガリウム基板１のｎ型キャリア濃度は、酸素欠損とｎ型不純物の合計の濃度であり、例えば、１×１０１７〜１×１０１８ｃｍ−３程度であってよい。
カソード電極２は、ｎ型酸化ガリウム基板１とオーミック接合されるため、ｎ型酸化ガリウム基板１よりも仕事関数が小さい金属材料であることが好ましい。また、ｎ型酸化ガリウム基板１の第２の主面上にカソード電極２を形成した後の熱処理によって、ｎ型酸化ガリウム基板１とカソード電極２との接触抵抗が小さくなる金属材料であることが好ましい。このような金属材料としては、例えば、チタン（Ｔｉ）であってよい。また、カソード電極２は、複数の金属材料を積層して構成してもよく、例えば、ｎ型酸化ガリウム基板１の第２の主面に接触する金属材料が酸化しやすい金属材料である場合には、その金属材料上に酸化しにくい金属材料を形成して積層構造のカソード電極２を構成してもよい。例えば、ｎ型酸化ガリウム基板１に接触する第１層をＴｉとし、第１層であるＴｉ上に金（Ａｕ）や銀（Ａｇ）からなる第２層を形成してカソード電極２としてもよい。なお、カソード電極２は、ｎ型酸化ガリウム基板１の第２の主面の全体に形成してもよく、第２の主面の一部に形成してもよい。
アノード電極３は、ｎ型酸化ガリウム基板１とショットキー接合されるため、ｎ型酸化ガリウム基板１の仕事関数より仕事関数が大きい金属材料で構成される。さらに、ｐ型酸化物半導体からなるｐ型酸化物半導体層４ａとオーミック接合されるため、ｐ型酸化物半導体層４ａを構成するｐ型酸化物半導体の仕事関数より仕事関数が小さい金属材料であることが好ましい。このような金属材料としては、例えば、白金（Ｐｔ）、ニッケル（Ｎｉ）、金（Ａｕ）、パラジウム（Ｐｄ）であってよい。アノード電極３は、カソード電極２と同様に積層構造であってもよく、例えば、ｎ型酸化ガリウム基板１とのショットキー接合に適した金属材料を第１層としてｎ型酸化ガリウム基板１に接触させて形成し、その上にｐ型酸化物半導体からなるｐ型酸化物半導体層４ａとオーミック接合しやすい金属材料を第２層としてｐ型酸化物半導体層４ａに接触させて形成してもよい。あるいは、酸化しやすい金属材料を第１層としてｎ型酸化ガリウム基板１とｐ型酸化物半導体層４ａとに接触させて形成し、その上に酸化しにくい金属材料を第２層として形成してアノード電極３を構成してもよい。例えば、ｎ型酸化ガリウム基板１とｐ型酸化物半導体層４ａとに接触させた第１層をＮｉで形成し、第２層をＡｕあるいはＡｇで形成してアノード電極３を構成してよい。
ｐ型酸化物半導体層４ａは、酸化銅（Ｃｕ２Ｏ）、酸化銀（Ａｇ２Ｏ）、酸化ニッケル（ＮｉＯ）、酸化錫（ＳｎＯ）など、ｐ型不純物を添加しなくてもｐ型の伝導性を示すｐ型酸化物半導体で構成されている。例えば、Ｃｕ２Ｏでは、Ｃｕの３ｄ軌道がホール伝導を担う価電子帯上端を形成しており、Ｃｕ欠損に起因して正孔が発現するためｐ型の伝導性を示す。そして、Ｃｕ２Ｏは酸化によってＣｕＯに変化するため、Ｃｕの３ｄ軌道が価電子帯上端を形成しなくなるため、ｐ型の伝導性を消失する。ｐ型酸化物半導体層４ａは、このような性質を有する金属酸化物からなるｐ型酸化物半導体で構成され、ｐ型酸化物半導体は、ｐ型不純物を添加しなくてもｐ型の伝導性を示すのが一般的である。
また、ｐ型酸化物半導体層４ａは、Ｃｕ２Ｏ、Ａｇ２Ｏ、ＮｉＯ、ＳｎＯに、酸化インジウム（Ｉｎ２Ｏ３）、酸化ガリウム（Ｇａ２Ｏ３）、酸化亜鉛（ＺｎＯ）を含有させたｐ型酸化物半導体であってもよい。なお、ｐ型酸化物半導体層４ａは、上記ようにｐ型不純物を添加しなくてもｐ型の伝導性を示すｐ型酸化物半導体で構成されるが、ｐ型酸化物半導体層４ａにｐ型不純物を添加してもよい。例えば、Ｃｕ２Ｏでは、窒素（Ｎ）をｐ型不純物として用いることができる。ｐ型不純物を添加した場合には、ｐ型酸化物半導体の金属原子欠損とｐ型不純物との合計がｐ型キャリア濃度となる。従って、ｐ型酸化物半導体層４ａにｐ型不純物が含有されており、ｐ型酸化物半導体の金属酸化物が酸化されてｐ型の伝導性を消失しても、ｐ型酸化物半導体全体としてはｐ型の伝導性を示す場合があるが、金属酸化物が酸化されてｐ型の伝導性を消失すると、ｐ型酸化物半導体全体のｐ型の伝導性が低下するので、ｐ型酸化物半導体の金属酸化物を酸化させないことが重要である。
ガードリング４ｂは、ｐ型酸化物半導体で構成されたｐ型酸化物半導体層であり、例えば、ｐ型酸化物半導体層４ａと同一材料からなるｐ型酸化物半導体で形成されている。なお、ガードリング４ｂは、図１（ａ）および図１（ｂ）に示すように複数設けられているのが望ましく２重以上であってもよいが、１重であってもよい。また、ガードリング４ｂは必ずしも設ける必要はなく、ガードリング４ｂがない構造の半導体装置であってもよい。
フィールドプレート用絶縁層６は、例えば、二酸化ケイ素（ＳｉＯ２）、窒化シリコン（ＳｉＮ）、窒化ガリウム（ＧａＮ）または酸化アルミニウム（Ａｌ２Ｏ３）などの絶縁物材料で構成されている。フィールドプレート用絶縁層６は、酸素を含有しない絶縁物が好ましく、ＳｉＮやＧａＮが好ましい。フィールドプレート用絶縁層６の層厚は数１００ｎｍ程度であってよく、例えば、１００ｎｍから２００ｎｍ程度であってよい。フィールドプレート用絶縁層６を構成する絶縁物材料は、ｎ型酸化ガリウム基板１を構成するＧａ２Ｏ３よりも絶縁破壊限界が大きい絶縁物材料が好ましい。
窒化物層７に含まれる酸素の量は、５×１０１８ｃｍ−３以下であり、できるだけ酸素含有量が少ないことが望ましい。窒化物層７は、例えば、窒化ガリウム（ＧａＮ）や窒化シリコン（ＳｉＮ）であってよく、窒化物層７がｎ型酸化ガリウム基板１上に形成されるため、ＧａＮが製造しやすく特に好ましい。窒化物層７は、ショットキーバリアダイオードである半導体装置１０に逆バイアスを印加した場合に、ｐ型酸化物半導体層４ａおよびガードリング４ｂとｎ型酸化ガリウム基板１とのＰＮ接合によってｎ型酸化ガリウム基板１内に空乏層を形成する層厚とする必要があるため５００ｎｍ以下がよく、１００ｎｍ以下が好ましい。また、半導体装置１０に順バイアスを印加して順方向電流が大きくなった場合に、ｎ型酸化ガリウム基板１とアノード電極３とのショットキー接合部だけでなく、窒化物層７を介したｎ型酸化ガリウム基板１とｐ型酸化物半導体層４ａとのＰＮ接合部にもトンネル効果によって電流が流れるようにするため、窒化物層７の層厚は５ｎｍ以下がさらに好ましい。窒化物層７の層厚を５ｎｍ以下にすると、窒化物層７の膜の不完全性に起因してトンネル効果が得られるようになり、十分な大きさのトンネル電流が流れるようになる。
窒化物層７は、ｎ型酸化ガリウム基板１の酸素によって、ｐ型酸化物半導体層４ａのｐ型酸化物半導体が酸化されることを抑制するために設けられる。従って、窒化物層７を介することで、ｎ型酸化ガリウム基板１とｐ型酸化物半導体層４ａとが接触することがなければ、窒化物層７の層厚は薄くてもよく、ＧａＮなどの窒化物の単層膜によって構成されていてもよい。窒化物層７の層厚は、０．３ｎｍ以上であれば、概ね単層以上の膜が形成されるため、層厚を基準とする場合には０．３ｎｍ以上の層厚とすればよい。
さらにここで、窒化物層７の膜厚について記載する。窒化物層７に用いる材料は一般的に絶縁体である。窒化物層７の膜厚が厚くなると、電気を通しにくくなり、順方向電流が減少し、半導体装置の機能特性を低下させる原因となる。しかしながら、絶縁体であっても、その膜厚が薄い場合には電子を通過させることが可能である。この現象はトンネル効果と呼ばれている。一般的に、トンネル効果によって電子がポテンシャル障壁を通り抜ける確率は、絶縁体の膜厚が薄いほど大きくなる。よって、窒化物層７の膜厚は、トンネル効果によって電気を通し、かつ、ｐｎ接合界面での酸化還元反応を抑制することができる膜厚であることが望まれる。
ここでは、窒化物層７の膜厚について検討する。窒化物層７の膜厚は、上記のように、トンネル効果によって電気を通し、かつ、ｐｎ界面での酸化還元反応を抑制することができる膜厚である必要がある。窒化物層７をトンネル効果によって通過する電子の量は、確率によって定義される（トンネル確率）。トンネル確率は、下記式（１）によって与えられる。
Figure 2018020849
ここで、αおよびβは、以下の式（２）および式（３）によって与えられる。
Figure 2018020849
Figure 2018020849
ここで、ｗは窒化物層７の膜厚、φは障壁の高さ、Ｅは電子のエネルギーである。図２は、電子のエネルギーを１ｅＶと仮定し、障壁高さφと窒化物層７の膜厚Ｗとをパラメータとした場合のトンネル確率を計算した図である。図２において、ａ、ｂ、ｃは、それぞれ、障壁の高さを３ｅＶ、２ｅＶ、１．０００１ｅＶとしてそれぞれ計算した結果である。図２から、トンネル効果によって窒化物層７を通り抜けて電流を流すためには、窒化物層７の膜厚を０．１ｎｍ以下にすることが望ましいことがわかる。しかし、実際には、絶縁体薄膜の膜厚が、５ｎｍ程度でも電流が流れることがわかっている。
上記、トンネル確率を求める式は、最も単純に、シュレディンガーの波動方程式から求めた。しかし、実際のトンネル効果によって流れる電流は、上記のように単純な機構ではなく、未だに解明されていないことが多い。これらのことから、窒化物層７の膜厚は、５ｎｍ以下、望ましくは０．３ｎｍ以下、さらに望ましくは０．１ｎｍ以下であることが望ましいが、前述のとおり、窒化物層７の層厚は、０．３ｎｍ以上であれば、概ね単層以上の膜が形成されるため、層厚を基準とする場合には０．３ｎｍ以上の層厚とすればよい。
以上のように半導体装置１０は構成される。半導体装置１０では、窒化物層７がｎ型酸化ガリウム基板１とｐ型酸化物半導体層４ａとの間に設けられており、ｐ型酸化物半導体層４ａを構成するｐ型酸化物半導体がｎ型酸化ガリウム基板１に接触しないので、ｐ型酸化物半導体が酸化されることがない。そのため、ｐ型の伝導性を消失しない。従って、設計通りの大きさの空乏層をｎ型酸化ガリウム基板１の内部に形成することができるので、ショットキーバリアダイオードである半導体装置１０の耐圧を向上させ、特性のばらつきを小さくして信頼性を向上させることができる。
次に、半導体装置１０の製造方法について説明する。
図３、図４、図５および図６は、本実施の形態における半導体装置の製造方法を示す図である。図３（ａ）、図３（ｂ）、図３（ｃ）および図３（ｄ）は、半導体装置１０に窒化物層７を形成するまでの工程を示す図であり、図４（ａ）、図４（ｂ）および図４（ｃ）は、窒化物層７を形成してからｐ型酸化物半導体層４を形成するまでの工程を示す図である。また、図５（ａ）、図５（ｂ）および図５（ｃ）は、ｐ型酸化物半導体層４を形成してからフィールドプレート用絶縁層６を形成するまでの工程を示す図であり、図６（ａ）、図６（ｂ）および図６（ｃ）は、フィールドプレート用絶縁層６を形成してから半導体装置１０が完成するまでの工程を示す図である。
まず、図３（ａ）に示すように、ｎ型酸化ガリウム基板１の第２の主面にカソード電極２を形成する。ｎ型酸化ガリウム基板１は、融液成長法で作製したβ−Ｇａ２Ｏ３の単結晶バルクから基板状に切り出したものを用いることができる。ｎ型酸化ガリウム基板１の第２の主面に蒸着法やスパッタリング法によってカソード電極２となる金属材料を堆積させる。例えば、電子ビーム蒸着（ＥＢ蒸着）でＴｉをｎ型酸化ガリウム基板１の第２の主面に１００ｎｍの厚さで堆積させ、その後、電子ビーム蒸着でＡｇを３００ｎｍの厚さでＴｉ上に堆積させて、２層構造のカソード電極２を形成する。その後、例えば、窒素雰囲気あるいは酸素雰囲気で５５０℃、５分間の熱処理を行う。この結果、ｎ型酸化ガリウム基板１とオーミック接合されたカソード電極が、ｎ型酸化ガリウム基板１の第２の主面に形成される。
次に、図３（ｂ）に示すように、ｎ型酸化ガリウム基板１の第１の主面に窒化物層７を形成する。窒化物層７は、例えば、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて、ＧａＮやＳｉＮをｎ型酸化ガリウム基板１の第１の主面上に堆積させて形成してよい。
また、他の形成方法として、ｎ型酸化ガリウム基板１の第１の主面の表面を窒化することによって窒化物層７を形成することができる。このような形成方法としては、例えば、熱窒化法やアンモニア窒化法などがある。熱窒化法を用いる場合には、図３（ａ）に示すように第２の主面にカソード電極２を形成したｎ型酸化ガリウム基板１に対して、窒素雰囲気中で１１００℃の熱処理を行うことで、ｎ型酸化ガリウム基板１の第１の主面の表面のＧａ２Ｏ３を分解し、窒素（Ｎ）と反応させてｎ型酸化ガリウム基板１の表面のＧａを窒化させてｎ型酸化ガリウム基板１の第１の主面の表面にＧａＮを形成することができる。また、窒素と水素との混合ガス雰囲気中では６００℃の熱処理であっても、同様にｎ型酸化ガリウム基板１の第１の主面の表面にＧａＮを形成することができる。加熱処理の時間は５分以下であってよく、加熱処理の時間を制御することによって窒化物層７の層厚を調整することができる。
なお、図３（ａ）のカソード電極２を形成する際に行った５５０℃の熱処理を省略した場合であっても、ｎ型酸化ガリウム基板１の第１の主面の表面にＧａＮを形成するための熱処理によってカソード電極２は熱処理される。そのため、カソード電極２とｎ型酸化ガリウム基板１の第２の主面との接触抵抗を小さくすることができるので、窒化物層７をＧａＮで構成すると製造プロセスを簡略化することができる。
次に、図３（ｃ）に示すように、ｎ型酸化ガリウム基板１とアノード電極３とのショットキー接合部となる領域に開口を有するフォトレジストを、窒化物層７の上に形成する。その後、図３（ｄ）に示すように、ウェットエッチングあるいはドライエッチングによって、フォトレジストの開口部に位置する窒化物層７を除去し、窒化物層７にｎ型酸化ガリウム基板１の第１の主面が露出された開口を形成する。ウェットエッチングの場合、例えば、バッファードフッ酸をエッチング剤として用いてよい。その後、フォトレジストを除去する。
次に、図４（ａ）に示すように、ｎ型酸化ガリウム基板１の第１の主面上にｐ型酸化物半導体層４を形成し、窒化物層７の上にｐ型酸化物半導体層４が形成される。例えば、ｐ型酸化物半導体層４をＣｕ２Ｏで形成する場合、アルゴン（Ａｒ）ガスと窒素（Ｎ２）ガスとの混合ガス中で、Ｃｕ２Ｏをターゲットに用いたスパッタリング法によって、ｎ型酸化ガリウム基板１の第１の主面上にＣｕ２Ｏを堆積させて形成することができる。混合ガスのＮ２の分圧を高くすることで、ｐ型酸化物半導体層４のキャリア濃度を高くしてｐ型の伝導性を大きくし、混合ガスのＮ２の分圧を低くすることで、ｐ型酸化物半導体層４のキャリア濃度を低くしてｐ型の伝導性を小さくすることができる。
ｐ型酸化物半導体層４としてＣｕ２Ｏ以外のＡｇ２Ｏなど他のｐ型酸化物半導体を形成する場合には、上記の方法において、スパッタリング時のターゲットにＡｇ２Ｏなど他の金属酸化物を用いればよい。また、ｐ型酸化物半導体層４は、上記の方法に限らず、反応性プラズマ成膜（ＲＰＤ：Ｒｅａｃｔｉｖｅ Ｐｌａｓｍａ Ｄｅｐｏｓｉｔｉｏｎ）法やイオンプレーティング法など他の方法によって形成することもできる。
次に、図４（ｂ）に示すように、ｎ型酸化ガリウム基板１の第１の主面に形成したｐ型酸化物半導体層４上にフォトレジスト９ｂを形成する。フォトレジスト９ｂは、ｎ型酸化ガリウム基板１とアノード電極３とのショットキー接合部となる領域に開口を有する。さらに、フォトレジスト９ｂは所定の位置に開口を有しており、ｐ型酸化物半導体層４ａおよびガードリング４ｂとなる位置を除いて開口を有している。その後、図４（ｃ）に示すように、ウェットエッチングあるいはドライエッチングによって、フォトレジスト９ｂの開口に位置するｐ型酸化物半導体を除去する。この結果、窒化物層７に形成した開口を介してｎ型酸化ガリウム基板１の第１の主面が露出された開口を有するｐ型酸化物半導体層４ａと、ガードリング４ｂとが形成される。
次に、図５（ａ）に示すように、ｎ型酸化ガリウム基板１の第１の主面上にフィールドプレート用絶縁層６を形成する。フィールドプレート用絶縁層６は、例えば、スパッタリング法、ＣＶＤ法、あるいは原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などの成膜方法によって形成することができる。フィールドプレート用絶縁層６は、例えば、ＳｉＯ２、ＳｉＮ、ＧａＮ、Ａｌ２Ｏ３などの材料で形成してよい。フィールドプレート用絶縁層６の材料は、ｎ型酸化ガリウム基板１の材料である酸化ガリウムよりも絶縁破壊限界強度が大きいことが好ましい。
次に、図５（ｂ）に示すように、フィールドプレート用絶縁層６を形成する領域をマスクするフォトレジスト９ｃを形成する。その後、図５（ｃ）に示すようにウェットエッチングあるいはドライエッチングによってフォトレジスト９ｃでマスクされていない部分のフィールドプレート用絶縁層を除去し、ｐ型酸化物半導体層４ａ上にフィールドプレート用絶縁層６を残存させる。そして、フォトレジスト９ｃを除去する。
次に、図６（ａ）に示すように、ｎ型酸化ガリウム基板１の第１の主面に、開口を有するフォトレジスト９ｄを形成する。ｎ型酸化ガリウム基板１とアノード電極３とのショットキー接合部の全部、ｐ型酸化物半導体層４ａとアノード電極３とのオーミック接合部、およびショットキー接合部を取り囲むフィールドプレート用絶縁層６の一部領域を含む位置に開口が位置するようにフォトレジスト９ｄは設けられる。
その後、図６（ｂ）に示すように、ｎ型酸化ガリウム基板１の第１の主面側に蒸着法やスパッタリング法によってアノード電極３となる金属材料を堆積させて、ｎ型酸化ガリウム基板１にショットキー接合され、ｐ型酸化物半導体層４にオーミック接合されたアノード電極３を形成する。アノード電極３となる金属材料は、ｎ型酸化ガリウム基板１の仕事関数よりも仕事関数が大きい金属である。例えば、電子ビーム蒸着でＮｉを１００ｎｍの厚さで堆積させ、その後、電子ビーム蒸着でＡｇを３００ｎｍの厚さでＮｉ上に堆積させて、２層構造のアノード電極３を形成してよい。
そして、図６（ｃ）に示すように、フォトレジスト９ｄを除去することで半導体装置１０を製造することができる。
なお、ｎ型酸化ガリウム基板１とショットキー接合されｐ型酸化物半導体層４ａとオーミック接合されたアノード電極３をＮｉで形成した場合には、加熱処理を行わなくても、ｎ型酸化ガリウム基板１とのショットキー接合と、ｐ型酸化物半導体層４ａとのオーミック接合が形成される。しかし、ｐ型酸化物半導体層４ａとアノード電極３との接触抵抗を低減させるために、フォトレジスト９ｄの除去前あるいは除去後に、ｐ型酸化物半導体層４ａを構成するｐ型酸化物半導体が酸化しない２００℃以下の温度で加熱処理を行ってもよい。また、さらに高い温度で加熱処理を行う場合には、ｐ型酸化物半導体層４ａおよびガードリング４ｂを覆うキャップ層をＧａＮなどで形成することで、ｐ型酸化物半導体を酸化させずに加熱することができる。
次に、本発明の半導体装置１０の動作について説明する。
半導体装置１０のアノード電極３とカソード電極２との間には、半導体装置１０の外部に設けられた電気回路から電圧が印加される。カソード電極２の電位に対して、アノード電極３の電位が高い電圧が印加される場合を順バイアスといい、カソード電極２の電位に対してアノード電極３の電位が低い電圧が印加される場合を逆バイアスという。半導体装置１０は、ショットキーバリアダイオードであるので、順バイアスが印加された場合には、アノード電極３からカソード電極２に順方向電流が流れ、逆バイアスが印加された場合には、アノード電極３とカソード電極２との間に流れる電流は遮断される。
図７は、本実施の形態１における半導体装置の動作を示す模式断面図である。図７（ａ）は、半導体装置１０に電気回路８０から逆バイアスが印加された場合のｎ型酸化ガリウム基板１内に形成される空乏層９０の様子を示した模式断面図であり、図７（ｂ）は、半導体装置１０に電気回路８０から順バイアスが印加された場合のｎ型酸化ガリウム基板１内に形成される空乏層９０の様子を示した模式断面図である。図中、点線で示した線はｎ型酸化ガリウム基板１内に形成される空乏層９０の端部である。
半導体装置１０は、ｎ型酸化ガリウム基板１とｐ型酸化物半導体層４ａおよびガードリング４ｂとが窒化物層７を介してＰＮ接合を形成しているので、ｎ型酸化ガリウム基板１内に空乏層９０が形成されている。なお、窒化物層７は絶縁物であるので、ｎ型酸化ガリウム基板１とｐ型酸化物半導体層４ａおよびガードリング４ｂとが窒化物層７を介して接合された構成をＰＩＮ接合と呼んでもよいが、ＳｉやＳｉＣなどの一般的な半導体材料で形成された半導体装置では、終端構造にＰＩＮ接合が用いられることはなく、終端構造にはＰＮ接合が用いられるので、本実施の形態ではＰＮ接合と呼ぶ。
図７（ａ）に示すように、半導体装置１０に逆バイアスを印加すると、ｐ型酸化物半導体層４ａはアノード電極３とオーミック接合されており、ｎ型酸化ガリウム基板１はカソード電極２とオーミック接合されているため、ｐ型酸化物半導体層４ａの電位はｎ型酸化ガリウム基板１の電位より低くなる。この結果、図７（ａ）に示すように、空乏層９０の厚さは厚くなり、ピンチオフ状態となって、空乏層９０がｎ型酸化ガリウム基板１とアノード電極３とのショットキー接合部の全体を覆うようになる。空乏層９０は絶縁体であるので、アノード電極３とカソード電極２との間に印加された逆バイアスの電圧の大部分は空乏層９０に印加され、ｎ型酸化ガリウム基板１とアノード電極３とのショットキー接合部に印加される電圧は空乏層９０がない場合に比べて大幅に低減される。この結果、ショットキーバリアダイオードである半導体装置１０の逆方向耐圧を向上させることができる。
一方、図７（ｂ）に示すように、半導体装置１０に順バイアスを印加すると、ｐ型酸化物半導体層４ａはアノード電極３とオーミック接合されており、ｎ型酸化ガリウム基板１はカソード電極２とオーミック接合されているため、ｐ型酸化物半導体層４ａの電位はｎ型酸化ガリウム基板１の電位より高くなる。この結果、図７（ｂ）に示すように、空乏層９０の厚さは薄くなり、ｎ型酸化ガリウム基板１とアノード電極３とのショットキー接合部に空乏層９０がない領域が形成され、電子がｎ型酸化ガリウム基板１からアノード電極３に移動する。すなわち、アノード電極３からカソード電極２に向かって電流が流れ、ショットキーバリアダイオードである半導体装置１０は導通状態となる。
このように、本実施の形態に関する半導体装置１０は、ｎ型酸化ガリウム基板１を用いて構成したショットキーバリアダイオードであっても、たとえば特許文献２に記された炭化珪素半導体（ＳｉＣ）で形成されたショットキーバリアダイオードのように、ショットキー接合部の周囲に隣接してＰＮ接合部を設けることで、ＰＮ接合部によって形成される空乏層を利用してショットキーバリアダイオードの逆方向耐圧を向上させることができる。このようなＰＮ接合による終端構造はＳｉＣで形成されたショットキーバリアダイオードでは多く用いられているが、ＳｉＣを用いたショットキーバリアダイオードではＰＮ接合部のｐ型半導体とｎ型半導体との間に絶縁層を設けてＰＩＮ接合とする必要がないため、ｐ型半導体とｎ型半導体との間に絶縁層を設けることはない。
酸化ガリウム半導体は、ＳｉやＳｎなどのｎ型不純物を添加することでｎ型キャリア濃度を容易に制御することが可能である反面、ｐ型不純物の添加によってｐ型キャリア濃度を制御することは極めて困難であり、これまでにｐ型不純物の添加によって明確なホール伝導を観測したという報告はない。従って、ＳｉＣで形成されたショットキーバリアダイオードのように、ｎ型酸化ガリウム基板１内へのｐ型不純物の添加によってｐ型半導体を形成してショットキー接合部の耐圧を向上させることはできない。
しかしながら、本実施の形態に関する半導体装置１０は、ｎ型酸化ガリウム基板１の内部ではなく、ｎ型酸化ガリウム基板１上、すなわちｎ型酸化ガリウム基板１の表面に、ショットキー接合部を取り囲んでｐ型酸化物半導体層４ａを形成することで、ｎ型酸化ガリウム基板１とｐ型酸化物半導体層４ａとのＰＮ接合によって、ｎ型酸化ガリウム基板１内に空乏層９０が形成される構成を実現している。
そして、本実施の形態に関する半導体装置１０は、ｎ型酸化ガリウム基板１とｐ型酸化物半導体層４ａとの間に窒化物層７を設けたので、ｐ型酸化物半導体層４ａのｐ型酸化物半導体がｎ型酸化ガリウム基板１に接触して、ｎ型酸化ガリウム基板１の酸素によって酸化されてｐ型の伝導性を消失することがない構成とした。この結果、本実施の形態に関する半導体装置１０では、ｐ型酸化物半導体層４ａが設計通りのｐ型の伝導性を有するので、ｐ型酸化物半導体層４ａとｎ型酸化ガリウム基板１とのＰＮ接合によって形成される空乏層９０の大きさを設計通りの大きさにすることができるため、設計通りの逆方向耐圧の半導体装置１０を得ることができる。
また、ｐ型酸化物半導体層４ａがｐ型不純物を含有している場合であっても、ｐ型キャリア濃度は、ｐ型酸化物半導体を構成する金属酸化物の金属原子欠損とｐ型不純物との合計であるから、ｎ型酸化ガリウム基板１とｐ型酸化物半導体層４ａとの間に窒化物層７を設けることで、ｐ型酸化物半導体が酸化されて金属原子欠損によるｐ型キャリア濃度の低下を防止できるので、ｐ型酸化物半導体全体としてｐ型の伝導度が低下することを防止することができ、設計通りの逆方向耐圧の半導体装置１０を得ることができる。
半導体装置が、ｎ型酸化ガリウム基板１とｐ型酸化物半導体層４ａとの間に窒化物層を有さず、本実施の形態に関する半導体装置１０とは異なる構成であっても、ｐ型酸化物半導体層４ａがｎ型酸化ガリウム基板１の酸素によって酸化される量が少なければ、ｐ型酸化物半導体層４ａのｐ型の伝導性が消失せずにｎ型酸化ガリウム基板１内に空乏層を形成することができる場合があるとも考えられる。しかし、このような場合には、ｐ型酸化物半導体層４ａが酸化される量が制御されたものではないため、基板内位置のばらつきなどによる製造条件の誤差や、使用中の経時変化によって、ｐ型酸化物半導体層４ａが酸化される量が変化するため、逆方向耐圧のばらつきが大きくなり、製造歩留りの低下や信頼性の低下といった問題を生じることになる。
これに対し、本実施の形態に関する半導体装置１０は、ｎ型酸化ガリウム基板１とｐ型酸化物半導体層４ａとの間に窒化物層７を設けた構成としたので、ｎ型酸化ガリウム基板１によるｐ型酸化物半導体層４ａの酸化を抑制し、ｐ型酸化物半導体層４ａが酸化によってｐ型の伝導性を消失しないので安定した逆方向耐圧が得られ、製造歩留りを向上させ信頼性を向上させることができる。
本実施の形態１では、窒化物層７がｐ型酸化物半導体層４ａの酸化を抑制する効果について説明したが、窒化物層７は、ｎ型酸化ガリウム基板１とガードリング４ｂとの間にも設けられているので、ガードリング４ｂの酸化を抑制し、ガードリング４ｂのｐ型の伝導性が消失することを抑制する。よって、ガードリング４ｂによって形成される空乏層を安定させることができる。この結果、ｐ型酸化物半導体層４ａの場合と同様に、半導体装置１０の逆方向耐圧を安定させて、製造歩留りを向上させ信頼性を向上させることができる。すなわち、本実施の形態に関する構成によって、ｎ型酸化物半導体層で形成された半導体装置の活性領域の周囲に隣接してｐ型酸化物半導体層を設けて終端構造を形成した場合であっても、ｎ型酸化物半導体層とｐ型酸化物半導体層との間に窒化物層７を設けたので、ｎ型酸化物半導体層の酸素によってｐ型酸化物半導体層が酸化されることを防止することができる。
なお、本実施の形態１では、ｐ型酸化物半導体層４ａおよび窒化物層７がｎ型酸化ガリウム基板１の表面に設けられた半導体装置について説明したが、半導体装置の構成はこれに限らない。例えば、予めｎ型酸化ガリウム基板１にエッチングなどによって凹部を形成し、その後、この凹部を埋設するように窒化物層７およびｐ型酸化物半導体層４ａを形成することで、ＳｉＣを用いたショットキーバリアダイオードのように、ｎ型酸化ガリウム基板１内にｐ型酸化物半導体層４ａおよび窒化物層７が設けられた半導体装置を構成してもよい。
実施の形態２．
図８は、本発明の実施の形態２における半導体装置を示す断面図である。図８において、図１と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。本発明の実施の形態１とは、窒化物層７ａを、ｎ型酸化物半導体層であるｎ型酸化ガリウム基板１とｐ型酸化物半導体からなるｐ型酸化物半導体層４ａおよびガードリング４ｂとの間のみに設けた構成が相違している。
図８に示すように、半導体装置２０の窒化物層７ａは、ｐ型酸化物半導体層４ａおよびガードリング４ｂが設けられた場所にのみ設けられている。窒化物層７ａは、ｎ型酸化物半導体層であるｎ型酸化ガリウム基板１によるｐ型酸化物半導体の酸化を防止するために設けられるものであるから、ｎ型酸化ガリウム基板１とｐ型酸化物半導体層４ａおよびガードリング４ｂとの間に設けられていればよく、実施の形態１で説明した半導体装置１０のようにｎ型酸化ガリウム基板１の第１の主面のうちショットキー接合部を除く部分の全体に設けなくてもよい。
図８に示す半導体装置２０は、窒化物層７ａとｐ型酸化物半導体とが設けられている場所が同一なので製造プロセスを簡略化することができる。すなわち、実施の形態１の図３（ｂ）で示したように、ｎ型酸化ガリウム基板１の第１の主面の全体に窒化物層を形成した後、図３（ｃ）、図３（ｄ）のプロセスを省略し、図４（ａ）に示すように、第１の主面の全体に形成した窒化物層の上にｐ型酸化物半導体層４を形成すればよい。それ以後は、図４（ｂ）に示すように所定の領域にマスキングしてエッチングによって不要な部分の窒化物層とｐ型酸化物半導体層とを除去すればよい。
以上のように、図８に示した構成の半導体装置２０であっても実施の形態１で示した半導体装置１０と同様の効果が得られる。さらに、製造プロセスを簡略化できるため半導体装置２０の製造コストを低減することができる。
図９は、本実施の形態２における他の構成の半導体装置を示す断面図である。図９において、図１と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。本発明の実施の形態１とは、窒化物層７ｂを、ｎ型酸化ガリウム基板１とｐ型酸化物半導体からなるｐ型酸化物半導体層４ａとの間のみに設け、かつ、ガードリング５をｐ型酸化物半導体層４ａとは異なるｐ型半導体材料で形成した構成が相違している。
図９に示すように、半導体装置３０の窒化物層７ｂは、ショットキー接合部の周囲に隣接して設けられたｐ型酸化物半導体層４ａとｎ型酸化ガリウム基板１との間のみに設けられている。ガードリング５は、ｐ型酸化物半導体層４ａとは異なる材料のｐ型半導体で形成されており、例えば、ｐ型不純物を添加したＧａＮで構成してよい。ガードリング５をＧａＮで形成する場合には、窒化物層７ｂとｐ型酸化物半導体層４ａとを形成した後に、ＣＶＤなどの成膜プロセスによって形成してよい。このように酸化によってｐ型の伝導性を消失しないｐ型半導体でガードリング５を形成した場合には、ガードリング５とｎ型酸化ガリウム基板１との間に窒化物層を設けなくてもよい。
図９に示す構成の半導体装置３０であっても、ｐ型酸化物半導体からなるｐ型酸化物半導体層４ａがｎ型酸化ガリウム基板１の酸素によって酸化されることを窒化物層７ｂが防止するので、実施の形態１で示した半導体装置１０と同様の効果を得ることができる。
なお、図８に示した半導体装置２０および図９に示した半導体装置３０では、ガードリング４ｂおよびガードリング５が２重である場合について示したが、実施の形態１で説明したようにガードリングは１重あるいは３重以上であってもよく、ガードリングがない構成の半導体装置であってもよい。
実施の形態３．
図１０は、本発明の実施の形態３における半導体装置を示す断面図および上面図である。図１０（ａ）は、半導体装置４０の構成を示す断面図であり、図１０（ｂ）は、半導体装置４０の構成を示す上面図である。図１０（ａ）および図１０（ｂ）において、図１と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。本発明の実施の形態１とは、カソード電極２ｃがｎ型酸化ガリウム基板１の第１の主面、すなわちアノード電極３と同一の主面に設けられた構成が相違している。
図１０（ａ）に示すように、半導体装置４０は、ｎ型酸化物半導体層であるｎ型酸化ガリウム基板１の第１の主面に、ｎ型酸化ガリウム基板１とショットキー接合されたアノード電極３が設けられており、ｎ型酸化ガリウム基板１とアノード電極３とのショットキー接合部の周囲に隣接してｐ型酸化物半導体層４ａが設けられている。また、ｐ型酸化物半導体層４ａはアノード電極３とオーミック接合されており、ｐ型酸化物半導体層４ａ上にはフィールドプレート用絶縁層６が設けられている。さらに、ｐ型酸化物半導体層４ａの外側にはガードリング４ｂが設けられており、ｐ型酸化物半導体層４ａおよびガードリング４ｂとｎ型酸化ガリウム基板１との間には窒化物層７ｃが設けられている。すなわち、半導体装置４０のｎ型酸化ガリウム基板１の第１の主面のガードリング４ｂよりも中心側の構成は、実施の形態１に示した半導体装置１０と同一である。
図１０（ａ）の半導体装置４０は、ガードリング４ｂの外側にカソード電極２ｃが設けられており、ｎ型酸化ガリウム基板１の第２の主面にはカソード電極は設けられていない。ｎ型酸化ガリウム基板１の第１の主面に設けられたカソード電極２ｃは、ｎ型酸化ガリウム基板１とオーミック接合されている。カソード電極２ｃは、実施の形態１で示したように、例えば、第１層をＴｉで形成して第２層をＡｇで形成してよい。図１０（ｂ）では、カソード電極２ｃがｎ型酸化ガリウム基板１とアノード電極３とのショットキー接合部の周囲を取り囲むように構成したが、カソード電極２ｃは、必ずしもショットキー接合部を取り囲んで設けられなくてよく、ｎ型酸化ガリウム基板１の第１の主面にオーミック接合されて設けられていればよい。
本実施の形態３で説明した半導体装置４０においても、ｐ型酸化物半導体からなるｐ型酸化物半導体層４ａおよびガードリング４ｂとｎ型酸化ガリウム基板１との間に窒化物層７ｃを設けたので、ｐ型酸化物半導体層４ａおよびガードリング４ｂがｎ型酸化ガリウム基板１の酸素によって酸化されてｐ型の伝導性を消失することがない。従って、実施の形態１で説明したように、ｐ型酸化物半導体層４ａおよびガードリング４ｂによってｎ型酸化ガリウム基板１内に形成される空乏層によってショットキーバリアダイオードである半導体装置４０の逆方向耐圧を向上させることができる。
なお、図１０（ａ）に示した半導体装置４０においても、他の実施の形態で説明した半導体装置と同様に、ガードリング４ｂは２重に限らず、１重あるいは３重以上であってもよく、ガードリング４ｂがない構成であってもよい。また、窒化物層７ｃは、少なくともｎ型酸化ガリウム基板１とｐ型酸化物半導体層４ａとの間に設けられていればよい。
実施の形態４．
図１１は、本発明の実施の形態４における半導体装置を示す断面図および一部上面図である。図１１（ａ）は、半導体装置５０の構成を示す断面図であり、図１１（ｂ）は、半導体装置５０の構成を、アノード電極３およびフィールドプレート用絶縁層６を省略して示した上面図である。図１１（ａ）および図１１（ｂ）において、図１と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。本発明の実施の形態１とは、終端構造を構成するｐ型酸化物半導体層４ａよりも中心側に複数のｐ型酸化物半導体層４ｃを有し、アノード電極３がｎ型酸化ガリウム基板１に複数箇所でショットキー接合された構成が相違している。
図１１（ａ）に示すように、半導体装置５０は、ｎ型酸化物半導体層であるｎ型酸化ガリウム基板１の第２の主面に、ｎ型酸化ガリウム基板１にオーミック接合されたカソード電極２が設けられている。なお、カソード電極２は、実施の形態３に示した半導体装置のようにｎ型酸化ガリウム基板１の第１の主面に設けられていてもよい。
ｎ型酸化ガリウム基板１の第１の主面には、ｎ型酸化ガリウム基板１とショットキー接合されたアノード電極３が設けられており、ショットキー接合部の周囲に隣接してｐ型酸化物半導体層４ａが設けられている。ｐ型酸化物半導体層４ａとｎ型酸化ガリウム基板１との間には、窒化物層７ｄが設けられており、ｐ型酸化物半導体層４ａがｎ型酸化ガリウム基板１の酸素によって酸化することを防止している。また、ｐ型酸化物半導体層４ａの一部領域の上にはフィールドプレート用絶縁層６が設けられており、さらにフィールドプレート用絶縁層６の一部領域の上にはアノード電極３が設けられている。また、アノード電極３はｐ型酸化物半導体層４ａとオーミック接合されている。このようにｐ型酸化物半導体層４ａの周辺構造は、実施の形態１に示した半導体装置と同様の構成になっており、ｐ型酸化物半導体層４ａは半導体装置５０の終端構造を構成している。なお、図１１（ａ）の半導体装置５０では、ｐ型酸化物半導体層４ａの外側にガードリングを設けていないが、実施の形態１に示した半導体装置と同様にガードリングを設けてもよい。
ｐ型酸化物半導体層４ａの内側には、ｐ型酸化物半導体層４ａと同一のｐ型酸化物半導体からなるｐ型酸化物半導体層４ｃが設けられており、ｐ型酸化物半導体層４ｃはアノード電極３とオーミック接合されている。図１１（ａ）および図１１（ｂ）に示すように、ｐ型酸化物半導体層４ｃは、２重のリング状に設けられており、ｐ型酸化物半導体層４ｃと他のｐ型酸化物半導体層４ｃとの間、および、ｐ型酸化物半導体層４ｃとｐ型酸化物半導体層４ａとの間には、ｎ型酸化ガリウム基板１とアノード電極３とのショットキー接合部が設けられている。すなわち、アノード電極３が、ｎ型酸化ガリウム基板１の第１の主面に複数箇所でショットキー接合されており、アノード電極３とｎ型酸化ガリウム基板１との複数箇所のショットキー接合部の間には、ｐ型酸化物半導体層であるｐ型酸化物半導体層４ａあるいはｐ型酸化物半導体層４ｃのうち少なくともいずれか一方が隣接して設けられている。ｐ型酸化物半導体層４ｃとｎ型酸化ガリウム基板１との間には、ｐ型酸化物半導体層４ｃが酸化されることを防止するために窒化物層７ｄが設けられている。
ｐ型酸化物半導体層４ａとｐ型酸化物半導体層４ｃとは同一のｐ型酸化物半導体材料で形成されている。つまり、図１１（ｂ）に示すように、ｎ型酸化ガリウム基板１の第１の主面上に窒化物層を介して形成されたｐ型酸化物半導体層の一部領域を窒化物層とともに複数箇所除去して、ｎ型酸化ガリウム基板１とアノード電極３とのショットキー接合部を複数形成している。図１１（ａ）および図１１（ｂ）に示す半導体装置５０では、ショットキー接合部は２重の同心円状に形成されているが、複数のストライプ状あるは複数のドットからなるドットパターン状に形成されていてもよい。このような構造は、ｎ型酸化ガリウム基板１上に窒化物層とｐ型酸化物半導体層とを形成した後に、ショットキー接合部を形成する位置に開口を有するフォトレジストを形成して、ドライエッチングまたはウェットエッチングによって開口部の窒化物層とｐ型酸化物半導体層とを除去することで形成することができる。
次に、半導体装置５０の動作について説明する。
半導体装置５０のアノード電極３とカソード電極２との間に外部の電気回路から逆バイアスの電圧が印加されると、実施の形態１で説明したように、ｐ型酸化物半導体層４ａおよびｐ型酸化物半導体層４ｃとｎ型酸化ガリウム基板１とによってｎ型酸化ガリウム基板１内に形成される空乏層が厚くなりピンチオフ状態となって、ｎ型酸化ガリウム基板１とアノード電極３とのショットキー接合部が空乏層によって覆われる。この結果、半導体装置５０に印加された逆バイアスの電圧の大部分が空乏層に印加され、ショットキー接合部に印加される電圧が大幅に低減されて半導体装置５０の逆方向耐圧が向上する。
一方、半導体装置５０のアノード電極３とカソード電極２との間に外部の電気回路から順バイアスの電圧が印加されると、実施の形態１で説明したように、ｐ型酸化物半導体層４ａおよびｐ型酸化物半導体層４ｃとｎ型酸化ガリウム基板１とによってｎ型酸化ガリウム基板１内に形成される空乏層が薄くなり、ｎ型酸化ガリウム基板１とアノード電極３とのショットキー接合部に空乏層９０がない領域が形成され、アノード電極３からカソード電極２に向かって電流が流れて半導体装置５０は導通状態となる。
そして、半導体装置５０に流れる順方向の電流が増加し、半導体装置５０に印加される順バイアスの電圧が大きくなり、ｎ型酸化ガリウム基板１とｐ型酸化物半導体層４ｃとのＰＮ接合の内蔵電位を超えると、ｐ型酸化物半導体層４ｃから窒化物層７ｄを介してｎ型酸化ガリウム基板１内にホールが注入され、半導体装置５０に流れる電流におけるホール電流の割合が増加するようになる。このため、図１１に示した半導体装置５０の構成によって、順方向電流が大きい場合の特性を向上させることができ、この結果、半導体装置５０のサージ耐量を増加させることができる。
以上のように半導体装置５０は、ｐ型酸化物半導体層４ｃとｎ型酸化ガリウム基板１とのＰＮ接合部に流れる順方向電流を利用する構成であるため、ｐ型酸化物半導体層４ｃとｎ型酸化ガリウム基板１と間に設けられた窒化物層７ｄの層厚は薄い方が好ましい。実施の形態１で説明したように、窒化物層７ｄの層厚が５ｎｍ以下であればトンネル電流が流れるため、ｐ型酸化物半導体層４ｃとｎ型酸化ガリウム基板１とのＰＮ接合部によって大きな順方向電流を流すことができるので好ましい。窒化物層７ｄは、ｐ型酸化物半導体層４ｃがｎ型酸化ガリウム基板１の酸素によって酸化されることを防止するためのものであるから、窒化物層７ｄは単層膜であってもよく、０．３ｎｍ以上の層厚があれば十分である。すなわち、窒化物層７ｄは単層膜以上の層厚であり５ｎｍ以下がより好ましい。または、窒化物層７ｄは０．３ｎｍ以上５ｎｍ以下がより好ましい。
実施の形態５．
図１２は、本発明の実施の形態５における半導体装置を示す断面図である。図１２において、図１と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。本発明の実施の形態１とは、ｎ型酸化ガリウム基板１の第１の主面上にｎ型酸化ガリウムエピタキシャル層８が設けられ、ｎ型酸化ガリウムエピタキシャル層８とアノード電極３とがショットキー接合されている構成が相違している。すなわち、実施の形態１に示した半導体装置では、ｎ型酸化物半導体層をｎ型酸化ガリウム基板１で構成していたが、本実施の形態５の半導体装置６０では、ｎ型酸化ガリウム基板１とｎ型酸化ガリウム基板１上に設けられたｎ型酸化ガリウムエピタキシャル層８とがｎ型酸化物半導体層を構成している。なお、本実施の形態５において、ｎ型酸化物半導体層の第１の主面とはｎ型酸化ガリウムエピタキシャル層８の表面をいい、ｎ型酸化物半導体層の第２の主面とはｎ型酸化ガリウム基板１の第２の主面と同一の面をいう。
また、本実施の形態５では、実施の形態１に示した構成の半導体装置のｎ型酸化ガリウム基板１からなるｎ型酸化物半導体層を、ｎ型酸化ガリウムエピタキシャル層８とｎ型酸化ガリウム基板１とからなるｎ型酸化物半導体層に置き換えた構成の半導体装置について説明するが、実施の形態２から実施の形態４に示した構成の半導体装置のｎ型酸化ガリウム基板１からなるｎ型酸化物半導体層を、ｎ型酸化ガリウムエピタキシャル層８とｎ型酸化ガリウム基板１とからなるｎ型酸化物半導体層に置き換えて半導体装置を構成してもよい。ただし、実施の形態３に示したカソード電極２がアノード電極３と同じくｎ型酸化ガリウム基板１の第１の主面に形成される半導体装置にあっては、ｎ型酸化ガリウムエピタキシャル層８とカソード電極２とをオーミック接合させてもよいが、カソード電極２とｎ型酸化ガリウム基板１とのオーミック接合の接触抵抗を小さくするために、カソード電極２が設けられる部分のｎ型酸化ガリウムエピタキシャル層を除去するか、カソード電極２を設ける部分のｎ型酸化ガリウムエピタキシャル層のｎ型不純物を増加させることが好ましい。
ｎ型酸化ガリウムエピタキシャル層８は、ｎ型酸化ガリウム基板１よりもｎ型キャリア濃度が低い層である。ここで、ｎ型キャリア濃度とは、実施の形態１で説明したように酸化ガリウムの酸素欠損と添加されたｎ型不純物との合計の濃度である。ｎ型酸化ガリウムエピタキシャル層８は、ｎ型酸化ガリウム基板１の第１の主面に、有機金属気相成長（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ハイドライド気相成長（ＨＶＰＥ：Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）法などの方法によって形成することができる。
例えば、ＭＢＥ法でｎ型酸化ガリウムエピタキシャル層８を形成する場合には、成長原料として、Ｇａ金属、ＳｎＯ２粉末、オゾン（５％）と酸素（９５％）との混合ガスを用い、成長温度を５４０℃から５７０℃とすることで、ｎ型不純物としてＳｎが添加されたｎ型酸化ガリウムエピタキシャル層８をｎ型酸化ガリウム基板１の第１の主面上に形成することができる。
半導体装置６０は、ｎ型酸化ガリウム基板１の第１の主面上に、ｎ型酸化ガリウムエピタキシャル層８とショットキー接合されたアノード電極３が設けられており、ｎ型酸化ガリウムエピタキシャル層８とアノード電極３とのショットキー接合部の周囲にはショットキー接合部に隣接してｐ型酸化物半導体層４ａが設けられている。ｐ型酸化物半導体層４ａとｎ型酸化ガリウムエピタキシャル層８との間には、ｎ型酸化ガリウムエピタキシャル層８の酸素によってｐ型酸化物半導体層４ａが酸化されることを防止するために窒化物層７が設けられている。アノード電極３とｐ型酸化物半導体層４ａとはオーミック接合されている。ｐ型酸化物半導体層４ａ上にはフィールドプレート用絶縁層６が設けられており、アノード電極３がフィールドプレート用絶縁層６の上にも設けられることで、フィールドプレート構造を構成している。また、ｐ型酸化物半導体層４ａの外側には、ガードリング４ｂが設けられ、ｐ型酸化物半導体層４ａとガードリング４ｂとが終端構造を構成している。窒化物層７は、ｐ型酸化物半導体からなるガードリング４ｂとｎ型酸化ガリウムエピタキシャル層８との間にも設けられている。
また、ｎ型酸化ガリウム基板１の第２の主面には、ｎ型酸化ガリウム基板１の第２の主面とオーミック接合されたカソード電極２が設けられている。ｎ型酸化ガリウム基板１は、ｎ型キャリア濃度が１×１０１７ｃｍ−３から１×１０１８ｃｍ−３程度であるため、カソード電極２とのオーミック接合を容易に形成することができるが、ｎ型酸化ガリウムエピタキシャル層８はｎ型キャリア濃度がｎ型酸化ガリウム基板１より低いため、カソード電極２とオーミック接合させることが困難な場合がある。このため、実施の形態３に示した半導体装置のように、カソード電極２をアノード電極３と同じｎ型酸化ガリウム基板１の第１の主面に設ける場合には、カソード電極２を設ける領域のｎ型酸化ガリウムエピタキシャル層８を除去して、カソード電極２とｎ型酸化ガリウム基板１とをオーミック接合させるか、カソード電極２を設ける領域のｎ型酸化ガリウムエピタキシャル層８にｎ型不純物を添加してカソード電極２とｎ型酸化ガリウムエピタキシャル層８とをオーミック接合させることが望ましい。
半導体装置６０は、ｎ型酸化ガリウム基板１よりもｎ型キャリア濃度が低いｎ型酸化ガリウムエピタキシャル層８を備えているので、半導体装置６０のアノード電極３とカソード電極２との間に印加される電圧が、ｎ型酸化ガリウム基板１よりも比抵抗が大きいｎ型酸化ガリウムエピタキシャル層８に印加されるようになる。したがって、半導体装置６０の耐圧を向上させることができる。
また、ｎ型酸化ガリウムエピタキシャル層８は、ｎ型酸化ガリウム基板１上にホモエピタキシャル成長させた膜であるため、ｎ型酸化ガリウム基板１よりも高精度にｎ型キャリア濃度を制御することができ、半導体装置６０の特性ばらつきを抑制して半導体装置６０の信頼性を高めることができる。なお、ｎ型酸化ガリウムエピタキシャル層８のｎ型キャリア濃度は、必ずしもｎ型酸化ガリウム基板１より低くなくてもよく、ｎ型酸化ガリウム基板１と同等、あるいはｎ型酸化ガリウム基板１より高くてもよい。
なお、実施の形態１から実施の形態５では、ｎ型酸化物半導体層の材料が酸化ガリウムである場合について説明したが、ｎ型酸化物半導体層の材料が酸化亜鉛や酸化インジウムなど他の金属酸化物からなるｎ型酸化物半導体であってもよい。ｎ型酸化物半導体層の材料が酸化ガリウム以外の他の金属酸化物からなる場合であっても、ｎ型酸化物半導体層に接してｐ型酸化物半導体層を形成すると、ｎ型酸化物半導体層の酸素によってｐ型酸化物半導体層のｐ型酸化物半導体が酸化されてｐ型の伝導性を消失する。しかし、本発明の実施の形態で説明したように、ｎ型酸化物半導体層とｐ型酸化物半導体層との間に窒化物層を設けることで、ｐ型酸化物半導体層のｐ型酸化物半導体が酸化されてｐ型の伝導性を消失することを防止することができ、各実施の形態で説明した半導体装置と同様の効果が得られる。
また、ｎ型酸化物半導体層を酸化亜鉛や酸化インジウムなど酸化ガリウム以外の金属酸化物からなるｎ型酸化物半導体で形成する場合には、ｎ型酸化物半導体層の表面に含まれる金属酸化物の金属を窒化させて窒化物層を形成してもよく、酸化ガリウムと同様、熱窒化法やアンモニア窒化法によって金属酸化物の金属を窒化させることができる。
また、本発明の実施の形態では、ｎ型酸化物半導体層がｎ型酸化ガリウム基板からなる場合と、ｎ型酸化ガリウム基板とｎ型酸化ガリウム基板上に設けられたｎ型酸化ガリウムエピタキシャル層とからなる場合について説明したが、ｎ型酸化物半導体層は、絶縁物の基板上に形成されたｎ型酸化物半導体層であってもよい。このようにｎ型酸化物半導体層を基板上に形成する場合には、実施の形態３で説明したように、アノード電極とカソード電極とが同一の主面上に設けられた構造の半導体装置を構成するとよい。
また、実施の形態１から実施の形態５では、半導体装置がショットキーバリアダイオードである場合について説明したが、半導体装置は他の構成のダイードやトランジスタなどの半導体装置であってよい。例えば、各実施の形態で説明した本発明の構成を酸化ガリウムなどの酸化物半導体で形成したＭＥＳＦＥＴ（Ｍｅｔａｌ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）のショットキーゲートの終端構造として用いてもよい。また、酸化物半導体で形成したＭＥＳＦＥＴ、ＭＯＳＦＥＴ、ＭＩＳＦＥＴ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）などの半導体装置のドレインやソースなどｎ型酸化物半導体層にオーミック接合された電極の周囲に設けられる終端構造として用いてもよい。すなわち、電極がｎ型酸化物半導体層にオーミック接合されたオーミック接合部の周囲にｐ型酸化物半導体からなる終端構造を設け、ｎ型酸化物半導体層とｐ型酸化物半導体層との間に窒化物層を設けて、ｎ型酸化物半導体層の酸素によってｐ型酸化物半導体層が酸化されることを防止してもよい。
１ ｎ型酸化ガリウム基板、２，２ｃ カソード電極、３ アノード電極、４，４ａ，４ｃ ｐ型酸化物半導体層、４ｂ，５ ガードリング、６ フィールドプレート用絶縁層、７，７ａ，７ｂ，７ｃ，７ｄ 窒化物層、８ ｎ型酸化ガリウムエピタキシャル層、９ｂ，９ｃ，９ｄ フォトレジスト、１０，２０，３０，４０，５０，６０ 半導体装置、８０ 電気回路、９０ 空乏層、Ｗ 膜厚。

Claims (15)

  1. ｎ型酸化物半導体層（１、８）と、
    前記ｎ型酸化物半導体層（１、８）の第１の主面に接合された第１の電極（３）と、
    前記ｎ型酸化物半導体層（１、８）の前記第１の主面、または、前記第１の主面の裏側の面である第２の主面に設けられた第２の電極（２）と、
    を備え、
    前記第１の電極（３）と前記第２の電極（２）との間に設けられた前記ｎ型酸化物半導体層（１、８）を介して前記第１の電極（３）と前記第２の電極（２）との間に電流が流れる半導体装置であって、
    前記第１の電極（３）と前記ｎ型酸化物半導体層（１、８）とが接合された接合部に隣接して設けられたｐ型酸化物半導体層（４ａ、４ｃ）と、
    前記ｐ型酸化物半導体層（４ａ、４ｃ）と前記ｎ型酸化物半導体層（１、８）との間に設けられた窒化物層（７、７ａ、７ｂ、７ｃ、７ｄ）と、
    を備えた半導体装置。
  2. 前記窒化物層（７、７ａ、７ｂ、７ｃ、７ｄ）は、前記ｎ型酸化物半導体層（１、８）の表面に設けられ、
    前記ｐ型酸化物半導体層（４ａ、４ｃ）は、前記窒化物層（７、７ａ、７ｂ、７ｃ、７ｄ）上に設けられた請求項１に記載の半導体装置。
  3. 前記窒化物層（７、７ａ、７ｂ、７ｃ、７ｄ）の層厚は、０．３ｎｍ以上５ｎｍ以下である請求項１または請求項２に記載の半導体装置。
  4. 前記ｎ型酸化物半導体層（１、８）の材料は、酸化ガリウムである請求項１から３のいずれか１項に記載の半導体装置。
  5. 前記ｎ型酸化物半導体層は、ｎ型酸化ガリウム基板（１）からなる請求項４に記載の半導体装置。
  6. 前記ｎ型酸化物半導体層は、ｎ型酸化ガリウム基板（１）と、前記ｎ型酸化ガリウム基板（１）上に設けられたｎ型酸化ガリウムエピタキシャル層（８）とからなり、
    前記第１の電極（３）が、前記ｎ型酸化ガリウムエピタキシャル層（８）に接合された請求項４に記載の半導体装置。
  7. 前記第１の電極（３）と前記ｎ型酸化物半導体層（１、８）とがショットキー接合された請求項１から６のいずれか１項に記載の半導体装置。
  8. 前記第１の電極（３）が、さらに前記ｐ型酸化物半導体層（４ａ、４ｃ）にオーミック接合された請求項７に記載の半導体装置。
  9. 前記第１の電極（３）と前記ｎ型酸化物半導体層（１、８）とがショットキー接合されたショットキー接合部が複数設けられ、
    前記窒化物層（７ｄ）および前記ｐ型酸化物半導体層（４ａ、４ｃ）が、複数の前記ショットキー接合部の間に設けられた請求項８に記載の半導体装置。
  10. 前記ｐ型酸化物半導体層（４ａ、４ｃ）上に部分的に設けられたフィールドプレート用絶縁層（６）をさらに備え、
    前記第１の電極（３）は、前記ｐ型酸化物半導体層（４ａ、４ｃ）および前記フィールドプレート用絶縁層（６）を覆って設けられる請求項８または９に記載の半導体装置。
  11. 前記第１の電極（３）が前記第１の主面に設けられ、前記第２の電極（２）が前記第２の主面に設けられた請求項１から１０のいずれか１項に記載の半導体装置。
  12. 前記窒化物層（７、７ａ、７ｂ、７ｃ、７ｄ）の材料は、ＧａＮである請求項３から１１のいずれか１項に記載の半導体装置。
  13. 前記ｐ型酸化物半導体層（４ａ、４ｃ）の材料は、Ｃｕ２Ｏ、Ａｇ２Ｏ、ＮｉＯ、ＳｎＯのうちいずれかを含む請求項１から１２のいずれか１項に記載の半導体装置。
  14. 金属酸化物を含むｎ型酸化物半導体層（１、８）の表面に、前記金属酸化物に含まれる前記金属を窒化させて、前記ｎ型酸化物半導体層（１、８）が露出された開口を有する窒化物層（７、７ａ、７ｂ、７ｃ、７ｄ）を形成する工程と、
    前記窒化物層（７、７ａ、７ｂ、７ｃ、７ｄ）上にｐ型酸化物半導体層（４ａ、４ｃ）を形成する工程と、
    前記開口内で前記ｎ型酸化物半導体層（１、８）に接合された電極（３）を形成する工程と、
    を備える半導体装置の製造方法。
  15. 前記金属酸化物の前記金属は、Ｇａである請求項１４に記載の半導体装置の製造方法。
JP2018529409A 2016-07-26 2017-06-08 半導体装置および半導体装置の製造方法 Active JP6580267B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016145985 2016-07-26
JP2016145985 2016-07-26
PCT/JP2017/021316 WO2018020849A1 (ja) 2016-07-26 2017-06-08 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2018020849A1 true JPWO2018020849A1 (ja) 2018-11-01
JP6580267B2 JP6580267B2 (ja) 2019-09-25

Family

ID=61015931

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018529409A Active JP6580267B2 (ja) 2016-07-26 2017-06-08 半導体装置および半導体装置の製造方法

Country Status (5)

Country Link
US (1) US10483110B2 (ja)
JP (1) JP6580267B2 (ja)
CN (1) CN109478571B (ja)
DE (1) DE112017003754B4 (ja)
WO (1) WO2018020849A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3469119A4 (en) * 2016-06-14 2020-02-26 Qromis, Inc. MANIPULATED SUBSTRATE STRUCTURE FOR POWER AND HF APPLICATIONS
WO2020039971A1 (ja) * 2018-08-22 2020-02-27 三菱電機株式会社 酸化物半導体装置及びその製造方法
CN109037374B (zh) * 2018-08-31 2020-05-22 西安理工大学 基于NiO/Ga2O3的紫外光电二极管及其制备方法
JP6966740B2 (ja) * 2018-10-23 2021-11-17 Tdk株式会社 ショットキーバリアダイオード
JP6966739B2 (ja) 2018-10-23 2021-11-17 Tdk株式会社 ショットキーバリアダイオード
JP7086270B2 (ja) * 2019-03-13 2022-06-17 三菱電機株式会社 半導体装置
CN110783413B (zh) * 2019-11-08 2023-05-09 中国电子科技集团公司第十三研究所 横向结构氧化镓的制备方法及横向结构氧化镓
CN111415979A (zh) * 2020-02-28 2020-07-14 深圳第三代半导体研究院 一种垂直异质p-n结结构器件及其制备方法
CN111415977B (zh) * 2020-02-28 2022-02-15 深圳第三代半导体研究院 一种氮化水平异质p-n结结构器件及其制备方法
WO2023113536A1 (ko) * 2021-12-16 2023-06-22 파워큐브세미 (주) 산화니켈의 캐리어 농도 조절 방법 및 그 방법으로 제조된 쇼트키 다이오드
WO2023113547A1 (ko) * 2021-12-16 2023-06-22 파워큐브세미 (주) 산화니켈-산화갈륨 pn 이종접합 형성 방법 및 그 방법으로 제조된 쇼트키 다이오드
WO2023136309A1 (ja) * 2022-01-14 2023-07-20 株式会社Flosfia 半導体装置
CN115036380B (zh) * 2022-04-25 2023-12-08 西安电子科技大学 一种pin结构的日盲型紫外探测器及其制备方法
CN115394758B (zh) * 2022-07-19 2024-03-19 北京无线电测量研究所 一种氧化镓肖特基二极管及其制备方法
CN115411095B (zh) * 2022-11-02 2023-03-24 天津赛米卡尔科技有限公司 具有介电调控混合场板终端的sbd结构及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002050773A (ja) * 2000-07-31 2002-02-15 Shindengen Electric Mfg Co Ltd 半導体装置
JP2013102081A (ja) * 2011-11-09 2013-05-23 Tamura Seisakusho Co Ltd ショットキーバリアダイオード
WO2014049802A1 (ja) * 2012-09-28 2014-04-03 株式会社日立製作所 ショットキーバリアダイオードおよびその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4568197B2 (ja) 2005-09-15 2010-10-27 三洋電機株式会社 酸化物半導体素子
JP2007184411A (ja) * 2006-01-06 2007-07-19 Sony Corp 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器ならびに電子装置およびその製造方法
JP2009059912A (ja) * 2007-08-31 2009-03-19 Sumitomo Electric Ind Ltd ショットキーバリアダイオード
US8372738B2 (en) * 2009-10-30 2013-02-12 Alpha & Omega Semiconductor, Inc. Method for manufacturing a gallium nitride based semiconductor device with improved termination scheme
CN102157568A (zh) * 2011-02-01 2011-08-17 英属维京群岛商节能元件股份有限公司 金属氧化物半导体p-n 结面二极管结构及其制作方法
JP2012248736A (ja) 2011-05-30 2012-12-13 Sanken Electric Co Ltd 半導体装置
WO2013069729A1 (ja) 2011-11-09 2013-05-16 株式会社タムラ製作所 半導体素子及びその製造方法
JP2013191824A (ja) 2012-02-15 2013-09-26 Sharp Corp 酸化物半導体及びこれを含む半導体接合素子
TWI452676B (zh) * 2012-03-16 2014-09-11 Univ Nat Central A semiconductor element with a high breakdown voltage
JP2013165284A (ja) 2013-04-09 2013-08-22 Panasonic Corp 半導体装置の製造方法
JP6513339B2 (ja) 2014-04-30 2019-05-15 三菱電機株式会社 炭化珪素半導体装置
US9379190B2 (en) * 2014-05-08 2016-06-28 Flosfia, Inc. Crystalline multilayer structure and semiconductor device
WO2016075927A1 (ja) 2014-11-11 2016-05-19 出光興産株式会社 新規な積層体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002050773A (ja) * 2000-07-31 2002-02-15 Shindengen Electric Mfg Co Ltd 半導体装置
JP2013102081A (ja) * 2011-11-09 2013-05-23 Tamura Seisakusho Co Ltd ショットキーバリアダイオード
WO2014049802A1 (ja) * 2012-09-28 2014-04-03 株式会社日立製作所 ショットキーバリアダイオードおよびその製造方法

Also Published As

Publication number Publication date
CN109478571B (zh) 2022-02-25
US20190267237A1 (en) 2019-08-29
DE112017003754T5 (de) 2019-04-18
JP6580267B2 (ja) 2019-09-25
US10483110B2 (en) 2019-11-19
CN109478571A (zh) 2019-03-15
DE112017003754B4 (de) 2022-10-13
WO2018020849A1 (ja) 2018-02-01

Similar Documents

Publication Publication Date Title
JP6580267B2 (ja) 半導体装置および半導体装置の製造方法
JP6685476B2 (ja) 酸化物半導体装置、および、酸化物半導体装置の製造方法
JP5525940B2 (ja) 半導体装置および半導体装置の製造方法
JP6667712B2 (ja) 電力用半導体装置
JP5858934B2 (ja) 半導体パワーデバイスおよびその製造方法
JP4637553B2 (ja) ショットキーバリアダイオード及びそれを用いた集積回路
US9793392B2 (en) Semiconductor device
WO2013161449A1 (ja) 半導体装置および半導体装置の製造方法
JP6477106B2 (ja) 半導体装置
JP2018182234A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2015115373A (ja) 半導体装置および半導体装置の製造方法
JP4379305B2 (ja) 半導体装置
JP6384944B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2017152732A (ja) 半導体装置および半導体装置の製造方法
US20210184054A1 (en) Semiconductor device and its manufacturing method
JP6399161B2 (ja) 半導体装置および半導体装置の製造方法
JP5207874B2 (ja) 半導体装置およびその製造方法
US11322593B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
CN111129166B (zh) 氧化镓基半导体结构及其制备方法
JP5757746B2 (ja) 窒化物半導体装置
JP4925596B2 (ja) 窒化物半導体装置
WO2024029001A1 (ja) 半導体装置、および、半導体装置の製造方法
JP6823614B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
WO2021124549A1 (ja) 半導体素子及び半導体素子の製造方法
JP2020047672A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190827

R150 Certificate of patent or registration of utility model

Ref document number: 6580267

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250