JP5207874B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP5207874B2
JP5207874B2 JP2008205316A JP2008205316A JP5207874B2 JP 5207874 B2 JP5207874 B2 JP 5207874B2 JP 2008205316 A JP2008205316 A JP 2008205316A JP 2008205316 A JP2008205316 A JP 2008205316A JP 5207874 B2 JP5207874 B2 JP 5207874B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
layer
type
electrode
gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008205316A
Other languages
English (en)
Other versions
JP2010040972A (ja
Inventor
親夫 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2008205316A priority Critical patent/JP5207874B2/ja
Publication of JP2010040972A publication Critical patent/JP2010040972A/ja
Application granted granted Critical
Publication of JP5207874B2 publication Critical patent/JP5207874B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、整流・検波用のダイオードや、HEMT(High Electron Mobility Transistor )などのトランジスタ構造を有する半導体装置およびその製造方法に関する。さらに詳しくは、空中からのマイクロ波などを整流して非接触型ICカードの電源用にする場合のように、順方向の立上り電圧が非常に低く、効率よく電波を整流するため、二次元電子ガスを利用したダイオードや、HEMTのように、二次次元電子ガスを発生させるために、半導体層上に形成する高キャリア濃度で、バンドギャップが大きいワイドギャップ半導体層を、歪み格子層として簡単に形成することができる構造の半導体装置およびその製造方法に関する。
従来の整流用、検波用などに用いられるダイオードとしては、一般的にはPN接合ダイオードまたはショットキーバリアダイオードが用いられている。このショットキーバリアダイオードは、金属と半導体との接触によって生ずる電位障壁を利用して、順方向電圧に対しては低い電圧で電流が流れ、逆方向電圧に対しては、高い電圧まで電流を阻止する整流特性を有するダイオードであり、多数キャリアによる伝導であるため、逆方向回復時間が小さく、順方向立上り電圧が低いという特徴をもっている。そのため、高速スイッチや高周波動作に適しており、最近では、たとえば空中に送信されるマイクロ波を整流して電力用とする整流ダイオードとしても利用されている。
このような応用例としては、たとえばICカードを無電源化して、ICカード内にショットキーバリアダイオードを内蔵し、外部から送られてくるマイクロ波を整流して直流電源として利用することにより非接触型ICカードとしたり、宇宙で太陽光をソーラパネルにより集電した電力を、マグネトロンなどの電子管によりマイクロ波発振させて、地上に向けて送信し、地上でそのマイクロ波をショットキーバリアダイオードなどにより受信して整流し、電力として利用したりすることが考えられている。
一方、たとえばGaN系化合物半導体(GaNの他、Gaの一部または全部がAlなどの他のIII族元素と置換した化合物を含む意味で、窒化物半導体ともいう、以下同じ)を用いたHEMTの構造は、図12に示されるような構造が知られている。すなわち、図示しないサファイア基板などの上に積層される半絶縁性またはキャリア濃度が非常に低いGaNからなるチャネル層51上に、キャリア濃度が大きく、かつ、バンドギャップが大きく、所望のしきい値電圧となるような20〜30nm程度の厚さのAlGaN系化合物半導体層52が設けられ、その表面にソース電極53、ドレイン電極54、およびショットキー接合のゲート電極55が形成されている。このような構成にすることにより、チャネル層51のAlGaN系化合物(AlとGaの混晶比率が変り得ることを意味する、以下同じ)半導体層52との界面のナロウギャップ側に二次元電子ガスが発生し、不純物の少ないチャネル層51を電子が高速で移動して高速、低雑音のトランジスタとして動作する。
しかし、このような構造では、ソース・ドレイン電極53、54とAlGaN系化合物半導体層52とのコンタクト抵抗率を充分に下げることができないため、出力電力、電力負荷効率、動作周波数の低下などという問題があり、低抵抗のオーミックコンタクトを得るため、前述のAlGaN系化合物半導体層52の少なくとも電極53、54との接触部の厚さを薄くし、ヘテロ界面に蓄積された二次元電子ガスを電極にトンネルさせることにより、電極53、54との接触抵抗を下げることが提案されている(たとえば引用文献1参照)。
特開2003−100778号公報
前述の非接触型ICカードの電源用として用いるような場合、微弱なマイクロ波を如何に効率よく整流するかが重要な問題となり、とくに、整流ダイオードの順方向立上り電圧の低いダイオードが求められている。しかし、前述のショットキーバリアダイオードを用いても、シリコンのPN接合ダイオードの順方向電圧0.6V程度より低いとはいえ、ショットキー障壁の小さい材料を選択しても、逆方向耐圧を考慮すると、0.5V程度とまだ高く、微弱な電波を効率よく整流するには問題がある。
さらに、PN接合では順方向電圧降下を小さくしようとすると、バンドギャップの狭い材料を利用し、不純物濃度を高くせざるを得ず、そうすると逆方向耐圧は低下し、逆方向電流が増加するという欠点がある。また、このような材料では逆方向電流の温度依存性が大きく、低温動作しか利用できないという問題もある。一方、ショットキーバリアダイオードにおいては、金属電極の種類によって、順方向の電圧降下はある程度低くできるものの、順方向電圧降下を低くすると、逆方向電流が増大し、検波効率の改善には繋がらないという問題がある。さらに、ヘテロ接合ダイオードであっても、バンドギャップと不純物濃度によって順方向立上り電圧と逆方向耐圧が規定される構造になっている。要するに、これらのダイオード構造は、いずれも順方向電圧特性と逆方向電圧特性は、接合する両層の材料または不純物濃度など、全て一つの動作メカニズムによって関連付けられるために、これらの両特性の欠点を同時に克服することができないという問題がある。
このように、従来のダイオード構造は、順方向と逆方向の動作メカニズムが、接合する両層の材料(不純物濃度を含む)により規定されているために、順方向特性を改善すると逆方向特性がその分低下し、また、ダイオードの順方向と逆方向の動作メカニズムを各々調整できるようにすることは難しく、順方向の立上り電圧を低くすると共に、逆方向耐圧が実用上の利用価値を有するような高い特性を有するダイオードが得られない。
また、前述のHEMTのように、半絶縁性またはキャリア濃度の非常に低い半導体層上に、バンドギャップが大きくキャリア濃度の大きい半導体層を接合させることにより、その界面に二次元電子ガスを発生させる構造では、バンドギャップの大きい半導体層をエピタキシャル成長により形成しなければならないため、半導体層として、半導体基板だけを用いても、エピタキシャル成長装置が不可欠であり、安価に製造することができない。しかも、バンドギャップの大きい半導体層のキャリア濃度が大きいほどフェルミ準位が高くなって二次元電子ガスを発生させやすいと共に、そのバンドギャップの大きい半導体層上に形成する電極との接触抵抗を小さくすることができるため、高キャリア濃度に形成することが好ましいが、AlGaN系化合物半導体のように、バンドギャップの大きい材料、とくにSiCやGaN系化合物半導体では、そのキャリア濃度を充分に上げることができず、N型でも1018cm-3オーダ程度が限度であるという問題がある。この傾向は、Alの混晶比率が大きくなるほど顕著である。
本発明は、このような問題を解決するためになされたもので、二次元電子ガスを発生させるワイドギャップ半導体層をその下の半導体層の構成元素の化合物半導体により形成することにより、エピタキシャル成長装置を用いなくても、非常に立上り電圧が低く、かつ、逆方向耐圧が実用上問題のない程度に高い耐圧のダイオードを有する半導体装置およびその製造方法を提供することを目的とする。
本発明の他の目的は、二次元電子ガスを発生させるワイドギャップ半導体層をその下の半導体層の構成元素の化合物半導体により形成することにより、エピタキシャル成長装置を用いることなく、安価に製造することができ、しかも特性の優れたHEMT構造のMIS(Metal Insulator Semiconductor)型トランジスタを有する半導体装置の製造方法を提供することにある。
本発明者は、InP(インジウムリン)ガンダイオードのように、InP半導体層が表面に露出する半導体装置では、非常に酸化しやすく、その表面に酸化インジウム層が形成され、その酸化膜は非常に薄く不安定であるため、消滅したり、まだらになったりしやすく電気的特性が変動しやすいが、意図的に酸化インジウム膜を形成して、消滅しないように保持すれば、酸素欠損による高キャリア濃度で、しかもバンドギャップの大きい半導体層となり、二次元電子ガスを発生させることができ、しかもこの酸化インジウム層は、数nmと非常に薄い層であるため、二次元電子ガスの電子がトンネルして、酸化インジウム層側を正にして半導体層に負の電圧を印加すると、二次元電子ガスの電子のトンネルにより、非常に低い順方向電圧で電流が流れ始め、また、逆方向電圧に対しては、3V以上の非常に高い耐圧を有することを見出した。
そして、さらに鋭意検討を重ねた結果、GaAs(ガリウムヒ素)やSiなどの半導体層でも、その表面に酸化膜が形成され、酸化膜が形成され難い場合でも、オゾン酸化など250℃程度以下の低い温度で表面を酸化させることにより、非常に薄い酸化膜が形成され、その酸化膜を還元して酸素原子を他の元素と置換する還元置換法を利用することにより、GaAsなどの半導体層上にGaN系化合物、Si半導体層上にSiCなどの、バンドギャップの大きい半導体層でも、非常に簡単に形成でき、二次元電子ガスを発生させ得ることを見出した。そして、このような二次元電子ガスを発生させ、その電子をトンネルさせるダイオードを形成すれば立上りの早いダイオードを形成することができるし、Si半導体基板やGaAs基板を用いてHEMT構造のMOSFETやMISFETを形成し得ることを見出した。
本発明によるダイオード構造を有する半導体装置は、N型の半導体層と、該半導体層上に設けられ、該半導体層の構成元素である金属元素と該半導体層の構成元素と異なる化合物構成用元素およびドーパント元素と結合した化合物半導体からなり、前記半導体層よりもバンドギャップおよびキャリア濃度が共に大きく、前記半導体層との界面に二次元電子ガスを生じさせることが可能で、かつ、該二次元電子ガスの電子をトンネル可能な厚さに形成されるN型のワイドギャップ半導体層と、該ワイドギャップ半導体層と電気的に接続して設けられる第1電極と、前記半導体層に電気的に接続して設けられる第2電極とを具備するダイオード構造を有し、前記半導体層が珪素からなり、前記ワイドギャップ半導体層が炭化珪素化合物からなる半導体層で形成されている。
ここにN型の半導体層とは、基板と別個に設ける必要はなく、基板がN型半導体基板であれば、その表面の層を意味し、異なる材料からなる基板上にN型の半導体層をエピタキシャル成長などにより設けられたものでもよい意味である。また、半導体層(化合物)の構成元素とは、たとえばGaAsのGaとAsのように、半導体材料を構成する元素を意味し、ドーパントとして含むものを意図していない。
前記半導体層がGaAs、GaP、またはGaAsもしくはGaPに他のIII族元素が混晶された化合物のいずれかからなり、前記ワイドギャップ半導体層が、ガリウムと素を化合物の構成元素として含む化合物からなる半導体層である構造にすることもできる。この構成にすれば、GaN層などの上にAlGaN系化合物半導体層をエピタキシャル成長することなく、たとえばGaAs系化合物半導体基板上にエピタキシャル成長装置を用いなくても、GaNまたはAlGaN系化合物半導体層を形成することができる。
前記半導体層が珪素からなり、前記ワイドギャップ半導体層が、炭化珪素化合物からなる場合には、たとえばSi基板表面の酸化膜を還元置換することにより、また、同時に窒素などのV族元素をドーピングすることにより、ドーパント元素が活性化した珪素(Si)と結合して、非常にキャリア濃度が高く、かつ、バンドギャップの大きいN型の半導体層をエピタキシャル成長することなく形成することができる。
前記第1電極が、アルミニウム(Al)、チタン(Ti)およびタンタル(Ta)の少なくとも1種を含む材料からなり、前記ワイドギャップ半導体層上に直接設けられるか、またはAl、TiおよびTaの少なくとも1種を含む材料からなるバリア層を介して設けられることにより、GaN層などの表面に薄い酸化膜が形成されていても、還元して接触抵抗の小さい電極を形成することができる。
前記半導体層がSiからなり、ワイドギャップ半導体層がSiCの場合、前記第1電極が、タングステン、モリブデン、およびタンタルの少なくとも1種の金属の炭化金属からなるバリア層を介して設けられることにより、薄いSiC層を消滅させることなく電極を形成することができるため好ましい。
前記第1電極が、前記半導体層の一部所定領域の表面側に形成され、該所定領域の外周領域には、前記ワイドギャップ半導体層が設けられないで、絶縁性の保護層が形成されていることにより、リーク電流を抑制することができるため好ましい。
本発明によるダイオード構造を有する半導体装置の製造方法は、N型半導体層の表面の自然酸化膜または250℃以下の低温で形成された酸化膜を還元することにより、前記N型半導体層の表面に活性化した金属元素を露出させ、同時に前記半導体層とは異なる化合物を構成する元素およびドーパントとしての元素を前記活性化した金属元素と結合させることにより、前記半導体層よりもバンドギャップおよびキャリア濃度が共に大きいN型のワイドギャップ半導体層を形成し、前記ワイドギャップ半導体層および前記半導体層に、それぞれ電気的に接続されるように第1電極および第2電極を形成することを特徴としている。
本発明によるトランジスタ構造を有する半導体装置は、半絶縁性または低不純物濃度のN型またはP型の半導体層と、該半導体層の表面に設けられ、該半導体層の構成元素である金属元素と該半導体層の構成元素と異なる化合物構成用元素およびドーパント元素と結合した化合物半導体からなり、前記半導体層よりもバンドギャップが大きく、かつ、高不純物濃度のN型のワイドギャップ半導体層と、前記ワイドギャップ半導体層と電気的に接続するように、一定間隔をあけた位置に設けられるソース電極およびドレイン電極と、該ソース電極およびドレイン電極の間で、前記ワイドギャップ半導体層上に設けられるゲート電極とを具備し、前記半導体層が珪素半導体からなり、前記ワイドギャップ半導体層が炭化珪素からなる歪み格子層で形成されている。
前記半導体層がGaAs、GaP、またはGaAsもしくはGaPに他のIII族元素が混晶された化合物のいずれかからなり、前記ワイドギャップ半導体層がガリウムと窒素を化合物の構成元素として含有する化合物からなる歪み格子層で形成される構成にすることもできる。
前記ゲート電極が、前記ワイドギャップ半導体層上に設けられる絶縁層上に形成されても良い。
前記ワイドギャップ半導体層は、10nm以下の厚さに形成されている。自然酸化膜または250℃以下の低温で形成された酸化膜を還元置換して製造すると、これより厚く形成することができないからである。
本発明によるトランジスタ構造を有する半導体装置は、また、半絶縁性または低不純物濃度のN型またはP型の半導体層であって、該半導体層よりも不純物濃度が高い高不純物濃度のN型のソース領域およびドレイン領域が形成された半導体層と、該半導体層の表面の前記ドレイン領域とソース領域との間に挟まれた領域に設けられ、該半導体層の構成元素である金属元素と該半導体層の構成元素と異なる化合物構成用元素およびドーパント元素と結合した化合物半導体からなり、前記半導体層よりもバンドギャップが大きく、かつ、高不純物濃度のN型のワイドギャップ半導体層と、該ワイドギャップ半導体層上に設けられる絶縁層と、前記高不純物濃度のN型のソース領域およびドレイン領域上に前記ワイドギャップ半導体層と接触するように形成されるソース電極およびドレイン電極と、該ソース電極およびドレイン電極の間で、前記絶縁層上に設けられるゲート電極とを具備し、前記半導体層が珪素半導体からなり、前記ワイドギャップ半導体層が炭化珪素からなる歪み格子層で形成される構造にすることができる。また、前記半導体層がGaAs、GaP、またはGaAsもしくはGaPに他のIII族元素が混晶された化合物のいずれかからなり、前記ワイドギャップ半導体層がガリウムと窒素を化合物の構成元素として含有する化合物からなる歪み格子層で形成される構造にすることもできる。
前記絶縁層が、珪素窒素水素合金(SiN:H)からなることが、ワイドギャップ半導体層を形成した後、引き続き同じ還元性雰囲気で絶縁膜を形成することができるため、酸化膜などを介在させることなく形成することができる点で好ましい。ここに珪素窒素水素合金(SiN:H)とは、数at%から10at%以下程度の水素を含有する窒化珪素膜であることを意味する。
本発明によるHEMT構造を有する半導体装置の製造方法は、半絶縁性または低不純物濃度の半導体層の表面の自然酸化膜または250℃以下の低温で形成された酸化膜を還元することにより、前記半導体層の表面に活性化した金属元素を露出させ、同時に前記半導体層とは異なる化合物を構成する元素およびドーパントとしての元素を前記活性化した金属元素と結合させることにより、前記半導体層よりもバンドギャップおよびキャリア濃度が共に大きいN型のワイドギャップ半導体層を形成し、前記ワイドギャップ半導体層の表面に絶縁層を形成し、前記ワイドギャップ半導体層と電気的に接続するように、一定間隔をあけた位置にソース電極およびドレイン電極を形成すると共に、該ソース電極およびドレイン電極の間で、前記絶縁層上にゲート電極を形成することを特徴としている。
本発明のダイオード構造を有する半導体装置によれば、たとえばGaAsなどの化合物半導体やSi半導体などからなるN型半導体層の表面にGaN系化合物半導体層や、SiCなどからなる高キャリア濃度のワイドギャップ半導体層が設けられているため、N型の半導体層のワイドギャップ半導体層との界面に二次元電子ガス層が発生する。すなわち、GaN層などのN+型のワイドギャップ半導体層が縮退したN型半導体であるためにフェルミ準位が高く、半導体層のフェルミ準位よりも高くなるため、ワイドギャップ半導体層のGaN層の電子がN型の半導体層側に流れ込み、半導体層側の界面に二次元電子ガスが発生する。しかも、酸化インジウム層は10nm程度以下と非常に薄い層で電子をトンネルさせる厚さであるため、順方向電圧が印加されると0.2V程度の非常に低い順方向電圧によっても二次元電子ガスの電子が酸化インジウム層をトンネルして電流として流れ始める。そのため、非常に優れた順方向の電圧電流(V−I)特性が得られる。一方、逆方向電圧(第1電極側が負の電圧)が印加された場合は、GaN層から二次元電子ガス層形成に寄与した電子は、全て半導体層側に流れ込んで空乏化し、結果としてGaN層も絶縁物となる。二次元電子ガス層に溜っていた電子は、逆電流を構成するものの補充が無いので直ぐに飽和する。また、不純物濃度の低いN型半導体層側には広い空乏層が形成されるため、3V以上の逆方向耐圧が得られる。
すなわち、本発明の構造によれば、順方向に関しては、二次元電子ガスの発生による電子のトンネル作用によるMIM(Metal Insulator Metal)トンネルダイオード的な動作で、低い電圧で動作を始めながら、逆方向電圧に対しては、二次元電子ガスが消失し、N型半導体層側に形成される空乏層により、MISダイオードの逆方向と同様の動作をするため、順方向および逆方向が異なるメカニズムで動作することになり、両特性を共に満足するダイオード構造が得られる。その結果、順方向の立上り電圧は0.2V以下と低く、逆方向耐圧は3V以上と高く、微弱電波に対する検波効率(立上り電圧以上の電圧を印加して流れる順方向電流と同一の逆方向電圧を印加して流れる逆方向電流の比)は1000以上と著しく高くなる。
さらに、本発明のトランジスタ構造を有する半導体装置によれば、ワイドギャップ半導体層として、その下層の半導体層と結晶構造の異なる半導体層でもエピタキシャル成長することなく、簡単な装置で歪み格子層として形成することができる。すなわち、従来はHEMT構造にするのに、GaAs基板上へのAlGaAs系化合物半導体層の積層構造、またはGaN層上へのAlGaN系化合物半導体層の積層構造のように、同種の半導体層のエピタキシャル成長による積層構造で構成しなければならなかったが、本発明によれば、Si基板上にSiC層とか、GaAs基板上にGaN系化合物半導体層のように、格子定数の異なるワイドギャップ半導体層を積層することができる、このような半導体層とは結晶形の異なるワイドギャップ半導体層でも歪み格子の範囲で堆積が可能である。
さらに、本発明の半導体装置の製造方法によれば、半導体層を構成する元素の酸化物の還元置換によりワイドギャップ半導体層を形成することができるため、還元置換の際にドーパント元素の水素化物等のガスを混入してプラズマを形成することにより還元と同時に不純物を高濃度で添加することができ、ワイドギャップ半導体層を非常に高キャリア濃度に形成することができる。その結果、電極との接触抵抗を大幅に下げることができ、HEMTの特性向上に繋がると共に、エピタキシャル成長することなく、プラズマ装置などで還元置換するだけで高キャリア濃度のワイドギャップ半導体層を形成することができ、Si基板などを用いて、HEMT構造のFETを非常に安価に形成することができる。さらに、MISHEMTやMOSHEMTのような絶縁ゲートを有するHEMTは、とくに化合物半導体では、これまで実用的には、実現できなかったが、本発明により、界面準位の少ないGaAsを用いた高性能な絶縁ゲート型HEMTを得ることができるようになった。
つぎに、図面を参照しながら本発明の半導体装置について説明する。前述のように、本発明者は、InPガンダイオードのように、InP半導体層が表面に露出する半導体装置では、非常に酸化しやすく、その表面に酸化インジウム層が形成され、その酸化膜は非常に薄く不安定であるため、消滅したり、まだらになったりしやすく電気的特性が変動しやすいが、その酸化膜を意図的に形成し、消滅しないように保持することにより、その酸化インジウム層は酸素欠損型で高キャリア濃度であり、しかもバンドギャップの大きい半導体層となり、二次元電子ガスを発生させることができ、さらにこの酸化インジウム層は、数nm程度と非常に薄い層であるため、二次元電子ガスの電子がトンネルして、順方向電圧に対して非常に立ち上がり電圧の低い、ダイオードを形成し得ることを見出した。さらに、このようなInP層と酸化インジウム層との組合せに限らず、半導体層表面の自然酸化膜または250℃以下の低温で形成された酸化膜を、他の化合物構成元素およびドーパント元素と還元置換して同時ドーピングをすることにより、半導体層よりもバンドギャップおよびキャリア濃度の両方が大きくて、電子をトンネルさせ得る薄い層をその半導体層上に形成することにより、同様に立上り電圧の低いダイオードを形成し得ることを見出した。
図1は、本発明の半導体装置の一実施形態であるダイオード構造の断面説明図で、N型の半導体層1として、GaAs基板1が用いられ、そのGaAs基板1上に、GaAs基板1よりもバンドギャップおよびキャリア濃度が共に大きく、GaAs基板1の表面に二次元電子ガスを生じさせることが可能で、かつ、その二次元電子ガスの電子をトンネル可能な厚さに形成されるN型のワイドギャップ半導体層2として、GaN層2が設けられている。そして、そのGaN層2と電気的に接続して第1電極3が、GaAs基板1に電気的に接続して(図1に示される例では、GaAs基板1の裏面に)第2電極4が設けられることにより、ダイオードが形成されている。
N型の半導体層1としては、GaAsに限定されるものではなく、他のGaPや、これらに他のIII族元素が混晶された化合物や、Siなど、IV元素の半導体層でも良い。この半導体層1のキャリア濃度は、後述するワイドギャップ半導体層2よりもキャリア濃度が3桁ほど低く形成されることが二次元電子ガス層を発生させるのに好ましく、1×1015〜1×1018cm-3程度のキャリア濃度に形成される。なお、図1に示される例では、N型の半導体層1として、N型のGaAs基板などが用いられているが、キャリア濃度の高い半導体基板、または異なる材料からなる基板上にN型の半導体層1をエピタキシャル成長などにより形成しても良い。キャリア濃度の高い半導体基板上にキャリア濃度の低い半導体層をエピタキシャル成長すれば、直列抵抗を下げることができ、より高特性のダイオードを得ることができるが、キャリア濃度の高い半導体基板の表面側のみを不純物の拡散などにより低濃度キャリア層にすれば、エピタキシャル成長装置を用いることなく直列抵抗の小さいダイオードを形成することができる。
GaN層2は、後述するように、N型の半導体層1の表面に形成された酸化膜をアンモニアガスのプラズマ中で発生した水素により還元し、その結果、酸素を失って活性化したGaを、同様にプラズマ中で発生したNと結合させることにより生成されている。この際、ドーパントガスとして、S(イオウ)の水素化ガスである硫化水素(H2S)を同時に導入することにより、アンモニアガスとの流量比に応じてドーパントの元素もGaと結合して、高キャリア濃度のGaN層2を得ることができる。そのため、N型半導体層1よりもキャリア濃度(電子濃度)が1000倍程度高く1×1018〜1×1021cm-3程度のキャリア濃度のN+型層で、GaAs基板1の表面の自然酸化膜または250℃以下の低温でのオゾン酸化もしくはプラズマ酸化による酸化膜を還元置換して形成しているため、1〜3nm程度、厚くても10nm以下の厚さに形成されている。
このようなGaNからなるワイドギャップ半導体層2を形成するには、つぎのようにして形成することができる。すなわち、図3(a)に示されるように、表面に自然酸化膜(Ga23)4が形成されたN型GaAs半導体基板1を準備するか、低温オゾン酸化法などにより酸化膜1を形成する。そして、たとえばプラズマ装置内に入れて、たとえばアンモニアガスと、たとえば硫化水素(H2S)のようなドーパント元素の水素化ガス(たとえばアンモニアの流量に対して0.1%程度の流量)を導入して、プラズマ化処理をすることにより、図3(b)に示されるように、アンモニアガスやドーパントガスの分解により発生するHイオンによりN型GaAs半導体基板11の表面の酸化膜14が還元されてダングリングボンドを有するGa層5が表面に形成される。
そして、同時に、図3(c)に示されるように、アンモニアガスの分解により発生したNイオンおよびドーパントガスの分解により発生したSイオンが活性化したGaと結合してSが高濃度にドープされたN+型GaN層2が形成される。すなわち、Nイオンも、Sイオンも、活性化したGaと同じように結合するため、予めガス流量比で定めた割合で、ドーパント元素のSを確実に取り込むことができ、しかもドーパント元素もGaと化合しているため、安定した状態を維持し、高キャリア濃度のN+型層にすることができる。
すなわち、GaAs半導体層上に、GaAsよりも遥かにバンドギャップの大きいGaN層を高キャリア濃度で非常に簡単に形成することができる。その結果、二次元電子ガスを利用するダイオードを形成することができる。この場合、GaN層は数nm程度の非常に薄い膜であるため、歪み格子層となり、反りなどが生じることなく安定に存在する。さらに、この例では、半導体基板1としてGaAsを用いたが、Gaを含んでいればGaPその他の半導体層でも同様にワイドギャップの半導体層を形成することができる。すなわち、半導体層としてAlを含むAlGaAs系半導体や、InGaAs系半導体やInGaAlP系半導体を用いれば、同じようにAlGaN系半導体や、InGaN系半導体や、AlGaInN系半導体などの高キャリア濃度で薄膜層を非常に簡単に形成することができ、前述の立上がり電圧の低いダイオードを形成することができる。
第1電極3は、ワイドギャップ半導体層2と殆ど反応しない材料で、かつ、導電性の高い材料で形成されることが好ましい。ワイドギャップ半導体層2が、図1に示される例のGaN層のように、窒化物半導体や、後述するSiC層などは比較的安定であるため、オーミックコンタクトの得やすい金属を選定して形成することができ、たとえば前述のGaN層のような場合には、TiとAl膜を積層して合金化することにより形成することができる。この場合、窒化物半導体層の場合でも、表面が多少酸化するため、その酸化膜が還元されて除去されても、GaN層が残存するように、厚めに形成しておくことが好ましい。このようなワイドギャップ半導体層2を厚めに形成する場合には、GaAs基板などの表面の自然酸化膜を、前述のように低温でのオゾン酸化またはプラズマ酸化などにより厚めに形成しておくことにより、10nm以下の厚さに形成することができる。
また、図示されていないが、バリア層を介して、第1電極3を形成することもできる。バリア層としては、ワイドギャップ半導体層と反応し難い材料であると共に、第1電極3とも反応し難い金属または導電性酸化物が好ましい。たとえばSiCの場合には、タングステン、モリブデン、タンタルなどの炭化物薄層をバリア層として用いることができる。この高融点金属の炭化物は、とくに高温まで耐性があるため、高温動作が可能なSiCの場合に適している。このようなバリア層が設けられることにより、このバリア層と合金化し、さらに酸化インジウム層と反応しないような金属であれば第1電極3として用いることができ、ワイヤボンディングなどをしやすい金(Au)やアルミニウムなどにより第1電極3を形成することもできる。
さらに、第2電極4は、N型の半導体層1と電気的に接続するように設けられ、図1に示される例では、N型のGaAs基板1の裏面に、Au-Ge(ゲルマニウム)-Ni-Auなどの半導体層1とオーミックコンタクトを取れる金属を、蒸着あるいはスパッタリングなどにより成膜することにより形成されている。
このようにして形成したダイオードのV−I特性を図2に示す。図2から明らかなように、図1に示される半導体装置によれば、順方向の立上り電圧(V−Iカーブの接線と電圧軸との交差する値:図2のVF参照)が0.2V以下で、逆方向耐圧は、3Vのダイオード特性が得られた。つぎに、図1に示される構造の半導体装置が、非常に低い順方向電圧で立ち上がる理由について考察する。
図4は、N型GaAs基板1とN+型のGaN層(ワイドギャップ半導体層)2との熱平衡状態(両電極間に電圧が印加されていない状態)におけるエネルギーバンド図を示す図である。なお、図で横方向がGaAs基板やGaN層の厚さになるが、実際には酸化インジウム層の厚さはGaAs基板に比較してはるかに小さいものの、図では図の説明上、大きく書かれている。この図4に示されるように、平衡状態(印加電圧が0)では、GaAsのフェルミ準位と、GaNのフェルミ準位とが一致し、GaNの電子濃度が大きいため、GaNからGaAs半導体側に電子が移動して二次元電子ガスを形成してフェルミレベルが一致する(図4の斜線部)、また、GaNの電子親和力(χ)がGaAsの電子親和力(χ)よりも大きいものの、その差は非常に小さく、結局フェルミレベルの差によってGaAsのGaNとの接合部における伝導帯の底部には、1×1019cm-3以上の高濃度を有するGaN側からGaAs半導体側へ電子が流れ込んで二次元電子ガス層を形成する。図5に示されるように、GaNの伝導帯底部に溜った電子がGaAsの界面の伝導帯上に流れ込み、GaAsのキャリア濃度(電子濃度)は低いため、二次元電子ガス層Dを形成する。なお、図5で、(a)は、GaN層の厚さを拡大してGaAs基板およびGaN層の伝導帯底部の位置関係と二次元電子ガス層Dの発生状況を拡大して示した図で、(b)は本来のGaN層の厚さを、GaAs基板や電極の厚さとの関係で示した図である。なお、図4でEgはバンドギャップを示す。
このように、両層のバンドギャップ差、電子親和力(χ)、電子濃度の差などに基づき、熱平衡時にバンドギャップの大きいGaN層が高濃度であるためフェルミ準位が界面でのバンドギャップの小さいGaAs基板側のフェルミレベルよりも高い位置になる関係で、しかもGaN層の電子濃度がGaAs基板よりもはるかに大きい関係にある場合には、バンドギャップの小さいGaAs基板との界面に二次元電子ガス層Dが形成される。図5に示されるように、電圧が印加されていない熱平衡の状態では、GaAsのフェルミ準位EFと、GaNのフェルミレベルと、金属電極のフェルミ順位EFとが一致する。
この状態で順方向電圧を印加すると、図6に示されるように、GaAsのフェルミ準位EFが第1電極3の金属のフェルミ準位EFより高くなるため、二次元電子ガス層Dの電子がGaN層2をトンネルして電流が流れ始める。この流れ始めの順方向電圧は、前述の図2に示されるように、0.2V以下である。一方、逆方向電圧が印加されると、図7にそのときのエネルギーバンド図が示されるように、GaAsのフェルミ準位が下がるため、伝導帯および価電子帯はGaN層2との界面側で高く、GaN層2から離れるにしたがって低くなる。そのため、GaAs基板1とGaN層2との界面の二次元電子ガス層は消滅してしまい、その後の二次元電子ガスの発生も生じない。そして、GaN層2の電子はGaAs基板1側に拡散するため、空乏層KがGaAs基板1の界面側に形成され、キャリアの空乏化によりGaN層2は絶縁化する。その結果、逆方向の電圧が印加されても電流は流れず、また、空乏層Kの幅は主に印加電圧とキャリア濃度で決まるが、この幅が広いほど逆方向の高い電圧に対しても電流の阻止を維持することができ、高い耐圧を確保することができる。前述の図1に示される構造(図2のV−I特性)で、逆方向の耐圧は3V程度以上の特性が得られる。なお、図7の斜線で示された部分は、電子が埋まっている状態を示している。
前述の例は、GaAs半導体層表面にGaN層の高キャリア濃度でワイドギャップの半導体層を形成する例であったが、前述のように、GaAsの代りに、AlGaAs系化合物やInGaAlP系化合物半導体層などを用いれば、そのAlやInなどを含有する窒化物半導体の高キャリア濃度のワイドギャップ半導体層を得ることができるし、このような化合物半導体ではなく、Si半導体層を用いて、SiCからなるワイドギャップ半導体層を形成することもでき、同様に自然酸化膜を還元して他の元素と置換する還元置換法および同時ドーピング法を用いることにより、他の半導体層の組合せのダイオードを形成することができる。
図8は、N型Si基板上にN(窒素原子)ドープのN+型のSiCワイドギャップ半導体層22を形成する例である。すなわち、図8(a)に示されるように、表面に自然酸化膜(SiO2)24が形成されたN型Si半導体基板21を準備するか、前述の図3に示される例と同様に、低温で酸化膜24を形成する。そして、たとえばプラズマ装置内に入れて、たとえばメタンガスなどの炭化水素化合物ガスと、ドーパントガスとしての窒素ガスまたはアンモニアガスをメタンガスの流量に対して、たとえば0.1%の割合で、キャリアガスの水素ガスと共に導入し、プラズマ化させる。その結果、図8(b)に示されるように、炭化水素化合物などの分解により発生するHイオンによりN型Si半導体基板21の表面の酸化膜24が還元されてダングリングボンドを有するSi層25が表面に形成される。
そして、同時に、図8(c)に示されるように、炭化水素化合物ガスの分解により発生したCイオンおよびドーパントガスの分解により発生したNイオンが活性化したSiと結合してN(窒素)原子が高濃度にドープされたN+型SiC層22が形成される。すなわち、Cイオンも、Nイオンも、活性化したSiと同じように化合するため、予めガス流量比で定めた割合で、ドーパント元素のNを確実に取り込むことができ、しかもドーパント元素もSiと化合しているため、安定した状態を維持し、高キャリア濃度のN+型ワイドギャップ半導体層にすることができる。
このように、Si半導体層の表面にも、Siよりも遥かにバンドギャップが大きく、かつ、キャリア濃度が大きい半導体層を歪み格子層として非常に簡単に形成することができ、前述の各例と同様に、二次元電子ガスを利用するダイオードを、Si基板とSiC層とで形成することができる。すなわち、たとえばSiを炭化処理することにより、Siの表面にSiC層を形成することはできるが、そのような処理でSiCを形成しても、元のSiの不純物濃度を維持するだけで、Si基板よりもキャリア濃度を上げることはできない。また、炭化してから不純物を拡散しようとしても、非常に高温にしても殆ど拡散せず、イオン注入しても、結晶を壊すだけで不純物濃度を上昇させることはできず、キャリア濃度の低い半導体層上にバンドギャップが大きくてキャリア濃度が大きい半導体層を形成するには、MBE装置やCVD装置などでエピタキシャル成長しなければならないが、そのような高価な装置で複雑な製造工程を経でも、充分なキャリア濃度は得られない。このことは、前述のGaN系化合物半導体でも同じである。しかし、この方法によれば、表面の酸化膜を還元すると同時に化合させるCと共に、ドーパント元素のNなどを化合させているため、1019cm-3オーダの高キャリア濃度のSiC層を形成することができる。
なお、SiC層22を形成する場合、単結晶構造でなくても、アモルファスで水素を含有するαSiC:H層で形成することもできる。このようなαSiC:Hを形成するには、メタンガスと同時にモノシランガスを添加してプラズマを発生させることにより形成することができる。またヘキメチルジシラザン(HMDS)のガスのような炭素と珪素を同時に含む水素との化合物をプラズマ分解しても得ることが可能である。
前述の図1に示される構造では、電極より外周にもワイドギャップ半導体層が形成されているため、二次元電子ガス層を介してリーク電流が生じやすい。これを防止するため、図9に示されるように、第1電極3を形成する所定領域以外のところには、ワイドギャップ半導体層2を形成しないで、その代りに絶縁層8を形成すことによりそのような問題を回避することができる。
このような構造にするには、たとえば予め珪素窒素水素合金(SiN:H)などからなる絶縁層8をGaAs基板1などの表面全面に形成しておいて、所望領域の絶縁層8を目抜き、その露出したGaAs基板表面に、前述の方法でGaNなどからなるワイドギャップ半導体層2を形成することもできるし、最初に全面にワイドギャップ半導体層2を形成しておいて、所定領域に第1電極3を形成した後に、その第1電極3の周囲のワイドギャップ半導体層2を除去し、その後で絶縁層8を形成することもできる。また、所定領域の外周にボロンイオン(B+3)などのイオンを注入することにより、GaAs基板1の表面側領域を高抵抗化することにより、より一層リーク電流を防止することができる。このイオン注入により高抵抗化する場合、前述のワイドギャップ半導体層2が所定領域の外周に残存していても、リーク電流を抑制することができる。絶縁層8としては、SiN:Hに限らず、通常のSi34などの絶縁層を用いることもできるし、ワイドギャップ半導体層2がSiCや酸化インジウム層などの場合には、SiO2などにより形成することもできる。
図10は、本発明のトランジスタ構造を有する半導体装置の一実施形態を示す断面説明図である。図10において、31は低不純物濃度のP-型のSi基板で、N型ドーパントの導入により、一定間隔を設けてN+型のソース領域34およびドレイン領域35が形成され、その間隙部のSi基板31の表面に高キャリア濃度のN+型のSiC層32が数nm〜10nm程度の厚さに形成されている。そして、そのN+型のSiC層32の表面に、たとえば珪素窒素水素合金(SiN:H)からなる絶縁膜33が形成され、ソース領域34、ドレイン領域35の外側のSi基板31の表面には、保護膜36が、ソース領域34、ドレイン領域35の表面には、それぞれソース電極37、ドレイン電極38が、そしてその間の絶縁膜33の表面にゲート電極39が形成されることにより、トランジスタ構造が形成されている。
この構造で、Si基板31は、P型の例が示されているが、フェルミ準位の一致で二次元電子ガスを発生させる関係にあればP型でもよく、勿論N型でもよく、キャリア濃度がN+型のSiC層32より遥かに低い関係にあればよい。このような動作層と異なる導電型層が設けられると、基板側と電気的に独立させることができるという利点がある。このSiC層32は、前述のダイオードのところで説明したように、Si基板31表面の酸化物の還元置換ドーピング法により形成されているため、高キャリア濃度で形成されており、また、このSiC層32はSiより遥かにバンドギャップが大きいことから、Si基板31との界面に二次元電子ガス層が形成される。この二次元電子ガス層Dは、非常に薄い層であるが、図では模式的に誇大して示されている。そのため、HEMTとして非常に高速動作をするトランジスタとなる。その結果、非常に耐熱性のあるSiCを用いたHEMTを形成することができる。すなわち、Siは、SiCと同じ立方晶であるが、格子定数がSiと大幅に異なるため、従来のエピタキシャル成長により形成する方法では、実現することができなかったSi基板を用いたHEMTを実現することができた。
つぎに、この図10に示される構造のFETの製造方法について説明をする。まず、図11(a)に示されるように、フォトレジスト膜などのマスクMを用いて、たとえばP-型のSi基板表面で一定間隔をあけたソース電極およびドレイン電極を形成する場所に、たとえばAsなどのN型ドーパントをイオン注入などにより導入して、N+型のソース領域34およびドレイン領域35を形成する。このソース領域34およびドレイン領域35は、ソース電極37およびドレイン電極38をSi基板31表面に直接形成する構成にしているため、オーミックコンタクトをとりやすくするため、ソース領域33およびドレイン領域34を形成している。
つぎに、図11(b)に示されるように、Si基板31の表面に自然酸化膜30を形成する。基板表面の洗浄後、時間が経過して自然酸化膜30が形成されていれば、そのままで良いが、自然酸化膜30が十分に形成されていなければ、図8(a)に示される例のように、低温オゾン酸化法などにより自然酸化膜30を形成する。この後、図8に示されるように、たとえばプラズマ装置内に入れて、たとえばメタンガスなどの炭化水素化合物ガスと、ドーパントガスとしての窒素ガスまたはアンモニアガスをメタンガスの流量に対して、たとえば0.1at%程度の割合で、キャリアガスの水素ガスと共に導入し、プラズマ化させる。その結果、図11(c)に示されるように、炭化水素化合物などの分解により発生するHイオンによりP-型Si基板31の表面の自然酸化膜30が還元されてダングリングボンドを有するSiが表面に形成され、炭化水素化合物ガスの分解により発生したCイオンおよびドーパントガスの分解により発生したNイオンが活性化したSiと化合してNが高濃度にドープされたN+型のSiC層32が形成される。すなわち、Cイオンも、Nイオンも、活性化したSiと同じように結合するため、予めガス流量比で定めた割合で、ドーパント元素のNを確実に取り込むことができ、しかもドーパント元素もSiと結合しているため、安定した状態を維持し、高キャリア濃度のN+型層にすることができる。
この薄膜SiC層32の表面が還元性の雰囲気のままで、連続的にモノシランガスを導入することにより、モノシランガスのSiイオンとアンモニアプラズマのNイオンとが化合して、Hを数at%から10at%程度含有するSiN:Hからなる絶縁膜33を表面に0.2〜0.4μm程度の厚さで堆積する。なお、この際モノシランガスの流量とアンモニアガスの流量が同程度になるように、モノシランガスの流量を調整するか、アンモニアガスの流量も増加させる必要がある。この絶縁膜33は、SiC層32の形成後直ちに形成されることが好ましく、SiN:Hで構成することが便利である。しかし、SiC層32は比較的安定で、酸化に対しても耐性があり、消失することは殆どないため、SiC層32が形成された後、直ちにCVD装置に入れて、SiO2などからなる絶縁膜を形成することもできる。このような構造にしても正確な厚さの酸化膜を形成することができ、MISHEMTの絶縁膜として、酸化膜で構成したMOSHEMTを構成することができる。
その後、図11(d)に示されるように、ソース領域34とドレイン領域35との間の上のSiC層32および絶縁膜33を残し、それ以外の絶縁膜33およびSiC層32をエッチングにより除去し、ソース領域34およびドレイン領域35以外のところに低温CVD法によるSiO2膜など、またはポリイミド膜などの保護膜36を形成する。そして、ソース領域34およびドレイン領域35上に、たとえばスパッタリング法などにより、ソース電極37およびドレイン電極38を、また、ソース電極37とドレイン電極38の間の絶縁膜33上にゲート電極39を形成することにより、図10に示される構造のMISHEMTが得られる。
このように、本発明によれば、Si基板31の表面にも、Siよりも遥かにバンドギャップが大きく、かつ、キャリア濃度が大きいSiC半導体層32を歪み格子層として非常に簡単に形成することができ、エピタキシャル成長装置を必要とすることなく、二次元電子ガスを利用するHEMTを形成することができる。すなわち、前述のように、従来のSi半導体基板を炭化処理して、SiC層を形成しても、高キャリア濃度に形成することができなかったが、本発明によれば、非常に簡単にSi基板を用いたHEMT構造のMIS型またはMOS型のFETを得ることができる。
図10に示される例は、Si基板31にSiC層32を形成してMISHEMTを形成する例であったが、たとえば基板として、GaAs基板を用いて、その表面にワイドギャップ半導体層としてGaN系化合物半導体層を形成することによりMISHEMTを構成することもできる。この場合も前述のダイオードで説明したのと同様に、GaAs基板表面の酸化膜を還元置換ドーピングして高キャリア濃度のN+GaN層を、さらにSiCの場合と同様に、モノシランガスを導入することによりSiN:Hからなる絶縁層を連続的に形成して、図10に示される構造と同様に各電極を形成することにより、GaAs基板とGaN層とでMISHEMTを構成することができる。以上の例では、基板としてGaAs基板を用い、その上のワイドギャップ半導体層として、GaN層を形成したが、基板としては、GaAsに限らず、GaPや、これらのIII族元素の一部が他のAlやInなどと置換した混晶、Asの一部が他のV族元素と置換した混晶を用いることができる。この場合、その基板に含まれる金属元素もワイドギャップ半導体層に含まれ、GaN層の代りに、AlGaN系化合物半導体や、InGaN系化合物半導体層で形成することができる。また、基板の導電型も前述の例のように、P型にすることもできる。
なお、前述のSi基板の場合も含めて、半導体基板表面の酸化膜を還元置換することによりワイドギャップ半導体層を形成したが、このような方法を用いることにより、全くエピタキシャル成長装置を必要とすることなく、通常のCVD装置や加熱装置を用いるだけでHEMTを形成することでき、非常に安価にHEMTを製造することができる。しかし、このような基板表面を直接還元置換するのではなく、何らかの基板表面に、または基板上に半導体積層部が形成された後に、その表面に前述の基板に相当する半導体層がエピタキシャル成長された表面に、上述の方法でワイドギャップ半導体層を形成しても良い。
本発明の半導体装置の一実施形態であるダイオードを示す説明図である。 図1のダイオードのV−I特性を示す図である。 図1の構造のGaAs基板上にGaN層を形成する工程説明図である。 GaAsとGaNとの熱平衡時のバンド図を示す図である。 図4のバンド図で二次元電子ガス層の発生状況を説明する図である。 図1のダイオードに順方向電圧が印加されてトンネル電流が流れる状態を説明するバンド図である。 図1のダイオードに逆方向電圧が印加されて電流が流れなくなる状態のバンド図を示す図である。 本発明の他の実施形態であるSi層上にSiC層を形成するダイオードの工程説明図である。 本発明によるダイオード構造の変形例を示す断面説明図である。 本発明のHEMT構造の一実施形態を示す断面説明図である。 図10のHEMTの製造工程を示す断面説明図である。 従来のHEMT構造の一例を示す断面説明図である。
符号の説明
1 N型の半導体層(GaAs基板)
2 ワイドギャップ半導体層(GaN層)
3 第1電極
4 第2電極
8 保護層
30 自然酸化膜
31 Si基板
32 SiC層
33 SiN:H絶縁層
34 ソース領域
35 ドレイン領域
36 保護層
37 ソース電極
38 ドレイン電極
39 ゲート電極

Claims (14)

  1. N型の半導体層と、該半導体層上に設けられ、該半導体層の構成元素である金属元素と該半導体層の構成元素と異なる化合物構成用元素およびドーパント元素と結合した化合物半導体からなり、前記半導体層よりもバンドギャップおよびキャリア濃度が共に大きく、前記半導体層との界面に二次元電子ガスを生じさせることが可能で、かつ、該二次元電子ガスの電子をトンネル可能な厚さに形成されるN型のワイドギャップ半導体層と、該ワイドギャップ半導体層と電気的に接続して設けられる第1電極と、前記半導体層に電気的に接続して設けられる第2電極とを具備するダイオード構造を有し、
    前記半導体層が珪素からなり、前記ワイドギャップ半導体層が炭化珪素化合物からなる半導体層である半導体装置。
  2. N型の半導体層と、該半導体層上に設けられ、該半導体層の構成元素である金属元素と該半導体層の構成元素と異なる化合物構成用元素およびドーパント元素と結合した化合物半導体からなり、前記半導体層よりもバンドギャップおよびキャリア濃度が共に大きく、前記半導体層との界面に二次元電子ガスを生じさせることが可能で、かつ、該二次元電子ガスの電子をトンネル可能な厚さに形成されるN型のワイドギャップ半導体層と、該ワイドギャップ半導体層と電気的に接続して設けられる第1電極と、前記半導体層に電気的に接続して設けられる第2電極とを具備するダイオード構造を有し、
    前記半導体層がGaAs、GaP、またはGaAsもしくはGaPに他のIII族元素が混晶された化合物のいずれかからなり、前記ワイドギャップ半導体層が、ガリウムと窒素を化合物の構成元素として含む化合物からなる半導体層である半導体装置。
  3. 前記第1電極が、アルミニウム、チタンおよびタンタルの少なくとも1種を含む材料からなり、前記ワイドギャップ半導体層上に直接設けられるか、またはアルミニウム、チタンおよびタンタルの少なくとも1種を含む材料からなるバリア層を介して設けられてなる請求項2に記載の半導体装置。
  4. 前記第1電極が、タングステン、モリブデン、およびタンタルの少なくとも1種の金属の炭化金属からなるバリア層を介して設けられてなる請求項に記載の半導体装置。
  5. 前記第1電極が、前記半導体層の一部所定領域の表面側に形成され、該所定領域の外周領域には、前記ワイドギャップ半導体層が設けられないで、絶縁性の保護層が形成されてなる請求項1ないしのいずれか1項に記載の半導体装置。
  6. N型半導体層の表面の自然酸化膜または250℃以下の低温で形成された酸化膜を還元することにより、前記N型半導体層の表面に活性化した金属元素を露出させ、同時に前記半導体層とは異なる化合物を構成する元素およびドーパントとしての元素を前記活性化した金属元素と結合させることにより、前記半導体層よりもバンドギャップおよびキャリア濃度が共に大きいN型のワイドギャップ半導体層を形成し、前記ワイドギャップ半導体層および前記半導体層に、それぞれ電気的に接続されるように第1電極および第2電極を形成することを特徴とする半導体装置の製造方法。
  7. 半絶縁性または低不純物濃度のN型またはP型の半導体層と、該半導体層の表面に設けられ、該半導体層の構成元素である金属元素と該半導体層の構成元素と異なる化合物構成用元素およびドーパント元素と結合した化合物半導体からなり、前記半導体層よりもバンドギャップが大きく、かつ、高不純物濃度のN型のワイドギャップ半導体層と、前記ワイドギャップ半導体層と電気的に接続するように、一定間隔をあけた位置に設けられるソース電極およびドレイン電極と、該ソース電極およびドレイン電極の間で、前記ワイドギャップ半導体層上に設けられるゲート電極とを具備し、
    前記半導体層が珪素半導体からなり、前記ワイドギャップ半導体層が炭化珪素からなる歪み格子層で形成されてなる半導体装置。
  8. 半絶縁性または低不純物濃度のN型またはP型の半導体層と、該半導体層の表面に設けられ、該半導体層の構成元素である金属元素と該半導体層の構成元素と異なる化合物構成用元素およびドーパント元素と結合した化合物半導体からなり、前記半導体層よりもバンドギャップが大きく、かつ、高不純物濃度のN型のワイドギャップ半導体層と、前記ワイドギャップ半導体層と電気的に接続するように、一定間隔をあけた位置に設けられるソース電極およびドレイン電極と、該ソース電極およびドレイン電極の間で、前記ワイドギャップ半導体層上に設けられるゲート電極とを具備し、
    前記半導体層がGaAs、GaP、またはGaAsもしくはGaPに他のIII族元素が混晶された化合物のいずれかからなり、前記ワイドギャップ半導体層がガリウムと窒素を化合物の構成元素として含有する化合物からなる歪み格子層で形成されてなる半導体装置。
  9. 前記ゲート電極が、前記ワイドギャップ半導体層上に設けられる絶縁層上に形成されてなる請求項7または8記載の半導体装置。
  10. 半絶縁性または低不純物濃度のN型またはP型の半導体層であって、該半導体層よりも不純物濃度が高い高不純物濃度のN型のソース領域およびドレイン領域が形成された半導体層と、該半導体層の表面の前記ドレイン領域とソース領域との間に挟まれた領域に設けられ、該半導体層の構成元素である金属元素と該半導体層の構成元素と異なる化合物構成用元素およびドーパント元素と結合した化合物半導体からなり、前記半導体層よりもバンドギャップが大きく、かつ、高不純物濃度のN型のワイドギャップ半導体層と、該ワイドギャップ半導体層上に設けられる絶縁層と、記高不純物濃度N型のソース領域およびドレイン領域上に前記ワイドギャップ半導体層と接触するように形成されるソース電極およびドレイン電極と、該ソース電極およびドレイン電極の間で、前記絶縁層上に設けられるゲート電極とを具備し、
    前記半導体層が珪素半導体からなり、前記ワイドギャップ半導体層が炭化珪素からなる歪み格子層で形成されてなる半導体装置。
  11. 半絶縁性または低不純物濃度のN型またはP型の半導体層であって、該半導体層よりも不純物濃度が高い高不純物濃度のN型のソース領域およびドレイン領域が形成された半導体層と、該半導体層の表面の前記ドレイン領域とソース領域との間に挟まれた領域に設けられ、該半導体層の構成元素である金属元素と該半導体層の構成元素と異なる化合物構成用元素およびドーパント元素と結合した化合物半導体からなり、前記半導体層よりもバンドギャップが大きく、かつ、高不純物濃度のN型のワイドギャップ半導体層と、該ワイドギャップ半導体層上に設けられる絶縁層と、前記高不純物濃度のN型のソース領域およびドレイン領域上に前記ワイドギャップ半導体層と接触するように形成されるソース電極およびドレイン電極と、該ソース電極およびドレイン電極の間で、前記絶縁層上に設けられるゲート電極とを具備し、
    前記半導体層がGaAs、GaP、またはGaAsもしくはGaPに他のIII族元素が混晶された化合物のいずれかからなり、前記ワイドギャップ半導体層がガリウムと窒素を化合物の構成元素として含有する化合物からなる歪み格子層で形成されてなる半導体装置。
  12. 前記ワイドギャップ半導体層が、10nm以下の厚さに形成されてなる請求項7〜11のいずれか1項に記載の半導体装置。
  13. 前記絶縁層が、珪素窒素水素合金(SiN:H)からなる請求項10または11記載の半導体装置。
  14. 半絶縁性または低不純物濃度の半導体層の表面の自然酸化膜または250℃以下の低温で形成された酸化膜を還元することにより、前記半導体層の表面に活性化した金属元素を露出させ、同時に前記半導体層とは異なる化合物を構成する元素およびドーパントとしての元素を前記活性化した金属元素と結合させることにより、前記半導体層よりもバンドギャップおよびキャリア濃度が共に大きいN型のワイドギャップ半導体層を形成し、前記ワイドギャップ半導体層の表面に絶縁層を形成し、前記ワイドギャップ半導体層と電気的に接続するように、一定間隔をあけた位置にソース電極およびドレイン電極を形成すると共に、該ソース電極およびドレイン電極の間で、前記絶縁層上にゲート電極を形成することを特徴とする半導体装置の製造方法。
JP2008205316A 2008-08-08 2008-08-08 半導体装置およびその製造方法 Active JP5207874B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008205316A JP5207874B2 (ja) 2008-08-08 2008-08-08 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008205316A JP5207874B2 (ja) 2008-08-08 2008-08-08 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2010040972A JP2010040972A (ja) 2010-02-18
JP5207874B2 true JP5207874B2 (ja) 2013-06-12

Family

ID=42013162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008205316A Active JP5207874B2 (ja) 2008-08-08 2008-08-08 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP5207874B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10707310B2 (en) 2018-05-14 2020-07-07 Kabushiki Kaisha Toshiba Semiconductor device
US10707339B2 (en) 2018-05-14 2020-07-07 Kabushiki Kaisha Toshiba Semiconductor device
US10991575B2 (en) 2018-11-06 2021-04-27 Kabushiki Kaisha Toshiba Semiconductor device with partial regions having impunity concentrations selected to obtain a high threshold voltage
US11075262B2 (en) 2018-12-10 2021-07-27 Kabushiki Kaisha Toshiba Semiconductor device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9263626B1 (en) 2015-01-29 2016-02-16 International Business Machines Corporation Crystalline thin film photovoltaic cell

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5360986A (en) * 1993-10-05 1994-11-01 Motorola, Inc. Carbon doped silicon semiconductor device having a narrowed bandgap characteristic and method
JP4022783B2 (ja) * 1996-04-19 2007-12-19 富士通株式会社 酸化物電子装置
JP2002110549A (ja) * 2000-09-27 2002-04-12 Toshiba Corp 炭化珪素層の成長方法
JP4906023B2 (ja) * 2001-08-14 2012-03-28 古河電気工業株式会社 GaN系半導体装置
JP2003100778A (ja) * 2001-09-26 2003-04-04 Toshiba Corp 半導体装置
JP2003249642A (ja) * 2002-02-22 2003-09-05 Fuji Xerox Co Ltd ヘテロ接合半導体素子及びその製造方法
JP4038814B2 (ja) * 2002-06-17 2008-01-30 日本電気株式会社 半導体装置および電界効果トランジスタ
JP2004076037A (ja) * 2002-08-12 2004-03-11 Konica Minolta Holdings Inc 透明導電性薄膜を有する物品及びその製造方法
JP4650224B2 (ja) * 2004-11-19 2011-03-16 日亜化学工業株式会社 電界効果トランジスタ
JP4940557B2 (ja) * 2005-02-08 2012-05-30 日本電気株式会社 電界効果トランジスタ及びその製造方法
JP5055773B2 (ja) * 2006-02-02 2012-10-24 サンケン電気株式会社 半導体素子
JP2008034438A (ja) * 2006-07-26 2008-02-14 Sanken Electric Co Ltd 半導体装置
JP4884883B2 (ja) * 2006-08-18 2012-02-29 古河電気工業株式会社 Iii族窒化物半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10707310B2 (en) 2018-05-14 2020-07-07 Kabushiki Kaisha Toshiba Semiconductor device
US10707339B2 (en) 2018-05-14 2020-07-07 Kabushiki Kaisha Toshiba Semiconductor device
US10991575B2 (en) 2018-11-06 2021-04-27 Kabushiki Kaisha Toshiba Semiconductor device with partial regions having impunity concentrations selected to obtain a high threshold voltage
US11075262B2 (en) 2018-12-10 2021-07-27 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
JP2010040972A (ja) 2010-02-18

Similar Documents

Publication Publication Date Title
US10971634B2 (en) Oxide semiconductor device and method of manufacturing oxide semiconductor device
JP6580267B2 (ja) 半導体装置および半導体装置の製造方法
JP5468768B2 (ja) 電界効果トランジスタ及びその製造方法
US8766276B2 (en) Semiconductor device and method of manufacturing semiconductor device
WO2017138505A1 (ja) 半導体装置
US20140110759A1 (en) Semiconductor device
US11239323B2 (en) Oxide semiconductor device and method for manufacturing same
JP2009200096A (ja) 窒化物半導体装置とそれを含む電力変換装置
JP2007149794A (ja) 電界効果トランジスタ
JP2007220895A (ja) 窒化物半導体装置およびその製造方法
JP5731687B2 (ja) 窒化物半導体素子及びその製造方法
US10050112B2 (en) Electron gas confinement heterojunction transistor
TW200531277A (en) Enhancement mode iii-nitride fet
US9680001B2 (en) Nitride semiconductor device
WO2015008430A1 (ja) 半導体装置
JP2010171416A (ja) 半導体装置、半導体装置の製造方法および半導体装置のリーク電流低減方法
JP6814965B2 (ja) 半導体エピタキシャルウェハ、半導体素子、および半導体素子の製造方法
JP5207874B2 (ja) 半導体装置およびその製造方法
US9048251B2 (en) Semiconductor device and method of manufacturing the same
US20120228674A1 (en) Semiconductor device, field-effect transistor, and electronic device
US11728393B2 (en) Semiconductor device
JP2008118044A (ja) 電界効果トランジスタ及びその製造方法
JP5025591B2 (ja) 薄膜半導体層の形成方法
JP2008112774A (ja) ワイドバンドギャップ半導体を用いた絶縁ゲート型半導体装置およびその製造方法
JP2006114795A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100928

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130219

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160301

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5207874

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250