JP4038814B2 - 半導体装置および電界効果トランジスタ - Google Patents
半導体装置および電界効果トランジスタ Download PDFInfo
- Publication number
- JP4038814B2 JP4038814B2 JP2002175246A JP2002175246A JP4038814B2 JP 4038814 B2 JP4038814 B2 JP 4038814B2 JP 2002175246 A JP2002175246 A JP 2002175246A JP 2002175246 A JP2002175246 A JP 2002175246A JP 4038814 B2 JP4038814 B2 JP 4038814B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- contact
- gan
- thickness
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、III 族窒化物半導体層とこの半導体層にオーミックに接触するオーミック電極とを半導体装置およびこのオーミック電極を有する電界効果トランジスタに関するものである。
【０００２】
【従来の技術】
図８は、従来技術によるヘテロ接合電界効果トランジスタ（Hetero-Junction Field Effect Transistor ；以下、ＨＪＦＥＴという）の概略断面図である。このような従来技術のＨＪＦＥＴは、例えば、江川（T.Egawa ）等により文献１９９９年インターナショナル・エレクトロン・デバイス・ミーティング・ダイジェスト(IEDM 99-401〜404)に報告されている。
図８（ａ）は、従来技術によるＨＪＦＥＴの断面構造を示す。このＨＪＦＥＴは、基板にサファイアを用い、サファイア基板１１０の上にＧａＮバッファ層１１１が形成されている。ＧａＮバッファ層１１１の上にＧａＮチャネル層１１２が形成され、その上にＡｌＧａＮ電子供給層１１３が形成されている。この電子供給層１１３上にｎ型ＧａＮ層１１４が形成されている。このｎ型ＧａＮ層１１４に接してソース電極１０１とドレイン電極１０３が形成されている。これら電極はｎ型ＧａＮ層１１４にオーム性接触している。また、ｎ型ＧａＮ層１１４およびＡｌＧａＮ電子供給層１１３の一部を除去して形成したリセス部には、ＡｌＧａＮ供給層１１３に接してゲート電極１０２が形成され、このゲート電極は、ＡｌＧａＮ供給層１１３にショットキー性接触してている。
図８（ｂ）は、図８（ａ）のオーミックコンタクト部に対応する伝導帯エネルギー分布を示すエネルギーバンド図である。縦軸はエネルギー、横軸は深さをそれぞれ示す。電極と接触している半導体界面には空乏層が広がり、電子に対するポテンシャルバリアが生成される。
【０００３】
【発明が解決しようとする課題】
前記構造の半導体装置は、電極から半導体へ電子が移動する際に高いポテンシャルバリアが存在するため、低コンタクト抵抗のソース・ドレイン電極を得ることが困難である。コンタクト抵抗を下げるには６５０℃以上の高温でアニール処理を行うことが有効であるが、高温アニール処理を行うときはプロセスの工程順に大きな制約がかかるという問題が起こる。また、低抵抗が得られる電極金属がＡｌを含む材料に限られており、したがって、熱的に不安定であるという問題があった。
本発明の課題は、上記の従来技術の問題点を解決することであって、その目的は、高温でのアニール工程を経ることなく低いコンタクト抵抗が得られるＨＪＦＥＴなどの半導体装置を提供できるようにすることである。
【０００４】
【課題を解決するための手段】
上記の課題を解決するために、本発明によれば、III 族窒化物半導体層と前記III 族窒化物半導体層にオーミックに接触するオーミック電極とを有する半導体装置において、前記III 族窒化物半導体層は、ＧａＮ層またはｎ型ＡｌｕＧａ１−ｕＮ層（但し、０＜ｕ≦１）とこのＧａＮ層またはｎ型ＡｌｕＧａ１−ｕＮ層の上に形成されたＡｌｙＧａ１−ｙＮ層（但し、０＜ｙ≦１）を含み、前記ＡｌｙＧａ１−ｙＮ層の厚さは、このＡｌｙＧａ１−ｙＮ層中の電子の１波長を上限、前記ＡｌｙＧａ１−ｙＮ層とＧａＮ層の界面の伝導帯がフェルミ準位に一致する厚さを下限とし、前記オーミック電極は、前記ＡｌｙＧａ１−ｙＮ層上に形成されていることを特徴とする半導体装置、が提供される。
また、上記の課題を解決するために、本発明によれば、III 族窒化物半導体層と前記III 族窒化物半導体層にオーミックに接触するオーミック電極とを有する半導体装置において、前記III 族窒化物半導体層は、ＧａＮ層またはｎ型ＡｌｕＧａ１−ｕＮ層（但し、０＜ｕ≦１）とこのＧａＮ層またはｎ型ＡｌｕＧａ１−ｕＮ層の上に形成されたＡｌｙＧａ１−ｙＮ層（但し、０＜ｙ≦１）を含み、前記ＡｌｙＧａ１−ｙＮ層の厚さ（ｄ）は、０．２５≦ｄ（ｎｍ）≦５で、かつ、０．５≦ｙ≦１であり、前記オーミック電極は、前記ＡｌｙＧａ１−ｙＮ層上に形成されていることを特徴とする半導体装置、が提供される。
また、上記の課題を解決するために、本発明によれば、III 族窒化物半導体層と前記III 族窒化物半導体層にオーミックに接触するオーミック電極とを有する半導体装置において、前記III 族窒化物半導体層は、ＧａＮ層またはｎ型ＡｌｕＧａ１−ｕＮ層（但し、０＜ｕ≦１）とこのＧａＮ層またはｎ型ＡｌｕＧａ１−ｕＮ層の上に形成されたＡｌｙＧａ１−ｙＮ層（但し、０＜ｙ≦１）を含み、前記ＡｌｙＧａ１−ｙＮ層の厚さ（ｄ）は、
０．６４×ｙ−１−０．０６−０．６９×ｙ＋０．１４×ｙ２≦ｄ（ｎｍ）≦０．４２×（１．３×ｙ＋０．８４）−０．５
を満たし、前記オーミック電極は、前記ＡｌｙＧａ１−ｙＮ層上に形成されていることを特徴とする半導体装置、が提供される。
【０００５】
また、上記の課題を解決するために、本発明によれば、チャネル層、または、チャネル層および電子供給層を含む活性層と、前記チャネル層の電子伝導度を制御するゲート電極と、前記活性層上に形成されたコンタクト層と、前記コンタクト層に接して形成されたソース電極およびドレイン電極とを備え、前記コンタクト層は、ＧａＮ層またはｎ型ＡｌｕＧａ１−ｕＮ層（但し、０＜ｕ≦１）とその上に形成されたＡｌｙＧａ１−ｙＮ層（但し、０＜ｙ≦１）とを含み、前記ＡｌｙＧａ１−ｙＮ層の厚さは、前記ＡｌｙＧａ１−ｙＮ層中の電子の１波長を上限、前記ＡｌｙＧａ１−ｙＮ層とＧａＮ層の界面の伝導帯がフェルミ準位に一致する厚さを下限とすることを特徴とする電界効果トランジスタ、が提供される。
また、上記の課題を解決するために、本発明によれば、チャネル層、または、チャネル層および電子供給層を含む活性層と、前記チャネル層の電子伝導度を制御するゲート電極と、前記活性層上に形成されたコンタクト層と、前記コンタクト層に接して形成されたソース電極およびドレイン電極とを備え、前記コンタクト層は、ＧａＮ層またはｎ型ＡｌｕＧａ１−ｕＮ層（但し、０＜ｕ≦１）とその上に形成されたＡｌｙＧａ１−ｙＮ層（但し、０＜ｙ≦１）とを含み、前記ＡｌｙＧａ１−ｙＮ層の厚さ（ｄ）は、１≦ｄ（ｎｍ）≦５であり、かつ、０．５≦ｙ≦１であることを特徴とする電界効果トランジスタ、が提供される。
また、上記の課題を解決するために、本発明によれば、チャネル層、または、チャネル層および電子供給層を含む活性層と、前記チャネル層の電子伝導度を制御するゲート電極と、前記活性層上に形成されたコンタクト層と、前記コンタクト層に接して形成されたソース電極およびドレイン電極とを備え、前記コンタクト層は、ＧａＮ層またはｎ型ＡｌｕＧａ１−ｕＮ層（但し、０＜ｕ≦１）とその上に形成されたＡｌｙＧａ１−ｙＮ層（但し、０＜ｙ≦１）とを含み、前記ＡｌｙＧａ１−ｙＮ層の厚さ（ｄ）は、
０．６４×ｙ−１−０．０６−０．６９×ｙ＋０．１４×ｙ２ ≦ｄ（ｎｍ）≦０．４２×（１．３×ｙ＋０．８４）−０．５
を満たすことを特徴とする電界効果トランジスタ、が提供される。
【０００６】
［作用］
オーミック接触がなされるコンタクト層をこのような構成とすることにより、高温でのアニール工程を経ることなく低いコンタクト抵抗のオーミック電極を得ることができる。また、この構成においては、コンタクト抵抗の電極材料依存性が小さく、熱的に安定なＷＳｉ等の高融点材料を電極材料として用いても低いコンタクト抵抗が得られる。
【０００７】
【発明の実施の形態】
以下、実施例に即して発明の実施の形態を説明する。
（第１の実施例）
図１を参照して本発明の第１の実施例を説明する。
図１は、この実施例に係るＨＪＦＥＴの概略図であり、図１（ａ）は、ＨＪＦＥＴの断面構造を示す。このＨＪＦＥＴは、サファイアなどの基板１０上に形成される。基板１０上には半導体層からなるバッファ層１１が形成されている。このバッファ層１１上にＧａＮチャネル層１２が形成されている。チャネル層の上には、ＡｌＧａＮ電子供給層１３が形成され、この電子供給層１３上にはｎ型ＧａＮ層１４が形成されている。ｎ型ＧａＮ層１４上に最上層のＡｌＧａＮ層１５が形成されている。また、ＡｌＧａＮ層１５に接してソース電極１とドレイン電極３とが形成され、いずれもオーム性接触がとられている。ＡｌＧａＮ層１５、ｎ型ＧａＮ層１４およびＡｌＧａＮ電子供給層１３の一部は除去され、除去により形成されたリセス部には、ＡｌＧａＮ供給層１３に接してショットキー性接触のゲート電極２が形成されている。
【０００８】
図１（ｂ）は、図１（ａ）のオーミックコンタクト部に対応する伝導帯エネルギー分布を示す特性図である。縦軸はエネルギー、横軸は深さをそれぞれ示している。この実施例におけるオーミック性接触は、電極金属中の電子がＡｌｙＧａ１−ｙＮ層１５を透過してＧａＮ層１４に到達することによって得られる。
図１（ｂ）において、電極−半導体界面のポテンシャルバリアは、電極金属の種類とＡｌｙＧａ１−ｙＮのＡｌ組成ｙによって決まる。ＡｌｙＧａ１−ｙＮ−ＧａＮの伝導帯エネルギー差もＡｌ組成ｙによって決まる。またＡｌｙＧａ１−ｙ Ｎ層中の電界は、ピエゾ分極と自発分極によって生じた電荷に起因するものであり、これもＡｌ組成ｙによって決まる。
電子が電極から半導体へ透過するためには、ＡｌｙＧａ１−ｙＮ層の厚さは、ＡｌｙＧａ１−ｙ中の電子の１波長以下である必要がある。これによって決まるＡｌＧａＮ層の厚さの上限値をｄ１（ｎｍ）とする。また、ＡｌｙＧａ１−ｙＮ層とＧａＮ層の界面におけるＧａＮの伝導帯エネルギーがフェルミ準位以下になる必要があり、この条件よりＡｌｙＧａ１−ｙＮの厚さの下限が決まる。この下限値をｄ２（ｎｍ）とする。
【０００９】
ここでｈはプランク定数（＝６．６２６１７×１０−３４Ｊｓ）、πは円周率（＝３．１４１５９）、ｍ０は電子質量（＝９．１０９５×１０−３１ｋｇ）、ε０ は真空の誘電率（＝８．８５４１８×１０−１２Ｆ／ｍ）、ｑは素電荷（＝１．６０２１９×１０−１９Ｃ）、ｍ＊はＡｌy Ｇａ１−ｙ Ｎ中の電子の有効質量、ΦＢはショットキーバリア高さ、εはＡｌｙＧａ１−ｙＮの比誘電率、△ＥｃはＡｌｙＧａ１−ｙＮとＧａＮの界面の伝導帯エネルギー差、σは分極電荷とすると、ｄ１はＡｌｙＧａ１−ｙＮ中の電子の波長と一致するから、
ｄ１（ｎｍ）＝ｈ／２π×（２ｍ＊ｍ０ ΦＢ）−０．５ ・・・（１）
と書ける。
また、ＡｌｙＧａ１−ｙＮ層とＧａＮ層の界面におけるＧａＮの伝導帯エネルギーがフェルミ準位と一致するときのＡｌｙＧａ１−ｙＮの厚さがｄ２であるから、ＡｌｙＧａ１−ｙＮ中の電界強度をＥとすると、
ｑΦＢ−ｑｄ２Ｅ＝△Ｅｃ ・・・（２）
が成り立つ。ここで
Ｅ＝σ／（εε０） ・・・（３）
の関係より、
ｄ２（ｎｍ）＝εε０ ×（ｑΦＢ −△Ｅｃ）／ｑσ ・・・（４）
が得られる。
【００１０】
アンバシャー（Ａｍｂａｃｈｅｒ）らによる文献ジャーナル・オブ・アプライド・フィジクス（Ｊ．Ａｐｐｌ．Ｐｈｙｓ．）、第８５巻、第６号、第３２２２頁によると、ｍ＊、ΦＢ、ε、△Ｅｃおよびσの各々のＡｌ組成ｙ依存性は以下の通りである。
ｍ＊＝０．２２×ｍ０ ・・・（５）
ΦＢ ＝１．３×ｙ＋０．８４ ・・・（６）
ε＝−０．５×ｙ＋９．５ ・・・（７）
△Ｅｃ＝０．7 ×ｙ２ ＋１．２０×ｙ ・・・（８）
σ＝１．８９×１０−２×ｙ２ ＋８．３５×１０−２×ｙ ・・・（９）
この関係を用いると式（１）および式（４）をｙの関数として書き直すことができる。
ｄ１（ｎｍ）＝０．４２×（１．３×ｙ＋０．８４）−０．５ ・・・（１０）
ｄ２（ｎｍ）＝０．６４×ｙ−１−０．０６−０．６９×ｙ＋０．１４×ｙ２・・・（１１）
【００１１】
以上より、この実施例の構成において、オーミックコンタクトを実現できるＡｌｙＧａ１−ｙＮ層のＡｌ組成ｙと厚さｄの関係は、
０．６４×ｙ−１−０．０６−０．６９×ｙ＋０．１４×ｙ２ ≦ｄ（ｎｍ）≦０．４２×（１．３×ｙ＋０．８４）−０．５ ・・・（１２）
と設定される。（１２）式はアンバシャー（Ａｍｂａｃｈｅｒ）らによる文献に示されたｍ＊、ΦＢ、ε、△ＥｃおよびσのＡｌ組成依存性を用いて導かれた関係であるが、これらのＡｌ組成依存性としてより正確な関係が得られた場合は、（１）式および（４）式よりＡｌｙＧａ１−ｙＮ層厚さの上限値および下限値とＡｌ組成の関係を導くことができる。
【００１２】
以上は数値計算より導かれるＡｌ組成比と厚さの関係であるが、実験により得られた結果を図７に示す。図７は、縦軸がコンタクト抵抗（Ωｃｍ２ ）、横軸がＡｌ組成ｙである。ｎ型ＧａＮ層１４の上にＡｌ組成と厚さを変えてＡｌｙＧａ１−ｙＮを成長させてエピタキシャル成長基板を作製し、該エピタキシャル成長基板上にＡｌを蒸着してＴＬＭ(Transmission Line Measurement)パターンを形成して実験試料を形成し、コンタクト抵抗を測定した。厚さ５ｎｍ以下、Ａｌ組成ｙが０．５以上で１０−５Ωｃｍ２ 以下の低いコンタクト抵抗が得られている。また、ＡｌｙＧａ１−ｙＮの1 分子層に相当する厚さ０．２５ｎｍにおいても低いコンタクト抵抗が得られているが、ＡｌｙＧａ１−ｙＮ層がない場合（ｙ＝０に相当）は１０−３Ωｃｍ２台の高い抵抗値であり、1 分子層以上のＡｌｙＧａ１−ｙＮが必要である。この実験結果よりＡｌｙＧａ１−ｙＮ層の厚さｄが０．２５≦ｄ（ｎｍ）≦５であり、かつ、Ａｌ組成比ｙが０．５≦ｙ≦１の範囲であれば低いコンタクト抵抗を得ることができる。実験結果はオーミック金属としてＡｌの場合を示したが、Ｔｉ／Ａｌ、Ｗ、ＷＳｉ、Ｍｏを用いた場合も同様の結果が得られた。また、図７には蒸着後にアニールを行わない場合の結果を示したが、アニールを行うことにより更に低いコンタクト抵抗を得ることができる。
【００１３】
前記ＨＪＦＥＴは、以下のように形成される。まず、（０００１）サファイアからなる基板１０上に、例えば、分子線エピタキシ(Molecular Beam Epitaxy:MBE)成長法によって半導体層を成長させる。このようにして形成した半導体層は、基板側から順に、アンドープＡｌＮからなるバッファ層１１（膜厚２０ｎｍ）、アンドープのＧａＮチャネル層１２（膜厚２μｍ）、アンドープＡｌ０．２Ｇａ０．８ＮからなるＡｌＧａＮ電子供給層１３（膜厚２５ｎｍ）、ｎ型ＧａＮ層１４（ｎ型不純物濃度５×１０１８ｃｍ−３、膜厚５０ｎｍ）、アンドープＡｌ０．７ Ｇａ０．３ ＮからなるＡｌＧａＮ層１５（膜厚１ｎｍ）である。
次いで、エピタキシャル層構造の一部をＧａＮチャネル層１２が露出するまでエッチング除去することにより、素子間分離メサを形成する。続いてアンドープのＡｌＧａＮ層１５上に、例えば、Ｔｉ／Ａｌなどの金属を蒸着することにより、ソース電極１およびドレイン電極３を形成し、オーム性接触をとる。ここではＡｌＧａＮ層１５のＡｌ組成０．７、膜厚１ｎｍの例をあげたが、厚さｄが０．２５≦ｄ（ｎｍ）≦５であり、かつ、Ａｌ組成比ｙが０．５≦ｙ≦１の範囲であれば低いコンタクト抵抗を得ることができることは先に述べた通りである。
【００１４】
次に、ＡｌＧａＮ層１５、ｎ型ＧａＮ層１４およびＡｌＧａＮ電子供給層１３の一部をエッチング除去することによって露出したＡｌＧａＮ電子供給層１３上に、例えば、Ｎｉ／Ａｕなどの金属を蒸着してショットキー接触のゲート電極２を形成する。このようにして図１に示したＨＪＦＥＴを作製する。ここで示した基板材料、作製方法およびＡｌＧａＮ層１５以外の層構造は具体的な実施例の一例であり、発明の構造を限定するものではない。これは後述の第２の実施例以降も同様である。
【００１５】
（第２の実施例）
次に、図２を参照して本発明の第２の実施例を説明する
図２は、この実施例に係るＨＪＦＥＴの断面構造である。この実施例は、第１の実施例のアンドープをＡｌＧａＮ層１５をｎ型ＡｌＧａＮ層１６に置き換えたものである。すなわち、このＨＪＦＥＴは、（０００１）サファイアからなる基板１０上に、基板側から順に、アンドープＡｌＮからなるバッファ層１１（膜厚２０ｎｍ）、アンドープのＧａＮチャネル層１２（膜厚２μｍ）、アンドープＡｌ０．２Ｇａ０．８ＮからなるＡｌＧａＮ電子供給層１３（膜厚２５ｎｍ）、ｎ型ＧａＮ層１４（ｎ型不純物濃度５×１０１８ｃｍ−３、膜厚５０ｎｍ）、ｎ型ＡｌＧａＮ層１６が積層されてなるものである。
この実施例においては、イオン化した不純物によりＡｌＧａＮ層中の電界が更に強められ、電極からｎ型ＧａＮ層１４へ電子が透過するトンネル確率を高めることができるため、第１の実施例と比較して更に低抵抗なオーミック電極を実現することができる。
【００１６】
（第３の実施例）
次に、図３を参照して本発明の第３の実施例を説明する。
図３は、この実施例に係るＨＪＦＥＴの断面構造である。この実施例は、第１の実施例に係るＨＪＦＥＴを構成するｎ型ＧａＮ層１４をｎ型ＡｌＧａＮ層１７に置き換えたものである。すなわち、このＨＪＦＥＴは、（０００１）サファイアからなる基板１０上に、基板側から順に、アンドープＡｌＮからなるバッファ層１１（膜厚２０ｎｍ）、アンドープのＧａＮチャネル層１２（膜厚２μｍ）、アンドープＡｌ０．２Ｇａ０．８ＮからなるＡｌＧａＮ電子供給層１３（膜厚２５ｎｍ）、ｎ型ＡｌＧａＮ層１７、アンドープのＡｌＧａＮ層１５（膜厚１ｎｍ）が積層されてなるものである。
ｎ型ＡｌＧａＮ層１７のＡｌ組成ｚは、ＡｌＧａＮ供給層１３と同程度の０．１≦ｚ≦０．４が適当である。例えば、ｎ型ＡｌＧａＮ層１７のＡｌ組成を０．２（ｎ型不純物濃度５×１０１８ｃｍ−３、膜厚５０ｎｍ）とし、アンドープＡｌＧａＮ層１５のＡｌ組成を０．８（膜厚１ｎｍ）とすることにより、第１の実施例と同様の効果が得られる。また、アンドープＡｌＧａＮ層１５をｎ型ＡｌＧａＮ層とすることにより、イオン化した不純物によりＡｌＧａＮ層中の電界が更に強められ、電極からｎ型ＧａＮ層１４へ電子が透過するトンネル確率を高めることができるため、更に低抵抗のオーミック電極を実現することができる。
【００１７】
（第４の実施例）
次に、図４を参照して本発明の第４の実施例を説明する。
図４は、この実施例に係るＨＪＦＥＴの断面構造である。この実施例は、第１の実施例に係るＨＪＦＥＴを構成するｎ型ＧａＮ層１４とＡｌＧａＮ電子供給層１３との間にｎ型ＡｌＧａＮ層１８を挿入したものである。すなわち、このＨＪＦＥＴは、（０００１）サファイアからなる基板１０上に、基板側から順に、アンドープＡｌＮからなるバッファ層１１（膜厚２０ｎｍ）、アンドープのＧａＮチャネル層１２（膜厚２μｍ）、アンドープＡｌ０．２Ｇａ０．８ＮからなるＡｌＧａＮ電子供給層１３（膜厚２５ｎｍ）、ｎ型ＡｌＧａＮ層１８、ｎ型ＧａＮ層１４（ｎ型不純物濃度５×１０１８ｃｍ−３、膜厚５０ｎｍ）、アンドープのＡｌＧａＮ層１５（膜厚１ｎｍ）が積層されてなるものである。
【００１８】
この実施例では第１の実施例で説明した効果と併せて電子供給層１３の電極側にピエゾ分極によって誘起された負電荷をｎ型不純物のイオン化正電荷で打ち消すことにより、電子に対する伝導帯バリアを低下させ、チャネル層１２からｎ型ＧａＮ層１４へ電子が透過するトンネル確率を高めることができるため、この間の抵抗を下げることができ、第１の実施例よりも更に低いコンタクト抵抗のオーミック電極を実現することができる。また、アンドープのＡｌＧａＮ層１５をｎ型ＡｌＧａＮ層とすることにより、イオン化した不純物によりＡｌＧａＮ層中の電界が更に強められ、電極からｎ型ＧａＮ層１４へ電子が透過するトンネル確率を高めることができるため、更なる低抵抗化を実現することができる。
【００１９】
（第５の実施例）
次に、図５を参照して本発明の第５の実施例を説明する。
図５は、この実施例に係るＨＪＦＥＴの断面構造である。この実施例は、第１の実施例がＡｌＧａＮ電子供給層１３に接して形成していたゲート電極を、ｎ型ＧａＮ層１４に接する構造としたものである。すなわち、このＨＪＦＥＴは、（０００１）サファイアからなる基板１０上に、基板側から順に、アンドープＡｌＮからなるバッファ層１１（膜厚２０ｎｍ）、アンドープのＧａＮチャネル層１２（膜厚２μｍ）、アンドープＡｌ０．２Ｇａ０．８ ＮからなるＡｌＧａＮ電子供給層１３（膜厚２５ｎｍ）、ｎ型ＧａＮ層１４（ｎ型不純物濃度５×１０１８ｃｍ−３、膜厚５０ｎｍ）、アンドープのＡｌＧａＮ層１５（膜厚１ｎｍ）が積層されてなるものである。
この実施例では、ゲート電極２下のＡｌＧａＮ電子供給層１３のｎ型ＧａＮ層１４側に負のピエゾ電荷が誘起される。このピエゾ電荷の作用により、実効的なショットキー障壁を高くすることができ、第１の実施例の効果に加えて、ゲートリーク電流を抑制することができる。また、アンドープのＡｌＧａＮ層１５をｎ型ＡｌＧａＮ層とすることにより、イオン化した不純物によりＡｌＧａＮ層中の電界が更に強められ、電極からｎ型ＧａＮ層１４へ電子が透過するトンネル確率を高めることができるため、更なる低抵抗化を実現することができる。
【００２０】
（第６の実施例）
図６を参照して本発明の第６の実施例を説明する。
図６は、この実施例に係るＭＥＳＦＥＴの断面構造である。このＭＥＳＦＥＴは、基板１０上に、バッファ層１１、アンドープＧａＮバッファ１９、ｎ型ＧａＮチャネル層２０、ｎ型ＧａＮ層１４、アンドープＡｌＧａＮ層１５が順次形成されてなる。そして、ＡｌＧａＮ層１５に接してソース電極１とドレイン電極３が形成され、オーム性接触がとられている。また、ＡｌＧａＮ層１５およびｎ型ＧａＮ層１４を除去して形成したリセス部には、ｎ型ＧａＮチャネル層２０に接してゲート電極２が形成され、ショットキー性接触がとられている。
このようなＭＥＳＦＥＴは、以下のように作製する。まず、（０００１）サファイアからなる基板１０上に、例えば、ＭＢＥ成長法により、基板側から順にＡｌＮからなるバッファ層１１（膜厚２０ｎｍ）、アンドープＧａＮバッファ１９（膜厚３５０ｎｍ）、ｎ型ＧａＮチャネル層２０（ｎ型不純物濃度１×１０１８ｃｍ−３、膜厚１５０ｎｍ）、ｎ型ＧａＮ層１４（ｎ型不純物濃度５×１０１８ｃｍ−３、膜厚５０ｎｍ）、アンドープＡｌ０．７Ｇａ０．３ ＮからなるＡｌＧａＮ層１５（膜厚１ｎｍ）を成長させる。続いてエピタキシャル層構造の一部をアンドープＧａＮバッファ１９が露出するまでエッチング除去して素子間分離メサを形成した後に、第１の実施例と同様のプロセスにより作製される。
【００２１】
この実施例において、オーミックコンタクトを実現できるＡｌｙＧａ１−ｙＮ層のＡｌ組成ｙと厚さｄの関係は、数値計算によれば（１２）式より、
０．６４×ｙ−１−０．０６−０．６９×ｙ＋０．１４×ｙ２ ≦ｄ（ｎｍ）≦０．４２×（１．３×ｙ＋０．８４）−０．５
である。また、実験結果によれば、図７より、ＡｌｙＧａ１−ｙＮ層の厚さｄが０．２５≦ｄ（ｎｍ）≦５であり、かつ、Ａｌ組成比ｙが０．５≦ｙ≦１の範囲であれば低いコンタクト抵抗を得ることができる。また、アンドープのＡｌＧａＮ層１５をｎ型ＡｌＧａＮ層とすることにより、イオン化した不純物によりＡｌＧａＮ層中の電界が更に強められ、電極からｎ型ＧａＮ層１４へ電子が透過するトンネル確率を高めることができるため、更なる低抵抗化を実現することができる。また、この実施例ではアンドープのＡｌＧａＮ層１５とｎ型ＧａＮチャネル層１８の間に高濃度のｎ型ＧａＮ層１４がある構造を示しているが、ｎ型ＧａＮ層１４がない構造でもこの実施例と同様の効果が得られる。
【００２２】
以上好ましい実施例について説明したが、本発明はこれら実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内において適宜の変更が可能なものである。各実施例におけるＧａＮチャネルはＩｎｘＧａ１−ｘＮ（但し、０＜ｘ≦１）によって置き換えることが可能である。また、第２、第５、第６の実施例におけるｎ型ＧａＮ層１４はｎ型ＡｌＧａＮ層によって置き換えることが可能である。また、実施例のＨＪＦＥＴでは、チャネル層上に電子供給層が配置されていたが、その逆であってもよく、また、チャネル層の上下に電子供給層が配置されてもよい。
【００２３】
【発明の効果】
以上説明したように、本発明の半導体装置は高温のアニール処理を行うことなく低いコンタクト抵抗を得ることができる。また、この構成においてはコンタクト抵抗の電極材料依存性が小さく、熱的に安定なＷＳｉ等の高融点材料を電極材料として用いても低いコンタクト抵抗が得られる。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係るＨＪＦＥＴの断面構造図とそのコンタクト部の伝導帯エネルギー分布図である。
【図２】本発明の第２の実施例に係るＨＪＦＥＴの断面構造図である。
【図３】第３の実施例に係るＨＪＦＥＴの断面構造図である。
【図４】第４の実施例に係るＨＪＦＥＴの断面構造図である。
【図５】第５の実施例に係るＨＪＦＥＴの断面構造図である。
【図６】第６の実施例に係るＭＥＳＦＥＴの断面構造図である。
【図７】本発明の効果を説明するための、コンタクト層中のＡｌｘＧａ１−ｘＮのＡｌ組成および膜厚とコンタクト抵抗の相関について得られた実験結果を示す特性図である。
【図８】 従来技術によるＨＪＦＥＴの断面構造とそのコンタクト部の伝導帯エネルギー分布図である。
【符号の説明】
１、１０１ ソース電極
２、１０２ ゲート電極
３、１０３ ドレイン電極
１０ 基板
１１ バッファ層
１２、１１２ ＧａＮチャネル層
１３、１１３ ＡｌＧａＮ電子供給層
１４、１１４ ｎ型ＧａＮ層
１５ ＡｌＧａＮ層
１６、１７、１８ ｎ型ＡｌＧａＮ層
１９ アンドープＧａＮバッファ層
２０ ｎ型ＧａＮチャネル層
１１０ サファイア基板
１１１ ＧａＮバッファ層
【発明の属する技術分野】
本発明は、III 族窒化物半導体層とこの半導体層にオーミックに接触するオーミック電極とを半導体装置およびこのオーミック電極を有する電界効果トランジスタに関するものである。
【０００２】
【従来の技術】
図８は、従来技術によるヘテロ接合電界効果トランジスタ（Hetero-Junction Field Effect Transistor ；以下、ＨＪＦＥＴという）の概略断面図である。このような従来技術のＨＪＦＥＴは、例えば、江川（T.Egawa ）等により文献１９９９年インターナショナル・エレクトロン・デバイス・ミーティング・ダイジェスト(IEDM 99-401〜404)に報告されている。
図８（ａ）は、従来技術によるＨＪＦＥＴの断面構造を示す。このＨＪＦＥＴは、基板にサファイアを用い、サファイア基板１１０の上にＧａＮバッファ層１１１が形成されている。ＧａＮバッファ層１１１の上にＧａＮチャネル層１１２が形成され、その上にＡｌＧａＮ電子供給層１１３が形成されている。この電子供給層１１３上にｎ型ＧａＮ層１１４が形成されている。このｎ型ＧａＮ層１１４に接してソース電極１０１とドレイン電極１０３が形成されている。これら電極はｎ型ＧａＮ層１１４にオーム性接触している。また、ｎ型ＧａＮ層１１４およびＡｌＧａＮ電子供給層１１３の一部を除去して形成したリセス部には、ＡｌＧａＮ供給層１１３に接してゲート電極１０２が形成され、このゲート電極は、ＡｌＧａＮ供給層１１３にショットキー性接触してている。
図８（ｂ）は、図８（ａ）のオーミックコンタクト部に対応する伝導帯エネルギー分布を示すエネルギーバンド図である。縦軸はエネルギー、横軸は深さをそれぞれ示す。電極と接触している半導体界面には空乏層が広がり、電子に対するポテンシャルバリアが生成される。
【０００３】
【発明が解決しようとする課題】
前記構造の半導体装置は、電極から半導体へ電子が移動する際に高いポテンシャルバリアが存在するため、低コンタクト抵抗のソース・ドレイン電極を得ることが困難である。コンタクト抵抗を下げるには６５０℃以上の高温でアニール処理を行うことが有効であるが、高温アニール処理を行うときはプロセスの工程順に大きな制約がかかるという問題が起こる。また、低抵抗が得られる電極金属がＡｌを含む材料に限られており、したがって、熱的に不安定であるという問題があった。
本発明の課題は、上記の従来技術の問題点を解決することであって、その目的は、高温でのアニール工程を経ることなく低いコンタクト抵抗が得られるＨＪＦＥＴなどの半導体装置を提供できるようにすることである。
【０００４】
【課題を解決するための手段】
上記の課題を解決するために、本発明によれば、III 族窒化物半導体層と前記III 族窒化物半導体層にオーミックに接触するオーミック電極とを有する半導体装置において、前記III 族窒化物半導体層は、ＧａＮ層またはｎ型ＡｌｕＧａ１−ｕＮ層（但し、０＜ｕ≦１）とこのＧａＮ層またはｎ型ＡｌｕＧａ１−ｕＮ層の上に形成されたＡｌｙＧａ１−ｙＮ層（但し、０＜ｙ≦１）を含み、前記ＡｌｙＧａ１−ｙＮ層の厚さは、このＡｌｙＧａ１−ｙＮ層中の電子の１波長を上限、前記ＡｌｙＧａ１−ｙＮ層とＧａＮ層の界面の伝導帯がフェルミ準位に一致する厚さを下限とし、前記オーミック電極は、前記ＡｌｙＧａ１−ｙＮ層上に形成されていることを特徴とする半導体装置、が提供される。
また、上記の課題を解決するために、本発明によれば、III 族窒化物半導体層と前記III 族窒化物半導体層にオーミックに接触するオーミック電極とを有する半導体装置において、前記III 族窒化物半導体層は、ＧａＮ層またはｎ型ＡｌｕＧａ１−ｕＮ層（但し、０＜ｕ≦１）とこのＧａＮ層またはｎ型ＡｌｕＧａ１−ｕＮ層の上に形成されたＡｌｙＧａ１−ｙＮ層（但し、０＜ｙ≦１）を含み、前記ＡｌｙＧａ１−ｙＮ層の厚さ（ｄ）は、０．２５≦ｄ（ｎｍ）≦５で、かつ、０．５≦ｙ≦１であり、前記オーミック電極は、前記ＡｌｙＧａ１−ｙＮ層上に形成されていることを特徴とする半導体装置、が提供される。
また、上記の課題を解決するために、本発明によれば、III 族窒化物半導体層と前記III 族窒化物半導体層にオーミックに接触するオーミック電極とを有する半導体装置において、前記III 族窒化物半導体層は、ＧａＮ層またはｎ型ＡｌｕＧａ１−ｕＮ層（但し、０＜ｕ≦１）とこのＧａＮ層またはｎ型ＡｌｕＧａ１−ｕＮ層の上に形成されたＡｌｙＧａ１−ｙＮ層（但し、０＜ｙ≦１）を含み、前記ＡｌｙＧａ１−ｙＮ層の厚さ（ｄ）は、
０．６４×ｙ−１−０．０６−０．６９×ｙ＋０．１４×ｙ２≦ｄ（ｎｍ）≦０．４２×（１．３×ｙ＋０．８４）−０．５
を満たし、前記オーミック電極は、前記ＡｌｙＧａ１−ｙＮ層上に形成されていることを特徴とする半導体装置、が提供される。
【０００５】
また、上記の課題を解決するために、本発明によれば、チャネル層、または、チャネル層および電子供給層を含む活性層と、前記チャネル層の電子伝導度を制御するゲート電極と、前記活性層上に形成されたコンタクト層と、前記コンタクト層に接して形成されたソース電極およびドレイン電極とを備え、前記コンタクト層は、ＧａＮ層またはｎ型ＡｌｕＧａ１−ｕＮ層（但し、０＜ｕ≦１）とその上に形成されたＡｌｙＧａ１−ｙＮ層（但し、０＜ｙ≦１）とを含み、前記ＡｌｙＧａ１−ｙＮ層の厚さは、前記ＡｌｙＧａ１−ｙＮ層中の電子の１波長を上限、前記ＡｌｙＧａ１−ｙＮ層とＧａＮ層の界面の伝導帯がフェルミ準位に一致する厚さを下限とすることを特徴とする電界効果トランジスタ、が提供される。
また、上記の課題を解決するために、本発明によれば、チャネル層、または、チャネル層および電子供給層を含む活性層と、前記チャネル層の電子伝導度を制御するゲート電極と、前記活性層上に形成されたコンタクト層と、前記コンタクト層に接して形成されたソース電極およびドレイン電極とを備え、前記コンタクト層は、ＧａＮ層またはｎ型ＡｌｕＧａ１−ｕＮ層（但し、０＜ｕ≦１）とその上に形成されたＡｌｙＧａ１−ｙＮ層（但し、０＜ｙ≦１）とを含み、前記ＡｌｙＧａ１−ｙＮ層の厚さ（ｄ）は、１≦ｄ（ｎｍ）≦５であり、かつ、０．５≦ｙ≦１であることを特徴とする電界効果トランジスタ、が提供される。
また、上記の課題を解決するために、本発明によれば、チャネル層、または、チャネル層および電子供給層を含む活性層と、前記チャネル層の電子伝導度を制御するゲート電極と、前記活性層上に形成されたコンタクト層と、前記コンタクト層に接して形成されたソース電極およびドレイン電極とを備え、前記コンタクト層は、ＧａＮ層またはｎ型ＡｌｕＧａ１−ｕＮ層（但し、０＜ｕ≦１）とその上に形成されたＡｌｙＧａ１−ｙＮ層（但し、０＜ｙ≦１）とを含み、前記ＡｌｙＧａ１−ｙＮ層の厚さ（ｄ）は、
０．６４×ｙ−１−０．０６−０．６９×ｙ＋０．１４×ｙ２ ≦ｄ（ｎｍ）≦０．４２×（１．３×ｙ＋０．８４）−０．５
を満たすことを特徴とする電界効果トランジスタ、が提供される。
【０００６】
［作用］
オーミック接触がなされるコンタクト層をこのような構成とすることにより、高温でのアニール工程を経ることなく低いコンタクト抵抗のオーミック電極を得ることができる。また、この構成においては、コンタクト抵抗の電極材料依存性が小さく、熱的に安定なＷＳｉ等の高融点材料を電極材料として用いても低いコンタクト抵抗が得られる。
【０００７】
【発明の実施の形態】
以下、実施例に即して発明の実施の形態を説明する。
（第１の実施例）
図１を参照して本発明の第１の実施例を説明する。
図１は、この実施例に係るＨＪＦＥＴの概略図であり、図１（ａ）は、ＨＪＦＥＴの断面構造を示す。このＨＪＦＥＴは、サファイアなどの基板１０上に形成される。基板１０上には半導体層からなるバッファ層１１が形成されている。このバッファ層１１上にＧａＮチャネル層１２が形成されている。チャネル層の上には、ＡｌＧａＮ電子供給層１３が形成され、この電子供給層１３上にはｎ型ＧａＮ層１４が形成されている。ｎ型ＧａＮ層１４上に最上層のＡｌＧａＮ層１５が形成されている。また、ＡｌＧａＮ層１５に接してソース電極１とドレイン電極３とが形成され、いずれもオーム性接触がとられている。ＡｌＧａＮ層１５、ｎ型ＧａＮ層１４およびＡｌＧａＮ電子供給層１３の一部は除去され、除去により形成されたリセス部には、ＡｌＧａＮ供給層１３に接してショットキー性接触のゲート電極２が形成されている。
【０００８】
図１（ｂ）は、図１（ａ）のオーミックコンタクト部に対応する伝導帯エネルギー分布を示す特性図である。縦軸はエネルギー、横軸は深さをそれぞれ示している。この実施例におけるオーミック性接触は、電極金属中の電子がＡｌｙＧａ１−ｙＮ層１５を透過してＧａＮ層１４に到達することによって得られる。
図１（ｂ）において、電極−半導体界面のポテンシャルバリアは、電極金属の種類とＡｌｙＧａ１−ｙＮのＡｌ組成ｙによって決まる。ＡｌｙＧａ１−ｙＮ−ＧａＮの伝導帯エネルギー差もＡｌ組成ｙによって決まる。またＡｌｙＧａ１−ｙ Ｎ層中の電界は、ピエゾ分極と自発分極によって生じた電荷に起因するものであり、これもＡｌ組成ｙによって決まる。
電子が電極から半導体へ透過するためには、ＡｌｙＧａ１−ｙＮ層の厚さは、ＡｌｙＧａ１−ｙ中の電子の１波長以下である必要がある。これによって決まるＡｌＧａＮ層の厚さの上限値をｄ１（ｎｍ）とする。また、ＡｌｙＧａ１−ｙＮ層とＧａＮ層の界面におけるＧａＮの伝導帯エネルギーがフェルミ準位以下になる必要があり、この条件よりＡｌｙＧａ１−ｙＮの厚さの下限が決まる。この下限値をｄ２（ｎｍ）とする。
【０００９】
ここでｈはプランク定数（＝６．６２６１７×１０−３４Ｊｓ）、πは円周率（＝３．１４１５９）、ｍ０は電子質量（＝９．１０９５×１０−３１ｋｇ）、ε０ は真空の誘電率（＝８．８５４１８×１０−１２Ｆ／ｍ）、ｑは素電荷（＝１．６０２１９×１０−１９Ｃ）、ｍ＊はＡｌy Ｇａ１−ｙ Ｎ中の電子の有効質量、ΦＢはショットキーバリア高さ、εはＡｌｙＧａ１−ｙＮの比誘電率、△ＥｃはＡｌｙＧａ１−ｙＮとＧａＮの界面の伝導帯エネルギー差、σは分極電荷とすると、ｄ１はＡｌｙＧａ１−ｙＮ中の電子の波長と一致するから、
ｄ１（ｎｍ）＝ｈ／２π×（２ｍ＊ｍ０ ΦＢ）−０．５ ・・・（１）
と書ける。
また、ＡｌｙＧａ１−ｙＮ層とＧａＮ層の界面におけるＧａＮの伝導帯エネルギーがフェルミ準位と一致するときのＡｌｙＧａ１−ｙＮの厚さがｄ２であるから、ＡｌｙＧａ１−ｙＮ中の電界強度をＥとすると、
ｑΦＢ−ｑｄ２Ｅ＝△Ｅｃ ・・・（２）
が成り立つ。ここで
Ｅ＝σ／（εε０） ・・・（３）
の関係より、
ｄ２（ｎｍ）＝εε０ ×（ｑΦＢ −△Ｅｃ）／ｑσ ・・・（４）
が得られる。
【００１０】
アンバシャー（Ａｍｂａｃｈｅｒ）らによる文献ジャーナル・オブ・アプライド・フィジクス（Ｊ．Ａｐｐｌ．Ｐｈｙｓ．）、第８５巻、第６号、第３２２２頁によると、ｍ＊、ΦＢ、ε、△Ｅｃおよびσの各々のＡｌ組成ｙ依存性は以下の通りである。
ｍ＊＝０．２２×ｍ０ ・・・（５）
ΦＢ ＝１．３×ｙ＋０．８４ ・・・（６）
ε＝−０．５×ｙ＋９．５ ・・・（７）
△Ｅｃ＝０．7 ×ｙ２ ＋１．２０×ｙ ・・・（８）
σ＝１．８９×１０−２×ｙ２ ＋８．３５×１０−２×ｙ ・・・（９）
この関係を用いると式（１）および式（４）をｙの関数として書き直すことができる。
ｄ１（ｎｍ）＝０．４２×（１．３×ｙ＋０．８４）−０．５ ・・・（１０）
ｄ２（ｎｍ）＝０．６４×ｙ−１−０．０６−０．６９×ｙ＋０．１４×ｙ２・・・（１１）
【００１１】
以上より、この実施例の構成において、オーミックコンタクトを実現できるＡｌｙＧａ１−ｙＮ層のＡｌ組成ｙと厚さｄの関係は、
０．６４×ｙ−１−０．０６−０．６９×ｙ＋０．１４×ｙ２ ≦ｄ（ｎｍ）≦０．４２×（１．３×ｙ＋０．８４）−０．５ ・・・（１２）
と設定される。（１２）式はアンバシャー（Ａｍｂａｃｈｅｒ）らによる文献に示されたｍ＊、ΦＢ、ε、△ＥｃおよびσのＡｌ組成依存性を用いて導かれた関係であるが、これらのＡｌ組成依存性としてより正確な関係が得られた場合は、（１）式および（４）式よりＡｌｙＧａ１−ｙＮ層厚さの上限値および下限値とＡｌ組成の関係を導くことができる。
【００１２】
以上は数値計算より導かれるＡｌ組成比と厚さの関係であるが、実験により得られた結果を図７に示す。図７は、縦軸がコンタクト抵抗（Ωｃｍ２ ）、横軸がＡｌ組成ｙである。ｎ型ＧａＮ層１４の上にＡｌ組成と厚さを変えてＡｌｙＧａ１−ｙＮを成長させてエピタキシャル成長基板を作製し、該エピタキシャル成長基板上にＡｌを蒸着してＴＬＭ(Transmission Line Measurement)パターンを形成して実験試料を形成し、コンタクト抵抗を測定した。厚さ５ｎｍ以下、Ａｌ組成ｙが０．５以上で１０−５Ωｃｍ２ 以下の低いコンタクト抵抗が得られている。また、ＡｌｙＧａ１−ｙＮの1 分子層に相当する厚さ０．２５ｎｍにおいても低いコンタクト抵抗が得られているが、ＡｌｙＧａ１−ｙＮ層がない場合（ｙ＝０に相当）は１０−３Ωｃｍ２台の高い抵抗値であり、1 分子層以上のＡｌｙＧａ１−ｙＮが必要である。この実験結果よりＡｌｙＧａ１−ｙＮ層の厚さｄが０．２５≦ｄ（ｎｍ）≦５であり、かつ、Ａｌ組成比ｙが０．５≦ｙ≦１の範囲であれば低いコンタクト抵抗を得ることができる。実験結果はオーミック金属としてＡｌの場合を示したが、Ｔｉ／Ａｌ、Ｗ、ＷＳｉ、Ｍｏを用いた場合も同様の結果が得られた。また、図７には蒸着後にアニールを行わない場合の結果を示したが、アニールを行うことにより更に低いコンタクト抵抗を得ることができる。
【００１３】
前記ＨＪＦＥＴは、以下のように形成される。まず、（０００１）サファイアからなる基板１０上に、例えば、分子線エピタキシ(Molecular Beam Epitaxy:MBE)成長法によって半導体層を成長させる。このようにして形成した半導体層は、基板側から順に、アンドープＡｌＮからなるバッファ層１１（膜厚２０ｎｍ）、アンドープのＧａＮチャネル層１２（膜厚２μｍ）、アンドープＡｌ０．２Ｇａ０．８ＮからなるＡｌＧａＮ電子供給層１３（膜厚２５ｎｍ）、ｎ型ＧａＮ層１４（ｎ型不純物濃度５×１０１８ｃｍ−３、膜厚５０ｎｍ）、アンドープＡｌ０．７ Ｇａ０．３ ＮからなるＡｌＧａＮ層１５（膜厚１ｎｍ）である。
次いで、エピタキシャル層構造の一部をＧａＮチャネル層１２が露出するまでエッチング除去することにより、素子間分離メサを形成する。続いてアンドープのＡｌＧａＮ層１５上に、例えば、Ｔｉ／Ａｌなどの金属を蒸着することにより、ソース電極１およびドレイン電極３を形成し、オーム性接触をとる。ここではＡｌＧａＮ層１５のＡｌ組成０．７、膜厚１ｎｍの例をあげたが、厚さｄが０．２５≦ｄ（ｎｍ）≦５であり、かつ、Ａｌ組成比ｙが０．５≦ｙ≦１の範囲であれば低いコンタクト抵抗を得ることができることは先に述べた通りである。
【００１４】
次に、ＡｌＧａＮ層１５、ｎ型ＧａＮ層１４およびＡｌＧａＮ電子供給層１３の一部をエッチング除去することによって露出したＡｌＧａＮ電子供給層１３上に、例えば、Ｎｉ／Ａｕなどの金属を蒸着してショットキー接触のゲート電極２を形成する。このようにして図１に示したＨＪＦＥＴを作製する。ここで示した基板材料、作製方法およびＡｌＧａＮ層１５以外の層構造は具体的な実施例の一例であり、発明の構造を限定するものではない。これは後述の第２の実施例以降も同様である。
【００１５】
（第２の実施例）
次に、図２を参照して本発明の第２の実施例を説明する
図２は、この実施例に係るＨＪＦＥＴの断面構造である。この実施例は、第１の実施例のアンドープをＡｌＧａＮ層１５をｎ型ＡｌＧａＮ層１６に置き換えたものである。すなわち、このＨＪＦＥＴは、（０００１）サファイアからなる基板１０上に、基板側から順に、アンドープＡｌＮからなるバッファ層１１（膜厚２０ｎｍ）、アンドープのＧａＮチャネル層１２（膜厚２μｍ）、アンドープＡｌ０．２Ｇａ０．８ＮからなるＡｌＧａＮ電子供給層１３（膜厚２５ｎｍ）、ｎ型ＧａＮ層１４（ｎ型不純物濃度５×１０１８ｃｍ−３、膜厚５０ｎｍ）、ｎ型ＡｌＧａＮ層１６が積層されてなるものである。
この実施例においては、イオン化した不純物によりＡｌＧａＮ層中の電界が更に強められ、電極からｎ型ＧａＮ層１４へ電子が透過するトンネル確率を高めることができるため、第１の実施例と比較して更に低抵抗なオーミック電極を実現することができる。
【００１６】
（第３の実施例）
次に、図３を参照して本発明の第３の実施例を説明する。
図３は、この実施例に係るＨＪＦＥＴの断面構造である。この実施例は、第１の実施例に係るＨＪＦＥＴを構成するｎ型ＧａＮ層１４をｎ型ＡｌＧａＮ層１７に置き換えたものである。すなわち、このＨＪＦＥＴは、（０００１）サファイアからなる基板１０上に、基板側から順に、アンドープＡｌＮからなるバッファ層１１（膜厚２０ｎｍ）、アンドープのＧａＮチャネル層１２（膜厚２μｍ）、アンドープＡｌ０．２Ｇａ０．８ＮからなるＡｌＧａＮ電子供給層１３（膜厚２５ｎｍ）、ｎ型ＡｌＧａＮ層１７、アンドープのＡｌＧａＮ層１５（膜厚１ｎｍ）が積層されてなるものである。
ｎ型ＡｌＧａＮ層１７のＡｌ組成ｚは、ＡｌＧａＮ供給層１３と同程度の０．１≦ｚ≦０．４が適当である。例えば、ｎ型ＡｌＧａＮ層１７のＡｌ組成を０．２（ｎ型不純物濃度５×１０１８ｃｍ−３、膜厚５０ｎｍ）とし、アンドープＡｌＧａＮ層１５のＡｌ組成を０．８（膜厚１ｎｍ）とすることにより、第１の実施例と同様の効果が得られる。また、アンドープＡｌＧａＮ層１５をｎ型ＡｌＧａＮ層とすることにより、イオン化した不純物によりＡｌＧａＮ層中の電界が更に強められ、電極からｎ型ＧａＮ層１４へ電子が透過するトンネル確率を高めることができるため、更に低抵抗のオーミック電極を実現することができる。
【００１７】
（第４の実施例）
次に、図４を参照して本発明の第４の実施例を説明する。
図４は、この実施例に係るＨＪＦＥＴの断面構造である。この実施例は、第１の実施例に係るＨＪＦＥＴを構成するｎ型ＧａＮ層１４とＡｌＧａＮ電子供給層１３との間にｎ型ＡｌＧａＮ層１８を挿入したものである。すなわち、このＨＪＦＥＴは、（０００１）サファイアからなる基板１０上に、基板側から順に、アンドープＡｌＮからなるバッファ層１１（膜厚２０ｎｍ）、アンドープのＧａＮチャネル層１２（膜厚２μｍ）、アンドープＡｌ０．２Ｇａ０．８ＮからなるＡｌＧａＮ電子供給層１３（膜厚２５ｎｍ）、ｎ型ＡｌＧａＮ層１８、ｎ型ＧａＮ層１４（ｎ型不純物濃度５×１０１８ｃｍ−３、膜厚５０ｎｍ）、アンドープのＡｌＧａＮ層１５（膜厚１ｎｍ）が積層されてなるものである。
【００１８】
この実施例では第１の実施例で説明した効果と併せて電子供給層１３の電極側にピエゾ分極によって誘起された負電荷をｎ型不純物のイオン化正電荷で打ち消すことにより、電子に対する伝導帯バリアを低下させ、チャネル層１２からｎ型ＧａＮ層１４へ電子が透過するトンネル確率を高めることができるため、この間の抵抗を下げることができ、第１の実施例よりも更に低いコンタクト抵抗のオーミック電極を実現することができる。また、アンドープのＡｌＧａＮ層１５をｎ型ＡｌＧａＮ層とすることにより、イオン化した不純物によりＡｌＧａＮ層中の電界が更に強められ、電極からｎ型ＧａＮ層１４へ電子が透過するトンネル確率を高めることができるため、更なる低抵抗化を実現することができる。
【００１９】
（第５の実施例）
次に、図５を参照して本発明の第５の実施例を説明する。
図５は、この実施例に係るＨＪＦＥＴの断面構造である。この実施例は、第１の実施例がＡｌＧａＮ電子供給層１３に接して形成していたゲート電極を、ｎ型ＧａＮ層１４に接する構造としたものである。すなわち、このＨＪＦＥＴは、（０００１）サファイアからなる基板１０上に、基板側から順に、アンドープＡｌＮからなるバッファ層１１（膜厚２０ｎｍ）、アンドープのＧａＮチャネル層１２（膜厚２μｍ）、アンドープＡｌ０．２Ｇａ０．８ ＮからなるＡｌＧａＮ電子供給層１３（膜厚２５ｎｍ）、ｎ型ＧａＮ層１４（ｎ型不純物濃度５×１０１８ｃｍ−３、膜厚５０ｎｍ）、アンドープのＡｌＧａＮ層１５（膜厚１ｎｍ）が積層されてなるものである。
この実施例では、ゲート電極２下のＡｌＧａＮ電子供給層１３のｎ型ＧａＮ層１４側に負のピエゾ電荷が誘起される。このピエゾ電荷の作用により、実効的なショットキー障壁を高くすることができ、第１の実施例の効果に加えて、ゲートリーク電流を抑制することができる。また、アンドープのＡｌＧａＮ層１５をｎ型ＡｌＧａＮ層とすることにより、イオン化した不純物によりＡｌＧａＮ層中の電界が更に強められ、電極からｎ型ＧａＮ層１４へ電子が透過するトンネル確率を高めることができるため、更なる低抵抗化を実現することができる。
【００２０】
（第６の実施例）
図６を参照して本発明の第６の実施例を説明する。
図６は、この実施例に係るＭＥＳＦＥＴの断面構造である。このＭＥＳＦＥＴは、基板１０上に、バッファ層１１、アンドープＧａＮバッファ１９、ｎ型ＧａＮチャネル層２０、ｎ型ＧａＮ層１４、アンドープＡｌＧａＮ層１５が順次形成されてなる。そして、ＡｌＧａＮ層１５に接してソース電極１とドレイン電極３が形成され、オーム性接触がとられている。また、ＡｌＧａＮ層１５およびｎ型ＧａＮ層１４を除去して形成したリセス部には、ｎ型ＧａＮチャネル層２０に接してゲート電極２が形成され、ショットキー性接触がとられている。
このようなＭＥＳＦＥＴは、以下のように作製する。まず、（０００１）サファイアからなる基板１０上に、例えば、ＭＢＥ成長法により、基板側から順にＡｌＮからなるバッファ層１１（膜厚２０ｎｍ）、アンドープＧａＮバッファ１９（膜厚３５０ｎｍ）、ｎ型ＧａＮチャネル層２０（ｎ型不純物濃度１×１０１８ｃｍ−３、膜厚１５０ｎｍ）、ｎ型ＧａＮ層１４（ｎ型不純物濃度５×１０１８ｃｍ−３、膜厚５０ｎｍ）、アンドープＡｌ０．７Ｇａ０．３ ＮからなるＡｌＧａＮ層１５（膜厚１ｎｍ）を成長させる。続いてエピタキシャル層構造の一部をアンドープＧａＮバッファ１９が露出するまでエッチング除去して素子間分離メサを形成した後に、第１の実施例と同様のプロセスにより作製される。
【００２１】
この実施例において、オーミックコンタクトを実現できるＡｌｙＧａ１−ｙＮ層のＡｌ組成ｙと厚さｄの関係は、数値計算によれば（１２）式より、
０．６４×ｙ−１−０．０６−０．６９×ｙ＋０．１４×ｙ２ ≦ｄ（ｎｍ）≦０．４２×（１．３×ｙ＋０．８４）−０．５
である。また、実験結果によれば、図７より、ＡｌｙＧａ１−ｙＮ層の厚さｄが０．２５≦ｄ（ｎｍ）≦５であり、かつ、Ａｌ組成比ｙが０．５≦ｙ≦１の範囲であれば低いコンタクト抵抗を得ることができる。また、アンドープのＡｌＧａＮ層１５をｎ型ＡｌＧａＮ層とすることにより、イオン化した不純物によりＡｌＧａＮ層中の電界が更に強められ、電極からｎ型ＧａＮ層１４へ電子が透過するトンネル確率を高めることができるため、更なる低抵抗化を実現することができる。また、この実施例ではアンドープのＡｌＧａＮ層１５とｎ型ＧａＮチャネル層１８の間に高濃度のｎ型ＧａＮ層１４がある構造を示しているが、ｎ型ＧａＮ層１４がない構造でもこの実施例と同様の効果が得られる。
【００２２】
以上好ましい実施例について説明したが、本発明はこれら実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内において適宜の変更が可能なものである。各実施例におけるＧａＮチャネルはＩｎｘＧａ１−ｘＮ（但し、０＜ｘ≦１）によって置き換えることが可能である。また、第２、第５、第６の実施例におけるｎ型ＧａＮ層１４はｎ型ＡｌＧａＮ層によって置き換えることが可能である。また、実施例のＨＪＦＥＴでは、チャネル層上に電子供給層が配置されていたが、その逆であってもよく、また、チャネル層の上下に電子供給層が配置されてもよい。
【００２３】
【発明の効果】
以上説明したように、本発明の半導体装置は高温のアニール処理を行うことなく低いコンタクト抵抗を得ることができる。また、この構成においてはコンタクト抵抗の電極材料依存性が小さく、熱的に安定なＷＳｉ等の高融点材料を電極材料として用いても低いコンタクト抵抗が得られる。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係るＨＪＦＥＴの断面構造図とそのコンタクト部の伝導帯エネルギー分布図である。
【図２】本発明の第２の実施例に係るＨＪＦＥＴの断面構造図である。
【図３】第３の実施例に係るＨＪＦＥＴの断面構造図である。
【図４】第４の実施例に係るＨＪＦＥＴの断面構造図である。
【図５】第５の実施例に係るＨＪＦＥＴの断面構造図である。
【図６】第６の実施例に係るＭＥＳＦＥＴの断面構造図である。
【図７】本発明の効果を説明するための、コンタクト層中のＡｌｘＧａ１−ｘＮのＡｌ組成および膜厚とコンタクト抵抗の相関について得られた実験結果を示す特性図である。
【図８】 従来技術によるＨＪＦＥＴの断面構造とそのコンタクト部の伝導帯エネルギー分布図である。
【符号の説明】
１、１０１ ソース電極
２、１０２ ゲート電極
３、１０３ ドレイン電極
１０ 基板
１１ バッファ層
１２、１１２ ＧａＮチャネル層
１３、１１３ ＡｌＧａＮ電子供給層
１４、１１４ ｎ型ＧａＮ層
１５ ＡｌＧａＮ層
１６、１７、１８ ｎ型ＡｌＧａＮ層
１９ アンドープＧａＮバッファ層
２０ ｎ型ＧａＮチャネル層
１１０ サファイア基板
１１１ ＧａＮバッファ層
Claims (15)
- III 族窒化物半導体層と前記III 族窒化物半導体層にオーミックに接触するオーミック電極とを有する半導体装置において、前記III 族窒化物半導体層は、ＧａＮ層またはｎ型ＡｌｕＧａ１−ｕＮ層（但し、０＜ｕ≦１）とこのＧａＮ層またはｎ型ＡｌｕＧａ１−ｕＮ層の上に形成されたＡｌｙＧａ１−ｙＮ層（但し、０＜ｙ≦１）を含み、前記ＡｌｙＧａ１−ｙＮ層の厚さは、このＡｌｙＧａ１−ｙＮ層中の電子の１波長を上限、前記ＡｌｙＧａ１−ｙＮ層とＧａＮ層の界面の伝導帯がフェルミ準位に一致する厚さを下限とし、前記オーミック電極は、前記ＡｌｙＧａ１−ｙＮ層上に形成されていることを特徴とする半導体装置。
- III 族窒化物半導体層と前記III 族窒化物半導体層にオーミックに接触するオーミック電極とを有する半導体装置において、前記III 族窒化物半導体層は、ＧａＮ層またはｎ型ＡｌｕＧａ１−ｕＮ層（但し、０＜ｕ≦１）とこのＧａＮ層またはｎ型ＡｌｕＧａ１−ｕＮ層の上に形成されたＡｌｙＧａ１−ｙＮ層（但し、０＜ｙ≦１）を含み、前記ＡｌｙＧａ１−ｙＮ層の厚さ（ｄ）は、０．２５≦ｄ（ｎｍ）≦５で、かつ、０．５≦ｙ≦１であり、前記オーミック電極は、前記ＡｌｙＧａ１−ｙＮ層上に形成されていることを特徴とする半導体装置。
- III 族窒化物半導体層と前記III 族窒化物半導体層にオーミックに接触するオーミック電極とを有する半導体装置において、前記III 族窒化物半導体層は、ＧａＮ層またはｎ型ＡｌｕＧａ１−ｕＮ層（但し、０＜ｕ≦１）とこのＧａＮ層またはｎ型ＡｌｕＧａ１−ｕＮ層の上に形成されたＡｌｙＧａ１−ｙＮ層（但し、０＜ｙ≦１）を含み、前記ＡｌｙＧａ１−ｙＮ層の厚さ（ｄ）は、
０．６４×ｙ−１−０．０６−０．６９×ｙ＋０．１４×ｙ２≦ｄ（ｎｍ）≦０．４２×（１．３×ｙ＋０．８４）−０．５
を満たし、前記オーミック電極は、前記ＡｌｙＧａ１−ｙＮ層上に形成されていることを特徴とする半導体装置。 - 前記ＡｌｙＧａ１−ｙＮ層には、ｎ型の不純物がドープされていることを特徴とする請求項１から３のいずれかに記載の半導体装置。
- 前記III 族窒化物半導体層には前記ＧａＮ層の下層にｎ型の不純物がドープされたＡｌＧａＮ層が含まれていることを特徴とする請求項１から４のいずれかに記載の半導体装置。
- チャネル層、または、チャネル層および電子供給層を含む活性層と、前記チャネル層の電子伝導度を制御するゲート電極と、前記活性層上に形成されたコンタクト層と、前記コンタクト層に接して形成されたソース電極およびドレイン電極とを備え、前記コンタクト層は、ＧａＮ層またはｎ型ＡｌｕＧａ１−ｕＮ層（但し、０＜ｕ≦１）とその上に形成されたＡｌｙＧａ１−ｙＮ層（但し、０＜ｙ≦１）とを含み、前記ＡｌｙＧａ１−ｙＮ層の厚さは、前記ＡｌｙＧａ１−ｙＮ層中の電子の１波長を上限、前記ＡｌｙＧａ１−ｙＮ層とＧａＮ層の界面の伝導帯がフェルミ準位に一致する厚さを下限とすることを特徴とする電界効果トランジスタ。
- チャネル層、または、チャネル層および電子供給層を含む活性層と、前記チャネル層の電子伝導度を制御するゲート電極と、前記活性層上に形成されたコンタクト層と、前記コンタクト層に接して形成されたソース電極およびドレイン電極とを備え、前記コンタクト層は、ＧａＮ層またはｎ型ＡｌｕＧａ１−ｕＮ層（但し、０＜ｕ≦１）とその上に形成されたＡｌｙＧａ１−ｙＮ層（但し、０＜ｙ≦１）とを含み、前記ＡｌｙＧａ１−ｙＮ層の厚さ（ｄ）は、１≦ｄ（ｎｍ）≦５であり、かつ、０．５≦ｙ≦１であることを特徴とする電界効果トランジスタ。
- チャネル層、または、チャネル層および電子供給層を含む活性層と、前記チャネル層の電子伝導度を制御するゲート電極と、前記活性層上に形成されたコンタクト層と、前記コンタクト層に接して形成されたソース電極およびドレイン電極とを備え、前記コンタクト層は、ＧａＮ層またはｎ型ＡｌｕＧａ１−ｕＮ層（但し、０＜ｕ≦１）とその上に形成されたＡｌｙＧａ１−ｙＮ層（但し、０＜ｙ≦１）とを含み、前記ＡｌｙＧａ１−ｙＮ層の厚さ（ｄ）は、
０．６４×ｙ−１−０．０６−０．６９×ｙ＋０．１４×ｙ２ ≦ｄ（ｎｍ）≦０．４２×（１．３×ｙ＋０．８４）−０．５
を満たすことを特徴とする電界効果トランジスタ。 - 前記チャネル層および電子供給層が、ＩｎｘＧａ１−ｘＮ（但し、０≦ｘ≦１）層およびＡｌｚＧａ１−ｚＮ（但し、０＜ｚ≦１）層であり、前記コンタクト層が前記電子供給層上に形成され、前記ゲート電極が前記電子供給層に接して形成されていることを特徴とする請求項６から８のいずれかに記載の電界効果トランジスタ。
- 前記チャネル層がＩｎｘＧａ１−ｘＮ（但し、０≦ｘ≦１）層であり、前記コンタクト層が前記チャネル層上に形成され、前記ゲート電極が前記チャネル層に接して形成されていることを特徴とする請求項６から８のいずれかに記載の電界効果トランジスタ。
- 基板と、前記基板上に形成されたＩｎｘＧａ１−ｘＮ（但し、０≦ｘ≦１）からなるチャネル層と、前記チャネル層上に形成されたＡｌｚＧａ１−ｚＮ（但し、０＜ｚ≦１）からなる電子供給層と、前記電子供給層上に形成されたＧａＮ層と、前記ＧａＮ層上に形成されたＡｌｙＧａ１−ｙＮ層（但し、０＜ｙ≦１）と、前記ＧａＮ層に接して形成されたゲート電極と、前記ＡｌｙＧａ１−ｙＮ層（但し、０＜ｙ≦１）に接して形成されたソース電極およびドレイン電極とを備え、前記ＡｌｙＧａ１−ｙＮ層の厚さは、前記ＡｌｙＧａ１−ｙＮ層中の電子の１波長を上限、前記ＡｌｙＧａ１−ｙＮ層とＧａＮ層の界面の伝導帯がフェルミ準位に一致する厚さを下限とすることを特徴とする電界効果トランジスタ。
- 基板と、前記基板上に形成されたＩｎｘＧａ１−ｘＮ（但し、０≦ｘ≦１）からなるチャネル層と、前記チャネル層上に形成されたＡｌｚＧａ１−ｚＮ（但し、０＜ｚ≦１）からなる電子供給層と、前記電子供給層上に形成されたＧａＮ層と、前記ＧａＮ層上に形成されたＡｌｙＧａ１−ｙＮ層（但し、０＜ｙ≦１）と、前記ＧａＮ層に接して形成されたゲート電極と、前記ＡｌｙＧａ１−ｙＮ層（但し、０＜ｙ≦１）に接して形成されたソース電極およびドレイン電極とを備え、前記ＡｌｙＧａ１−ｙＮ層の厚さ（ｄ）は、１≦ｄ（ｎｍ）≦５であり、かつ、０．５≦ｙ≦１であることを特徴とする電界効果トランジスタ。
- 基板と、前記基板上に形成されたＩｎｘＧａ１−ｘＮ（但し、０≦ｘ≦１）からなるチャネル層と、前記チャネル層上に形成されたＡｌｚＧａ１−ｚＮ（但し、０＜ｚ≦１）からなる電子供給層と、前記電子供給層上に形成されたＧａＮ層と、前記ＧａＮ層上に形成されたＡｌｙＧａ１−ｙＮ層（但し、０＜ｙ≦１）と、前記ＧａＮ層に接して形成されたゲート電極と、前記ＡｌｙＧａ１−ｙＮ層（但し、０＜ｙ≦１）に接して形成されたソース電極およびドレイン電極とを備え、前記ＡｌｙＧａ１−ｙＮ層の厚さ（ｄ）は、
０．６４×ｙ−１−０．０６−０．６９×ｙ＋０．１４×ｙ２ ≦ｄ（ｎｍ）≦０．４２×（１．３×ｙ＋０．８４）−０．５
を満たすことを特徴とする電界効果トランジスタ。 - 前記ＡｌｙＧａ１−ｙＮ層には、ｎ型の不純物がドープされていることを特徴とする請求項６から１３のいずれかに記載の電界効果トランジスタ。
- 前記コンタクト層には、前記ＧａＮ層の下層挿入された、ｎ型の不純物がドープされたＡｌＧａＮ層が含まれていることを特徴とする請求項６から１０のいずれかに記載の電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002175246A JP4038814B2 (ja) | 2002-06-17 | 2002-06-17 | 半導体装置および電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002175246A JP4038814B2 (ja) | 2002-06-17 | 2002-06-17 | 半導体装置および電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004022774A JP2004022774A (ja) | 2004-01-22 |
| JP4038814B2 true JP4038814B2 (ja) | 2008-01-30 |
Family
ID=31173959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002175246A Expired - Fee Related JP4038814B2 (ja) | 2002-06-17 | 2002-06-17 | 半導体装置および電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4038814B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8174048B2 (en) | 2004-01-23 | 2012-05-08 | International Rectifier Corporation | III-nitride current control device and method of manufacture |
| JP2005285869A (ja) * | 2004-03-26 | 2005-10-13 | Kyocera Corp | エピタキシャル基板及びそれを用いた半導体装置 |
| JP2005302916A (ja) * | 2004-04-09 | 2005-10-27 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置 |
| JP4751150B2 (ja) * | 2005-08-31 | 2011-08-17 | 株式会社東芝 | 窒化物系半導体装置 |
| JP5334149B2 (ja) * | 2006-06-02 | 2013-11-06 | 独立行政法人産業技術総合研究所 | 窒化物半導体電界効果トランジスタ |
| JP4282708B2 (ja) | 2006-10-20 | 2009-06-24 | 株式会社東芝 | 窒化物系半導体装置 |
| JP5207874B2 (ja) * | 2008-08-08 | 2013-06-12 | 親夫 木村 | 半導体装置およびその製造方法 |
| JP5431756B2 (ja) * | 2009-03-18 | 2014-03-05 | 株式会社豊田中央研究所 | Ｉｉｉ族窒化物半導体からなる半導体装置 |
| JP2015026629A (ja) | 2011-11-18 | 2015-02-05 | パナソニック株式会社 | 窒化物半導体装置の構造及び製造方法 |
| JP6214978B2 (ja) * | 2013-09-17 | 2017-10-18 | 株式会社東芝 | 半導体装置 |
| JP7484785B2 (ja) | 2021-03-29 | 2024-05-16 | 富士通株式会社 | 窒化物半導体装置及び窒化物半導体装置の製造方法 |
-
2002
- 2002-06-17 JP JP2002175246A patent/JP4038814B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004022774A (ja) | 2004-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11699748B2 (en) | Normally-off HEMT transistor with selective generation of 2DEG channel, and manufacturing method thereof | |
| JP5805830B2 (ja) | 半導体装置 | |
| JP4022708B2 (ja) | 半導体装置 | |
| JP3751791B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JP5334149B2 (ja) | 窒化物半導体電界効果トランジスタ | |
| US7777254B2 (en) | Normally-off field-effect semiconductor device | |
| KR100808344B1 (ko) | 전계 효과 트랜지스터 | |
| JP5810293B2 (ja) | 窒化物半導体装置 | |
| US8344422B2 (en) | Semiconductor device | |
| CN109037324B (zh) | 在断态期间具有高应力顺应性的hemt晶体管及其制造方法 | |
| TWI641133B (zh) | 半導體單元 | |
| CN109004033A (zh) | 氮极性iii族/氮化物磊晶结构及其主动元件与其积体化的极性反转制作方法 | |
| JP2011210751A (ja) | Ｉｉｉ族窒化物半導体素子、ｉｉｉ族窒化物半導体素子の製造方法、および電子装置 | |
| JP4038814B2 (ja) | 半導体装置および電界効果トランジスタ | |
| TWI569439B (zh) | 半導體單元 | |
| JP5510324B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP2005210105A (ja) | 半導体装置及びその製造方法 | |
| JP4869563B2 (ja) | 窒化物半導体装置及びその製造方法 | |
| JP2020080362A (ja) | 窒化物半導体装置 | |
| JP2009246307A (ja) | 半導体装置及びその製造方法 | |
| JP5272727B2 (ja) | 半導体装置 | |
| JP2008172085A (ja) | 窒化物半導体装置及びその製造方法 | |
| JP4759923B2 (ja) | 半導体装置 | |
| JP2008258310A (ja) | 窒化物半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040714 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060628 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070806 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070911 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071015 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071028 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131116 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |