JP2007081231A - 酸化物半導体素子 - Google Patents

酸化物半導体素子 Download PDF

Info

Publication number
JP2007081231A
JP2007081231A JP2005268830A JP2005268830A JP2007081231A JP 2007081231 A JP2007081231 A JP 2007081231A JP 2005268830 A JP2005268830 A JP 2005268830A JP 2005268830 A JP2005268830 A JP 2005268830A JP 2007081231 A JP2007081231 A JP 2007081231A
Authority
JP
Japan
Prior art keywords
layer
type
type oxide
oxide layer
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005268830A
Other languages
English (en)
Other versions
JP4568197B2 (ja
Inventor
Yoichiro Aya
洋一郎 綾
Shigero Yada
茂郎 矢田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2005268830A priority Critical patent/JP4568197B2/ja
Publication of JP2007081231A publication Critical patent/JP2007081231A/ja
Application granted granted Critical
Publication of JP4568197B2 publication Critical patent/JP4568197B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Devices (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】p/n接合界面又はp/i/n接合界面における1A族元素の拡散による素子特性の経時的劣化を抑制し、素子特性の安定性を確保することを目的とした酸化物半導体素子を提供する。
【解決手段】ガラス等の絶縁性基板1上にn型酸化物層2、バリア層3、p型酸化物層4が順に積層され、p型酸化物層4上には2層構造の金属電極5が、n型酸化物層2上には金属電極6が形成されている。n型酸化物2としてZnOを、p型酸化物層4として1A族元素のLiをドープしたNiOを用いている。また、1A族元素の拡散を抑制するバリア層3としてSiONを用いており、このバリア層3により素子特性の経時的劣化を抑制することができる。
【選択図】 図1

Description

本発明は、複数の酸化物半導体層を用いた素子であって、特にp型酸化物層に1A族元素の一つ又は複数種の元素を含む酸化物半導体素子に関する。
酸化物半導体は、可視光に対して透明であること、バンドギャップが3eVよりも大きいこと等から、透明センサや短波長発光素子、薄膜トランジスタへの応用が注目されている。例えば、特許文献1では、Liを含むp型NiO層とn型ZnO層を積層させることでp/n接合を形成し、半導体素子で最も基本的な電気特性(ダイオード特性)が得られることが記載されている。
また、特許文献2ではLi、Na、K等の1A族元素の1つ又は複数種の元素を補助金属材料として含有するZnMgO系材料でp型酸化物層を実現し、これをn型ZnMgO系材料の半導体層と積層させることで発光素子を形成している。このように、酸化物半導体においてLi、Na、K等の1A族元素の1つ又は複数種の元素を用いることが、所望の素子特性を得るために活用されている。
Thin Solid Films 445(2003)317-321 特開2004−214405号公報 特開2004−47607号公報
しかしながら、上記従来技術のように、p型酸化物層にLi、Na、K等の1A族元素の1つ又は複数種の元素を含む材料を用い、これをn型酸化物層とp/n接合させて酸化物半導体を形成した場合、p/n接合界面において1A族元素が拡散するので、素子の電気的特性が劣化するという問題が発生する。例えば、特許文献3では、発光素子の発光層に用いられる量子井戸(MQW)構造の安定性を確保するために、1A族アルカリ金属の拡散抑止層を発光層中に設けることが言及されているものの、酸化物半導体におけるp/n接合界面の1A族元素拡散を抑制するものではなく、依然として素子の電気的特性の劣化については問題となっていた。
図11に、従来問題となっていた酸化物半導体素子構造の概略図を示す。絶縁性基板21上に膜厚400nmのn型ZnO層22を形成し、この上に1A族元素であるLiを含むp型NiO層23を400nmの厚さで形成することでp/n接合を形成している。p型NiO23層上にp側電極として膜厚20nmのNi層24と膜厚100nmのAu層25が積層されている。また、n型ZnO22にも、n側電極として膜厚100nmのAl層26が積層されている。
図12は、図11の酸化物半導体素子における電気的特性の経時変化を示す。素子の順方向における電気特性(ダイオード特性)を測定して表示したもので、n型、p型領域の金属電極に電圧を印加して順方向に電流を流し測定を行った。初回、5回、20回と記載されているのは、測定回数を示す。測定回数が増加するにしたがって特定電圧で得られる順方向電流値が減少し、初回と20回では、かなり電流−電圧特性が劣化していくことがわかる。このように、酸化物半導体素子としての安定性に大きな問題がある。
このような現象が起こる原因は、次のように考えられる。一般に、Li、K、Na等の1A族元素はそのイオン半径が小さく、またその結合方法もイオン結合が主であるため、半導体材料一般の結合方法である共有結合よりも弱い。このため、n型酸化物層と1A族元素を含むp型酸化物層を積層させることでp/n接合を形成した酸化物半導体素子に、所望の電気特性を得るために電圧を印加した場合、電流による局所的な発熱が起こり、1A族元素が電界によってp型領域からn型領域に拡散し、n型領域のドーピング位置に入る現象が起きているものと考えられる。
電圧の印加時間が長くなる(測定回数が多くなる)にしたがって、このようなp型ドーパントの欠損とn型領域での再ドーピングが起こり、p型酸化物層の電気的特性がp型からn型へ向かって変化し、また逆に、n型酸化物層ではn型からp型へと電気的特性が変化するため、p型とn型の電気的特性が継続して保持できなくなり、結果として電気的特性が変化したものと考えられる。このことは、p型とn型酸化物層の間に真性(i型)酸化物半導体層を形成した素子でも同様に起こり、i層のp型化が電圧印加時間と共に進行し、素子特性が変化すると考えられる。
本発明は、p/n接合界面又はp/i/n接合界面における1A族元素の拡散による素子特性の経時的劣化を抑制し、素子特性の安定性を確保することを目的とした酸化物半導体素子を提供することを目的としている。
上記目的を達成するために、本発明の酸化物半導体素子は、n型酸化物層とp型酸化物層が積層されている酸化物半導体素子において、前記p型酸化物層は1A族元素の1つ又は複数種の元素を含む半導体層で構成され、1A族元素の拡散を抑制するバリア層を前記n型酸化物層とp型酸化物層との間に形成したことを特徴としている。
また、別の発明では、i型酸化物層を挟むようにしてn型酸化物層とp型酸化物層が積層されている酸化物半導体素子において、前記p型酸化物層は1A族元素の1つ又は複数種の元素を含む半導体層で構成され、1A族元素の拡散を抑制するバリア層を前記p型酸化物層とi型酸化物層との間に形成したことを特徴としている。
Li、K、Na等の1A族元素の拡散を抑制するバリア層に用いる材料としては、結晶性の材料であればリン酸化物やホウ素酸化物、またはシリコン酸化物やシリコン窒化物を用いることができる。例えば、リン酸化物ではPの結晶を有する材料等が用いられる。Pは三方晶系の結晶構造を有しおり、バンドギャップはZnOのバンドギャップ約3eVよりも大きい化合物で、1A族元素の拡散を効率的に抑制する。
ホウ素酸化物については、Bの結晶を有する材料等が用いられ、これは六方晶系の結晶構造を取り、ZnO系材料の六方晶系結晶構造と極めて親和性に優れている。シリコン酸化物では、水晶と同様の三方晶系であるSiOの結晶を有する材料等が用いられる。シリコン窒化物については、Siの結晶を有する材料が用いられ、これは六方晶系の結晶構造をとるので、ZnO系材料の六方晶系結晶構造と極めて親和性に優れている。
また、非晶質材料であれば、ZnO系材料の六方晶系結晶構造に対して結晶構造の制約を受けず、均一な成膜とすることができる。このような非晶質材料としては、前記リン酸化物やホウ素酸化物の非晶質材料や、これら成分と珪酸化物を混在させガラス状に形成したボロフォスフォシリケートガラス、また、酸化シリコン、窒化シリコン、窒化酸化シリコン等のシリコン系非晶質材料がバリア層の材料が適切である。これら材料は1A族元素に対する拡散係数が小さく、効率的に拡散を抑制する。
これら結晶性材料および非晶質材料を用いたバリア層の膜厚は、素子の電気特性を妨げない程度に薄い事が重要である。絶縁性の材料において、このような条件を満たす厚みはおよそ10nm程度であることが知られており、この厚みがあれば拡散を抑制するのに十分である。
本発明によれば、n型酸化物層とp型酸化物層とのp/n接合界面に、またはn型酸化物層とi型酸化物層とp型酸化物層の積層構造ではp/i接合界面に、Li、K、Na等1A族元素の拡散を抑制するためのバリア層を設けているので、酸化物半導体素子の電気的特性の劣化を防止することができ、素子の安定化が図れる。
以下、図面を参照して本発明の一実施形態を説明する。図1は本発明による第1の酸化物半導体素子の構造を示す。ガラス等の絶縁性基板1上に、膜厚400nmのn型酸化物層2、膜厚10nmのバリア層3、膜厚400nmのp型酸化物層4が順に積層され、p型酸化物層4上には2層構造のp側金属電極5が、n型酸化物層2上にはn側金属電極6が形成されている。n型酸化物2としてZnOを用い、p型酸化物層4として1A族アルカリ金属元素のLiをドープしたNiOを用いている。また、1A族元素の拡散を抑制するバリア層3としてSiONを用いた。
図2に図1の酸化物半導体素子の電気的特性を示す。電気的特性の測定については、外部の不要な電磁気と光を遮る金属製シールドボックス内に素子を配置し、n型、p型領域の金属電極(金属電極6、5)に測定端子を接触させて測定を行った。高精度電流電圧計としてはHP4140Aを用いた。A1とA2の曲線は、バリア層3がない場合の電気的特性を示し、A1は初回測定、A2は20回目の測定を表すもので、図12の電気的特性のグラフの初回測定、20回目の測定と同様のものである。また、B1、B2は図1の構造における(バリア層3が存在する場合)電気的特性を示し、B1は初回測定、B2は20回目の測定を表す。バリア層3が存在する場合には、初回測定の曲線と20回目の測定の曲線とでは、ほとんど違いは見られず、この結果から、SiON極薄膜を形成することで素子の電気的特性の劣化を防ぎ、素子の安定性が向上していることがよくわかる。
次に、図1の酸化物半導体素子の形成方法を図3に示す。(a)に示すように、絶縁性基板1上に、ノンドープのZnOを用い、スパッタ法で400nmのn型ZnO層2を形成する。反応ガスとしては不活性ガスであるArを用いる。ZnOはノンドープ条件でn型を示すことが知られている材料であるために意図的なドーピングは行っていない。しかし、ドーピングが必要であれば、GaやAl等の元素を酸化物の形でターゲットに混入させることでn型の制御を行うことができる。
このようにして形成したn型ZnO層2の上に、ターゲットとしてSiNを用い、反応ガスとして1%の酸素を含んだNガスを用いてスパッタを行い、(b)のようにSiON極薄膜3を形成する。このSiON膜の膜厚は10nmとなるように予めスパッタ条件を制御している。Si−Nの結合力は105kcal/mol、Si−Oの結合力は193kcal/molでありSi−Oの方が約2倍強い。このためSiONの組織を形成するためにNとOのガス組成比を制御する。
また、今回はターゲットとしてSiNを用いたが、PやBをターゲットとして用いるか、これらを含む珪酸化物をターゲットとして用いても良く、この場合でもスパッタ条件を最適化することでSiONと同様の堆積が可能である。この上に、10%のLiを含んだNiOターゲットを用い、反応ガスとして20%の酸素を含有したArを用いてスパッタを行い、膜厚400nmのLiドープNiO(NiO:Li)層4を形成する。基板温度は全ての条件で200℃一定である。
(c)のように、p型NiO:Li層4上にフォトレジスト10を形成し、(d)のようフルオロカーボン系ガス等でエッチングを行ってメサ型に加工し、(e)のようにフォトレジスト10を洗浄により除去した後、(f)のようにn型ZnO層2には膜厚100nmのAl層61を、(g)のようにp型NiO:Li層4には膜厚20nmのNi層51と膜厚100nmのAu層52をそれぞれ金属マスクを通して蒸着する。最後に電極金属の安定化と金属/半導体界面の接触抵抗を下げる事を目的として不活性ガスであるAr雰囲気中で200℃、30分の熱処理を行う。上記実施例では作製方法としてスパッタ法を用いたが、所望の電気特性を得られる堆積方法である化学気相蒸着(CVD)法、真空蒸着法、分子線エピタキシー(MBE)法、パルスレーザ堆積(PLD)法等、これらを組み合わせた手法を用いても同様の効果が得られる。
図4は、図1とはp型酸化物層とn型酸化物層の積層順序を逆にし、バリア層に異なる材料を用いた第2の酸化物半導体素子の構造を示す。ガラス等の絶縁性基板1上に、膜厚500nmのp型酸化物層4、膜厚10nmのバリア層3、膜厚400nmのn型酸化物層2が順に積層され、p型酸化物層4上には2層構造のp側金属電極5が、n型酸化物層2上にはn側金属電極6が形成されている。n型酸化物2としてZnOを用い、p型酸化物層4として1A族アルカリ金属元素のLiをドープしたNiOを用いている。また、1A族元素の拡散を抑制するバリア層3としてPを用いた。
図5に図4の酸化物半導体素子の電気的特性を示す。電気的特性の測定については、上記第1の酸化物半導体素子と同様、外部の不要な電磁気と光を遮る金属製シールドボックス内に素子を配置し、n型、p型領域の金属電極(金属電極6、5)に測定端子を接触させて測定を行った。高精度電流電圧計としてはHP4140Aを用いた。C1とC2の曲線は、バリア層3がない場合の電気的特性を示し、C1は初回測定、C2は20回目の測定を表す。また、D1、D2は図4の構造における(バリア層3が存在する場合)電気的特性を示し、D1は初回測定、D2は20回目の測定を表す。バリア層3が存在する場合には、初回測定の曲線と20回目の測定の曲線とでは、ほとんど違いは見られず、この結果から、P極薄膜を形成することで素子の電気的特性の劣化を防ぎ、素子の安定性が向上していることがよくわかる。
次に、スパッタ法と分子線エピタキシー(MBE)法を組み合わせて、図4の酸化物半導体素子を形成する方法を図6に示す。(a)のように、絶縁性基板1上にスパッタ法を用いてp型のNiO:Li層4を500nm堆積する。ターゲットは10%LiドープのNiO基板であり、基板温度は200℃、スパッタガスは20%の酸素を含有したArである。この基板を分子線エピタキシー(MBE)装置に導入し、バリア層の形成とn型ZnO層の形成を行う。スパッタ条件としては上記条件を用いたが、所望のp型NiO:Liによって最適な条件を設定することができる。
図7に使用したMBE装置の概略図を示す。基板を保持する基板ホルダ、所定の固体材料を蒸発させる固体蒸発源、気体を活性化して供給する活性化装置が数点備わっており、例えばZnOを堆積するには、固体蒸発源にZnOを配し、これを1000℃近傍まで加熱する事で昇華させ、基板上で堆積させるか、又は固体蒸発源にZnを配し、これを500℃近傍まで加熱することでZn蒸気を発生させ、この蒸気に活性化装置から活性化酸素を供給してZnとOを反応させ、基板上でZnOを堆積させる。これらの蒸発源および活性化装置にはシャッタが付属しており、シャッタの開閉によって基板への材料の供給を制御している。
絶縁性基板1上にp型NiO:Li層4を形成した基板をMBE装置に導入し、(b)のように、バリア層3を形成するが、形成方法としては固体のPを固体蒸発源に配置し、これを350℃に加熱することで蒸発させ、同時に活性化装置から活性化酸素を供給して酸素の欠損を補い、膜厚は10nmとなるように制御する。基板温度は200℃である。今回はPを用いたが固体のBを用いて500℃程度で蒸発させて所望の膜厚堆積させても良い。
このバリア層としてのP層3の上に、固体蒸発源にZnを配し、これを500℃近傍まで加熱することでZn蒸気を発生させ、Zn蒸気に活性化装置から活性化酸素を供給することでZnとOを反応させ、n型ZnO層2を400nm堆積させる。このZnOはノンドープではあるが活性化酸素供給量を制御することで酸素欠損を生じさせ、n型の電気特性を持たせている。基板の温度は200℃である。
次に、図3(c)〜(e)に示す工程と同様に、フォトリソグラフィ工程を用いてメサ型に加工した後、図6(c)のように、n型ZnO層2には膜厚100nmのAl層61を、(d)のように、p型NiO:Li層4には膜厚20nmのNi層51と膜厚100nmのAu層52をそれぞれ金属マスクを通して蒸着する。最後に電極金属の安定化と金属/半導体界面の接触抵抗を下げる事を目的として不活性ガスであるAr雰囲気中で200℃、30分の熱処理を行う。
図8は、p/i/n接合で構成された第3の酸化物半導体素子の構造を示す。ガラス等の絶縁性基板1上に膜厚400nmのn型酸化物層2、膜厚50nmのi型酸化物層7、膜厚10nmのバリア層3、膜厚400nmのp型酸化物層4が順に積層され、p型酸化物層4上には2層構造のp側金属電極5が、n型酸化物層2上にはn側金属電極6が形成されている。n型酸化物2としてZnOを、i型酸化物層7としてZnOを用い、p型酸化物層4として1A族アルカリ金属元素のLiをドープしたNiOを用いている。また、1A族元素の拡散を抑制するバリア層3としてSiONを用いた。
図8の酸化物半導体素子の電気的特性は、ほぼ図2と同様であり、バリア層3としてSiON極薄膜を形成することでi型酸化物層7のp型化が電圧印加時間と共に進行することを抑制し、素子の電気的特性の劣化を防ぐことができる。
図10に図8の酸化物半導体素子の形成方法を示す。(a)に示すように、絶縁性基板1上に、ノンドープのZnOを用い、スパッタ法で400nmのn型ZnO層2を形成する。反応ガスとしては不活性ガスであるArを用いる。ZnOはノンドープ条件でn型を示すことが知られている材料であるために意図的なドーピングは行わない。
次に、(b)に示すように、スパッタ法でn型ZnO層2上に、i型ZnO層7を形成する。ターゲットは純度99.99%以上の金属Znであり、スパッタガスは酸素と窒素を用い、基板温度は200℃、スパッタガス圧力は約0.63Pa、RF電力は100Wである。その後の(c)〜(f)の工程では、図3の(b)〜(e)の示す工程と同様に、フォトリソグラフィ工程を用いてメサ型に加工し、図10(g)のように、n型ZnO層2には膜厚100nmのAl層61を、(h)のように、p型NiO:Li層4には膜厚20nmのNi層51と膜厚100nmのAu層52をそれぞれ金属マスクを通して蒸着する。最後に電極金属の安定化と金属/半導体界面の接触抵抗を下げることを目的として不活性ガスであるAr雰囲気中で200℃、30分の熱処理を行う。
以上のように、バリア層を形成して酸化物半導体素子の電気的特性の劣化を抑制することができるが、バリア層には適切な膜厚の範囲が存在する。これは、バリア層の膜厚が厚くなりすぎるとp側からn側に電気を通しにくくなり、順方向電流が減少して素子として機能しなくなるが、一方、バリア層の膜厚を薄くしすぎると、アルカリ金属に対する拡散阻止能力が減少し、バリア層として機能しなくなるためである。
特に、上記第1の酸化物半導体素子(図1)、第3の酸化物半導体素子(図8)で用いたバリア層としてのSiON膜の膜厚について検討する。SiON膜は絶縁体であるが、絶縁体でもその膜厚が薄い場合には電子を通過させる。この現象はトンネル現象と呼ばれており、トンネル現象で通り抜ける電子数をトンネル確率(電子透過率)で表す。電子透過率は材料が同一であれば膜厚が厚くなると指数関数的に減少する。前記のように厚さ10nmのSiON膜がある場合と無い場合では、電流量が約30%減少しているので、この関係から電子透過率を計算したのが図9である。縦軸は電子透過率、横軸はSiON膜厚を表す。
SiON膜厚が大きくなると、電子透過率が減少していく。この減少は酸化物半導体素子の電気特性に大きく影響する。透過する電子の低減幅は、デバイス特性等から初期の50%以下であることが必要となる。更に望ましくは40%以下であることが必要である。この範囲での、SiON膜の膜厚は、図9より、18nm以下(50%以上の電子が透過)、望ましくは13nm以下(60%以上の電子が透過)となる。
一方、アルカリ金属に対する拡散阻止能力は金属の種類と絶縁膜との関係で種々決まる。SiON、SiN共に物性的には大きく変わらないので、拡散阻止能力も近いと考え、SiNをベースにしてSiON膜の膜厚の下限を算出した。なお、アルカリ金属としてはNaを用いたが、Liとほぼ同様の拡散能力を有している。SiN膜のNa阻止能力はSiO膜よりも1桁以上良好であることが知られているので、SiN膜中のNa拡散長は、同条件のSiO膜における拡散長の1/10以下と推定することができる。
酸化物半導体素子の温度は高くても200℃程度、測定時間は60秒程度であることから、SiO膜におけるNa拡散長を計算すると約3.0nmとなる。したがって、SiN膜におけるNa拡散長を換算すると、長くても3nmの1/10である0.3nmとなる。この0.3nmはSiとNの結合長の2倍に等しいことから、計算上、SiNが3分子(約0.5nm) 以上堆積していれば、本実施例に示したアルカリ金属の拡散を抑制することができるが、一般の装置で0.5nmの膜厚制御を行うことは困難であり、通常はこれよりも一桁高い5nm程度での制御を行うのが限度と考えられる。
以上の検討により、バリア層としてのSiON膜の厚さの範囲は、成膜装置制御可能な範囲であれば、5nm〜18nm、望ましくは5nm〜13nmとなる。他方、理論上(計算上)の範囲であれば、0.5nm〜18nm、望ましくは0.5nm〜13nmとなる。
本発明の酸化物半導体素子の構造を示す図である。 図1の酸化物半導体素子の電気的特性を示す図である。 図1の酸化物半導体素子の形成方法を示す図である。 本発明の酸化物半導体素子の構造を示す図である。 図4の酸化物半導体素子の電気的特性を示す図である。 図4の酸化物半導体素子の形成方法を示す図である。 MBE装置の概略構成を示す図である。 本発明の酸化物半導体素子の構造を示す図である。 図8の酸化物半導体素子の電気的特性を示す図である。 図8の酸化物半導体素子の形成方法を示す図である。 従来の酸化物半導体素子の構造を示す図である。 図11の酸化物半導体素子の電気的特性を示す図である。
符号の説明
1 絶縁性基板
2 n型酸化物層
3 バリア層
4 p型酸化物層
5 金属電極
6 金属電極
7 i型酸化物層

Claims (5)

  1. n型酸化物層とp型酸化物層が積層されている酸化物半導体素子において、前記p型酸化物層は1A族元素の1つ又は複数種の元素を含む半導体層で構成され、1A族元素の拡散を抑制するバリア層を前記n型酸化物層とp型酸化物層との間に形成したことを特徴とする酸化物半導体素子。
  2. i型酸化物層を挟むようにしてn型酸化物層とp型酸化物層が積層されている酸化物半導体素子において、前記p型酸化物層は1A族元素の1つ又は複数種の元素を含む半導体層で構成され、1A族元素の拡散を抑制するバリア層を前記p型酸化物層とi型酸化物層との間に形成したことを特徴とする酸化物半導体素子。
  3. 前記バリア層はリン若しくはホウ素又はこれらを含む化合物により構成されていることを特徴とする請求項1又は請求項2のいずれか1項に記載の酸化物半導体素子。
  4. 前記バリア層は、ガラス材料により構成されていることを特徴とする請求項1又は請求項2のいずれか1項に記載の酸化物半導体素子。
  5. 前記ガラス材料は、シリコン、窒素、酸素、リン、ホウ素の1つ又は複数の元素を組成とすることを特徴とする請求項4記載の酸化物半導体素子。
JP2005268830A 2005-09-15 2005-09-15 酸化物半導体素子 Expired - Fee Related JP4568197B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005268830A JP4568197B2 (ja) 2005-09-15 2005-09-15 酸化物半導体素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005268830A JP4568197B2 (ja) 2005-09-15 2005-09-15 酸化物半導体素子

Publications (2)

Publication Number Publication Date
JP2007081231A true JP2007081231A (ja) 2007-03-29
JP4568197B2 JP4568197B2 (ja) 2010-10-27

Family

ID=37941189

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005268830A Expired - Fee Related JP4568197B2 (ja) 2005-09-15 2005-09-15 酸化物半導体素子

Country Status (1)

Country Link
JP (1) JP4568197B2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010267865A (ja) * 2009-05-15 2010-11-25 Toyota Central R&D Labs Inc 太陽電池及びその製造方法
JP2011181668A (ja) * 2010-03-01 2011-09-15 Stanley Electric Co Ltd ZnO系半導体素子の製造方法及びZnO系半導体素子
JP2011243959A (ja) * 2010-04-20 2011-12-01 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
CN102549780A (zh) * 2009-08-26 2012-07-04 印度马德拉斯理工学院 Li和Ni共掺杂的ZnO中的稳定P型半导体特征
CN103268911A (zh) * 2013-04-22 2013-08-28 浙江大学 p-NiO/n-ZnO异质结发光器件及其制备方法
WO2014020809A1 (ja) * 2012-08-03 2014-02-06 パナソニック株式会社 窒化物半導体装置および窒化物半導体装置の製造方法
JP2014029925A (ja) * 2012-07-31 2014-02-13 Kobe Steel Ltd 光電変換素子、光電変換素子アレイ及び太陽電池モジュール
WO2015025754A1 (ja) * 2013-08-19 2015-02-26 株式会社村田製作所 ダイオード装置およびその製造方法
KR20190042552A (ko) * 2016-08-31 2019-04-24 가부시키가이샤 플로스피아 p형 산화물 반도체 및 그 제조 방법
US10483110B2 (en) 2016-07-26 2019-11-19 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing semiconductor device
CN112544004A (zh) * 2018-08-22 2021-03-23 三菱电机株式会社 氧化物半导体装置及其制造方法
CN114361253A (zh) * 2021-12-29 2022-04-15 东南大学 一种氧化物半导体双极型晶体管及其制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108878583A (zh) * 2018-06-20 2018-11-23 东华大学 基于p-Si/NiO:Zn异质结构的光电探测材料的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6184072A (ja) * 1984-10-01 1986-04-28 Mitsubishi Electric Corp ダイオ−ド
JPH03262165A (ja) * 1990-03-13 1991-11-21 Toshiba Corp 半導体装置
JP2002170993A (ja) * 2000-11-30 2002-06-14 Shin Etsu Handotai Co Ltd 発光素子及びその製造方法、可視光発光装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6184072A (ja) * 1984-10-01 1986-04-28 Mitsubishi Electric Corp ダイオ−ド
JPH03262165A (ja) * 1990-03-13 1991-11-21 Toshiba Corp 半導体装置
JP2002170993A (ja) * 2000-11-30 2002-06-14 Shin Etsu Handotai Co Ltd 発光素子及びその製造方法、可視光発光装置

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010267865A (ja) * 2009-05-15 2010-11-25 Toyota Central R&D Labs Inc 太陽電池及びその製造方法
CN102549780A (zh) * 2009-08-26 2012-07-04 印度马德拉斯理工学院 Li和Ni共掺杂的ZnO中的稳定P型半导体特征
JP2011181668A (ja) * 2010-03-01 2011-09-15 Stanley Electric Co Ltd ZnO系半導体素子の製造方法及びZnO系半導体素子
JP2011243959A (ja) * 2010-04-20 2011-12-01 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2014029925A (ja) * 2012-07-31 2014-02-13 Kobe Steel Ltd 光電変換素子、光電変換素子アレイ及び太陽電池モジュール
JPWO2014020809A1 (ja) * 2012-08-03 2016-07-21 パナソニックIpマネジメント株式会社 窒化物半導体装置および窒化物半導体装置の製造方法
WO2014020809A1 (ja) * 2012-08-03 2014-02-06 パナソニック株式会社 窒化物半導体装置および窒化物半導体装置の製造方法
US9583608B2 (en) 2012-08-03 2017-02-28 Panasonic Intellectual Property Management Co., Ltd. Nitride semiconductor device and method for manufacturing nitride semiconductor device
CN103268911A (zh) * 2013-04-22 2013-08-28 浙江大学 p-NiO/n-ZnO异质结发光器件及其制备方法
WO2015025754A1 (ja) * 2013-08-19 2015-02-26 株式会社村田製作所 ダイオード装置およびその製造方法
US10483110B2 (en) 2016-07-26 2019-11-19 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing semiconductor device
KR20190042552A (ko) * 2016-08-31 2019-04-24 가부시키가이샤 플로스피아 p형 산화물 반도체 및 그 제조 방법
US11087977B2 (en) 2016-08-31 2021-08-10 Flosfia Inc P-type oxide semiconductor and method for manufacturing same
KR102329576B1 (ko) * 2016-08-31 2021-11-19 가부시키가이샤 플로스피아 p형 산화물 반도체 및 그 제조 방법
CN112544004A (zh) * 2018-08-22 2021-03-23 三菱电机株式会社 氧化物半导体装置及其制造方法
CN114361253A (zh) * 2021-12-29 2022-04-15 东南大学 一种氧化物半导体双极型晶体管及其制备方法

Also Published As

Publication number Publication date
JP4568197B2 (ja) 2010-10-27

Similar Documents

Publication Publication Date Title
JP4568197B2 (ja) 酸化物半導体素子
KR100504161B1 (ko) Ⅲ족 질화물계 화합물 반도체 소자의 제조 방법
JP5116225B2 (ja) 酸化物半導体デバイスの製造方法
TW201232787A (en) Laminate structure including oxide semiconductor thin film layer, and thin film transistor
US7541207B2 (en) Light emitting device and method of manufacturing the same
JP2010518619A (ja) 銅ニッケル及びガリウム−スズ−亜鉛−銅−チタンのp型及びn型酸化物に基づく電子半導体デバイス、周辺機器及びその製造工程
JP2011151426A (ja) 高性能の窒化ガリウム系発光素子のための薄膜電極およびその製造方法
JP2009021540A (ja) ZnO系薄膜及びZnO系半導体素子
JP5491679B1 (ja) 窒化物半導体発光素子
US7851824B2 (en) Light emitting device having a composition modulation layer of unequal amounts of at least two elements between an n-type contact layer and a transparent electrode
KR20080114068A (ko) 아연산화물 반도체 및 이를 제조하기 위한 방법
JPWO2020121794A1 (ja) 窒化物系半導体発光素子及びその製造方法、並びに、窒化物系半導体結晶の製造方法
CN112888808A (zh) 氧化物层叠体及其制造方法
US12002870B2 (en) Method of manufacturing a transistor
JP3557791B2 (ja) 3族窒化物半導体の電極及びその電極を有した素子
US8803165B2 (en) Nitride semiconductor light emitting device and method for manufacturing nitride semiconductor light emitting device
JP3665243B2 (ja) 窒化物半導体素子及びその製造方法
US8716047B2 (en) Method for producing transparent conductive layer comprising TIO2 and method for producing semiconductor light-emitting element utilizing said method for producing transparent conductive layer
US20130026487A1 (en) Nitride semiconductor light emitting element
JPH0831767A (ja) 電極構造の製造方法
JP4771997B2 (ja) 半導体発光素子およびその製造方法
US9219254B2 (en) Method of forming nanocrystals and method of manufacturing an organic light-emitting display apparatus including a thin film having nanocrystals
KR100716784B1 (ko) 산화아연계 발광소자 및 그 제조방법
JP5493377B2 (ja) 半導体装置及びその製造方法
JP2010074069A (ja) 半導体発光素子

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080118

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20080201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100713

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100806

R151 Written notification of patent or utility model registration

Ref document number: 4568197

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130813

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees