CN102549780A - Li和Ni共掺杂的ZnO中的稳定P型半导体特征 - Google Patents

Li和Ni共掺杂的ZnO中的稳定P型半导体特征 Download PDF

Info

Publication number
CN102549780A
CN102549780A CN2010800419941A CN201080041994A CN102549780A CN 102549780 A CN102549780 A CN 102549780A CN 2010800419941 A CN2010800419941 A CN 2010800419941A CN 201080041994 A CN201080041994 A CN 201080041994A CN 102549780 A CN102549780 A CN 102549780A
Authority
CN
China
Prior art keywords
zno
target
type
film
codope
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800419941A
Other languages
English (en)
Other versions
CN102549780B (zh
Inventor
M·S·拉马钱德拉·劳
E·森蒂尔·库马
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Indian Institute of Technology Madras
Original Assignee
Indian Institute of Technology Madras
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Indian Institute of Technology Madras filed Critical Indian Institute of Technology Madras
Priority to CN201510523337.5A priority Critical patent/CN105226156B/zh
Publication of CN102549780A publication Critical patent/CN102549780A/zh
Application granted granted Critical
Publication of CN102549780B publication Critical patent/CN102549780B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/28—Materials of the light emitting region containing only elements of Group II and Group VI of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/28—Materials of the light emitting region containing only elements of Group II and Group VI of the Periodic Table
    • H01L33/285—Materials of the light emitting region containing only elements of Group II and Group VI of the Periodic Table characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0083—Processes for devices with an active region comprising only II-VI compounds
    • H01L33/0087—Processes for devices with an active region comprising only II-VI compounds with a substrate not being a II-VI compound

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physical Vapour Deposition (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

本发明提供一种用于生长具有低电阻率和高迁移率的稳定p型ZnO薄膜的方法。该方法包括在靶室中提供n型Li-Ni共掺杂的ZnO靶，在所述靶室中提供基板，并且烧蚀所述靶以在所述基板上形成薄膜。

Description

Li和Ni共掺杂的ZnO中的稳定P型半导体特征
对相关申请的交叉引用
本申请要求在2009年8月26日提交并且代理人案号为131-0011-IN的印度申请2054/CHE/2009的权益。
技术领域
本公开总体上涉及半导体技术，并且更具体地涉及与稳定p型ZnO薄膜生长相关的技术。
背景技术
除非在本文中另外指出，在本部分中描述的方法不是针对本申请中的权利要求的现有技术，且并非通过包含在该部分中而承认其为现有技术。
基于二极管的光源日常应用于从指示器中的闪烁光至现代通信系统、照明应用、光学储存媒体等的众多应用中。在未来固态照明是用于廉价并且高效照明系统的圣杯(holy grail)。方案是生产可以充当减少全球变暖(低碳足迹)催化剂的可商购、低成本并且成功高效的照明器件。早期方案依赖基于III-V的半导体材料以及制造方法，所述III-V基半导体材料昂贵并且具有稳定性问题。
由于ZnO的直接宽带隙(3.37eV)以及在室温与GaN的激子结合能(25meV)和ZnSe的激子结合能(22meV)比较的相对大的激子结合能(60meV)，ZnO总是被认为是用于紫外发光二极管和激光二极管的最有希望的备选材料。来自基于ZnO的同质结和异质结的室温电致发光的成功示例已经证实该材料对于下一代短波长光电器件是理想的。最近的研究集中在p型ZnO的生长上，其具有掺杂不对称以及p型导电性的稳定性的问题。已经尝试了所有可能的p型掺杂剂如第V族元素[N、P、As、Sb]、第I族和第IB族元素[Li、Na、K、Ag、Cu]以实现ZnO中的p型导电和紫外(UV)-电致发光。在ZnO中的氧部位的氮取代显示出有希望用于p型导电，并且许多组已经报道了来自基于N掺杂ZnO的同质结的室温电致发光。掺杂剂如P、As和Sb似乎是用于ZnO上的p型导电的好的备选。在第I族元素中，理论上，Li拥有浅接受能级。然而，从基于Li取代的(LiZn)ZnO的同质结没有获得电致发光。与理论预测相反，在实验上观察到在ZnO中的Li掺杂将电阻率显著地增加数个量级并且使得其绝缘。
概述
本公开的一个实施方案总体上可以涉及一种用于生长稳定p型锂(Li)和过渡金属共掺杂的氧化锌(ZnO)薄膜的方法。一个示例性方法可以包括在靶室中提供Li和过渡金属共掺杂的ZnO靶，在所述靶室中提供基板，并且烧蚀所述靶以在所述基板上形成薄膜。
本公开的另一个实施方案总体上可以涉及一种稳定p型锂(Li)和过渡金属共掺杂的氧化锌(ZnO)薄膜，其中所述薄膜在室温具有选自0.01至1Ωcm的电阻率，选自1017cm-3至1018cm-3的空穴浓度，以及选自80至250cm2V-1s-1的迁移率。在沉积该薄膜以后约100天内空穴浓度保持在初始值的±20％之内。
本公开的又一个实施方案总体上可以涉及一种发光器件。一种示例性发光器件可以包括：基板；氧化锌(ZnO)缓冲层；在所述ZnO缓冲层上的n型ZnO层；在所述n型ZnO层上的p型的锂(Li)和过渡金属共掺杂的ZnO层，所述p型的锂(Li)和过渡金属共掺杂的ZnO层在室温具有选自0.01至1Ωcm的电阻率，选自1017cm-3至1018cm-3的空穴浓度，以及选自80至250cm2V-1s-1的迁移率，在沉积p型的锂和Ni共掺杂的ZnO薄膜以后约100天内所述空穴浓度保持在初始值的±20％之内；与所述n型ZnO层连接的第一电极；以及与所述p型ZnO层连接的第二电极。
上述概述内容仅是示例性的并且不意图以任何方式限制。除以上描述的示例性的方面、实施方案和特征以外，其它方面、实施方案和特征通过参考附图和下列详细描述而将变得显而易见。
附图简述
从下列描述和后附权利要求书并且结合附图，本公开的前述和其它特征将变得更加完全显而易见。这些附图仅描绘根据本公开的若干实施方案，因此不被认为是其范围的限制。将通过使用附图描述本公开的更多特征和细节。
在附图中：
图1示例在本公开的一个或多个实施方案中用于生长稳定p型ZnO薄膜的示例性脉冲激光沉积设备的示意图；
图2是在本公开的一个或多个实施方案中用于操作图1的设备以生长稳定p型ZnO薄膜的示例方法的流程图；
图3示例在本公开的一个或多个实施方案中的示例性未掺杂的、Li单掺杂的、Ni单掺杂的和Li-Ni共掺杂的ZnO薄膜的X射线衍射图案；
图4是在本公开的一个或多个实施方案中的示例性Ni单掺杂的和Li-Ni共掺杂的ZnO薄膜的电阻率的温度依赖性的曲线图；
图5A是在本公开的一个或多个实施方案中的示例性Li-Ni共掺杂的ZnO薄膜的空穴浓度的温度依赖性的曲线图。
图5B是本公开的一个或多个实施方案中的示例性Li-Ni共掺杂的ZnO薄膜的迁移率温度变化曲线图；
图5C是本公开的一个或多个实施方案中的示例性Li-Ni共掺杂的ZnO薄膜的表观空穴浓度关于UV暴露时间的曲线图；
图5D是本公开的一个或多个实施方案中的示例性Li-Ni共掺杂的ZnO薄膜的表观空穴浓度作为沉积后时间的函数的曲线图；
图6A是本公开的一个或多个实施方案中的示例性Ni单掺杂ZnO薄膜的X射线光电子能谱(XPS)的曲线图；
图6B是本公开的一个或多个实施方案中的示例性Li-Ni掺杂ZnO薄膜的XPS光谱的曲线图；
图7是在本公开的一个或多个实施方案中的用于在基板上生长基于ZnO的同质结发光二极管(LED)的示例性方法的流程图；和
图8是在本公开的一个或多个实施方案中由图7的方法制备的示例性LED器件的横截面图。
发明内容
在下列详细描述中，对形成本发明的一部分的附图进行参考。在附图中，除非上下文另外规定，类似的附图标记可以指示类似的部件。在详细描述、附图和权利要求中所述的示例性实施方案不意味着限定。在不背离在本文中提出的主题的精神或范围的情况下，可以使用其它实施方案并且可以进行其它变化。容易理解，如在本文中总体描述并且在附图中示例的本发明的各个方面都可以以多种不同配置进行排列、替代、组合和设计，它们都全部被明确地预期到并构成本公开的一部分。
本公开特别涉及与制备具有低电阻率和高霍尔迁移率的稳定p型氧化锌(ZnO)薄膜相关的方法、设备和系统。在本公开的一个或多个实施方案中，可用通过脉冲激光沉积(PLD)可以生长锂(Li)和过渡金属如镍(Ni)共掺杂的p型ZnO薄膜。Li-Ni共掺杂p型ZnO薄膜与Li单掺杂ZnO膜比较可以具有在电阻率上的下降。Li-Ni共掺杂p型ZnO薄膜在室温可以具有高迁移率的稳定p型传导。Li-Ni共掺杂p型ZnO薄膜甚至在UV照射下也可以是稳定的。例如，Li-Ni共掺杂p型ZnO薄膜在室温具有约0.01至1Ωcm(例如，0.15Ωcm)的电阻率，1017cm-3至1018cm-3(例如，3.2*1017cm-3)的空穴浓度，以及80至250cm2V-1s-1(例如，130cm2V-1s-1)的迁移率。代替PLD，可以使用其它的物理气相沉积技术，如溅射、分子束外延，以及化学气相沉积(例如，金属有机化学气相沉积)。
图1示例用于生长在本公开的一个或多个实施方案中的稳定p型ZnO薄膜102的示例性脉冲激光沉积设备100的示意图。p型ZnO薄膜102可以是Li-Ni共掺杂p型ZnO薄膜。设备100可以包括：激光器104、具有石英窗108的真空靶室106、在可旋转靶支架112上的靶110、在可加热基板支架116上的基板114、真空泵118以及氧源120。靶110可以是Li-Ni掺杂的n型ZnO靶。激光器104可以提供穿过石英窗108并且击大真空靶室106中的旋转靶110的脉冲激光束122。可以将材料从靶110烧蚀(例如，蒸发)并且可以将烟羽(plume)124作为薄膜102沉积在加热的基板114上。激光器104可以是Q转换Nd:YAG(钕掺杂的钇铝石榴石)激光器。基板114可以是石英基板或具有一个或多个半导体层的器件基板。
图2是在本公开的一个或多个实施方案中用于操作设备100以生长薄膜102的示例性方法200的流程图。方法200可以包括模块202、204、206、208、210、212和214。方法200可以由人操作者或计算机程序使用半导体制造装备或它们的组合实现。
在模块202中，制备Li-Ni掺杂的n型ZnO靶110并且将其安装在可旋转靶支架112上。关于靶100的化学式可以为Zn1-x-yLixNiyO。Li的摩尔百分数可以在1至3摩尔％的范围内，并且Ni的摩尔百分数可以在1至2摩尔％的范围内。在本公开的一个或多个实施方案中，x＝0.02并且y＝0.02。
在本公开的一个或多个实施方案中，靶110可以通过固态反应方法形成，其中将化学计量的ZnO、碳酸锂(Li2CO3)和氧化镍(NiO)(96摩尔％Zn，2摩尔％Li和2摩尔％Ni)彻底混合并研磨60分钟。可以将混合物在约750℃加热12小时。可以将粉末再次研磨30分钟并且压制成粒料。可以将粒料在950℃烧结15小时。得到的粒料可以形成Li-Ni共掺杂的n型ZnO多晶靶110。
在以上工艺中，当烧结时可能难以控制粒料中的氧空位。烧结典型在大气空气中进行以使得靶110可以含有形成n型导电性的许多氧空位。Li-Ni掺杂的n型ZnO靶100的电阻率可以非常高(例如，～KΩcm)。
为了提供清洁并且新鲜的靶表面以与入射的激光束相互作用，可以用砂纸移除靶110的顶部表面，并且在实际沉积之前通过激光脉冲覆盖靶的顶层约1分钟。
在模块204中，制备基板114并且将其安装在可加热的基板支架116上。如上所述，基板114可以是石英或具有一个或多个半导体层的器件基板。当基板114是石英基板时，可以将其用使用乙醇、丙酮和去离子水的超声清洗器清洗。当基板114是器件基板时，可以根据基板的材料对其进行清洗。例如，对于硅基板，可以通过用氢氟酸(HF)蚀刻移除顶部二氧化硅(SiO2)层。
在模块206中，泵118可以将真空靶室106抽真空至所需压力。在本公开的一个或多个实施方案中，所需压力可以是约4*10-6毫巴(mb)(例如，在±10％的范围内)。
在模块208中，可以将可加热基板支架116加热并将基板114保持在所需温度。在本公开的一个或多个实施方案中，所需温度可以是约400℃(例如，在±10℃的范围内)。
在模块210中，氧源120可以将真空靶室106用氧填充至所需分压。在本公开的一个或多个实施方案中，所需氧分压可以为约0.15毫巴(例如，在±10％的范围内)。
在模块212中，可旋转靶支架112可以将靶114以所需每分钟转数(RPM)旋转，以使得激光器104不连续地冲击相同的点。在本公开的一个或多个实施方案中，所需RPM可以为200。
在模块214中，激光器104可以在所需激光器参数下将靶114烧蚀所需持续时间以在基板114上生长Li-Ni掺杂的ZnO薄膜102。如上所述，薄膜102在室温具有低电阻率和高迁移率的稳定p型导电性。在本公开的一个或多个实施方案中，所需持续时间可以为5至30分钟(例如，10分钟)并且所需激光器参数可以如下：波长～193至355纳米(nm)(例如，355nm)；能量～85至100毫焦耳(mJ)/脉冲(例如，85mj/脉冲)；脉冲宽度～5至25纳秒(ns)(例如，19ns)；激光能流2.5至3.0焦耳/cm2(例如，2.7焦耳/cm2)，并且频率～1至10赫兹(Hz)(例如，10Hz)。薄膜102可以为约300nm厚。
与Li-Ni共掺杂的ZnO靶114相反，Li-Ni共掺杂的ZnO薄膜102可以主要沿纤锌矿六方结构的c-轴(002)方向取向。此外，可以通过调节真空靶室106中的氧分压精确地控制薄膜102中的氧空位。因此，Li-Ni共掺杂的ZnO薄膜102显示出具有合适的半导体性质的稳定p型导电性。
用于比较，也可以使用方法200以相同的条件生长ZnO、Zn1-xLixO(2摩尔％的Li单掺杂ZnO薄膜)和Zn1-yNiyO(2摩尔％的Ni单掺杂ZnO薄膜)薄膜。例如，Li单掺杂的和Ni单掺杂的ZnO靶可以通过与Li-Ni共掺杂的ZnO靶相同的研磨和加热条件但是仅使用Li2CO3或NiO制备。通过得自荷兰Almelo的PANalytical的X射线衍射仪X’Pert Pro，使用Cu Kα辐射分析示例性ZnO、Li单掺杂的ZnO薄膜、Ni单掺杂的ZnO薄膜和Li-Ni共掺杂的ZnO薄膜的晶相。通过得自加利福尼亚San Diego的QuantumDesign的物理性质测量系统(PPMS)测量ZnO薄膜的电阻率、载流子浓度和霍尔迁移率。使用得自明尼苏达州Chanhassen的Physical Electronics，Inc.的VersaProbe进行X射线光电子能谱(XPS)测量。
图3显示在本公开的一个或多个实施方案中的示例性ZnO薄膜的X射线衍射(XRD)图案。图3包含显示(002)ZnO峰的放大的插入图。X射线衍射图案揭示了ZnO薄膜主要在纤锌矿六方结构的c轴(002)方向上取向。
室温电传输测量显示Li单掺杂的ZnO薄膜具有4x103Ωcm的高电阻率。由于该高电阻率，没有对该薄膜进行进一步的霍尔效应测量。图4提供了在本公开的一个或多个实施方案中的Ni单掺杂的和Li-Ni共掺杂的ZnO薄膜的电阻率的温度依赖性。可以清楚地看出，Li-Ni共掺杂的ZnO薄膜具有约0.15Ωcm的最低电阻率，其与Li单掺杂的ZnO薄膜的最低电阻率比较小四个数量级。Ni单掺杂的ZnO薄膜显示出0.21Ωcm的室温电阻率。
图5A和5B显示了在本公开的一个或多个实施方案中的Li-Ni共掺杂的ZnO薄膜的霍尔测量的温度依赖性(T-霍尔)。该薄膜显示了整个温度范围内的稳定p型导电性，这表明在该体系中空穴是唯一的主要载流子。在室温，该薄膜具有约3.2*1017cm-3的空穴浓度和约130cm2V-1s-1的迁移率。迁移率随温度降低而增加并且在5开尔文(K)观察到160cm-2V-1s-1的最大值。
图5C显示的是，在本公开的一个或多个实施方案中，即使将Li-Ni共掺杂的ZnO薄膜连续暴露至UV辐射(365nm)120分钟，p型导电性也高度稳定。而且，发现空穴浓度随UV照射稍微增加，并且在40分钟的暴露时间之后饱和，并且保持为相同值直至120分钟的UV暴露。图5D示例了在本公开的一个或多个实施方案中的在沉积以后空穴浓度与时间。在100天的跨度中进行若干次霍尔效应测量，以检查p型导电性随时间的稳定性。测量结果显示，该薄膜甚至在100天以后也保持其p型特征，并且具有几乎与在沉积当天得到的空穴浓度相同的空穴浓度(例如，±20％)。例如，空穴浓度起始为约3.2*1017cm-3，并且在100天内在2.8*1017cm-3至3.6*1017cm-3(±15％)的范围内。该结果清楚地表明Li-Ni共掺杂p型ZnO薄膜是高度稳定的。
令人惊奇地注意到，与双受体掺杂的Li-N共掺杂p型ZnO体系对比，Li-Ni共掺杂p型ZnO薄膜表现出约0.15Ωcm的低电阻率。该低的电阻率、高的迁移率和稳定p型导电性可以解释如下。理论计算已经报道，归因于铁磁性(FM)和反铁磁性(AFM)状态的最小总能量，虽然将Li和Ni共掺杂到ZnO中，但Li离子倾向于取代Ni离子附近的部位。其他人已经报道了，当将过渡金属(TM)单独掺杂到ZnO中时有利于稳定TM2+构造，而将另外的空穴引入到ZnO体系中时有利于TM3+构造。因而在Li-Ni共掺杂的ZnO体系中，Li离子很可能处于Ni离子的最接近部位，因此促进Ni2+成为Ni3+。在Ni单掺杂的ZnO体系中，对于Ni离子最有利状态为Ni2+。这通过如图6A和6B中所示的XPS测量得以证实。在共掺杂体系中，与(Li，Al)和(N，In)共掺杂的ZnO体系类似，Ni3+离子将充当反应性供体，并且通过形成Li-Ni配合物而提高Li的溶解极限。
图6A提供了Ni单掺杂的ZnO薄膜的XPS光谱。对于2摩尔％的Ni单掺杂的ZnO薄膜，由以853.63eV和855.74eV为中心的两个峰组成的Ni 2p3/2能级分别对应于Ni2+和Ni3+化学态。发现Ni3+与Ni2+离子的面积比(Ni3+/Ni2+)为2.6。图6B显示对于Li-Ni共掺杂的ZnO薄膜，对应于Ni2+和Ni3+化学态的峰分别以853.49eV和855.85eV为中心。对于该共掺杂体系Ni3+/Ni2+离子的面积比为7.8。这清楚地表明在Li-Ni共掺杂的ZnO体系中，Ni离子的最有利的化学态为Ni3+。
稳定p型ZnO薄膜可以用于多种应用，如与N型ZnO结合的UV/蓝色激光二极管和发光二极管。通过使用适当的倍频，从ZnO异质结构产生的UV光可以用于水纯化。稳定p型ZnO薄膜还可以用于稀磁半导体(DMS)，所述稀磁半导体(DMS)在自旋电子学(spintronics)的新兴领域具有潜在应用。概括地，稳定p型ZnO薄膜通常可以在固态发光、自旋电子学、记忆储存、光学读取/书写器件和储存器件中找到应用。
图7是在本公开的一个或多个实施方案中用于在基板802上生长基于ZnO的同质结发光二极管(LED)800(图8)的示例性方法700的流程图。方法700可以包括模块702、704、706和708。方法700可以由人操作者或计算机程序使用半导体制造装备或它们的组合完成。
在模块702中，可以在基板802上生长ZnO缓冲层804。基板802可以是蓝宝石。缓冲层804可以是未掺杂的本征ZnO层。可以在100至300毫巴氧的靶室压力下使用PLD生长缓冲层804。缓冲层804可以为100nm。
在模块704中，可以在缓冲层804上生长n型ZnO层806。N型层806可以是铝(Al)掺杂的ZnO薄膜。典型地，2摩尔％的Al掺杂的ZnO提供1019cm-3量级的电子浓度。
在本公开的一个或多个实施方案中，n型层806可以使用PLD用Al掺杂的ZnO靶生长。将Al2O3和ZnO粉末的化学计量混合物(2摩尔％Al和98摩尔％Zn)研磨约1小时。将粉末在1,000℃加热15小时。将粉末再次研磨30分钟并且压制成粒料。将粒料在1,200℃烧结24小时。得到的粒料可以形成Al掺杂的ZnO靶。
上述方法200可以用于用Al掺杂的ZnO靶生长n型层806。为了实现结晶和外延薄膜，生长温度和靶室压力可以为600℃和10-2毫巴的氧。N型层806可以为500nm。
在模块706中，可以在n型层806上生长Li-Ni共掺杂的p型ZnO层808。可以使用上述方法200生长p型层808。P型层808可以为300nm。
在模块708中，可以分别在n型层806和p型层808上形成n型电极810和p型电极812。电极810和812可以是Ti/Au电极，其通过连续沉积Ti以及随后的Au而形成。
图8是在本公开的一个或多个实施方案中示例性的基于ZnO的同质结LED 800。LED 800可以包括蓝宝石基板802，在所述基板上的ZnO缓冲层804，在所述缓冲层上的n型ZnO层806，在所述n型层上的Li-Ni共掺杂的p型ZnO层808，在所述n型层上的n型电极810，以及在所述p型层上的p型电极812。
在系统的各方面的硬件和软件执行之间几乎没有差别；硬件或软件的使用通常是(但是不总是，在某些情况下，硬件和软件之间的选择可以变得重要)表现成本相对于效率的折中的设计选择。存在可以实现本文中描述的方法和/或系统和/或其它技术的多种媒介(例如，硬件、软件和/或固件)，并且优选的媒介将随着所开展的方法和/或系统和/或其它技术的具体情况而变化。例如，如果执行者确定速度和精度是最重要的，执行者可以主要选择硬件和/或固件媒介；如果灵活性是极为重要的，则执行者可以主要选择软件实现；或者，再备选地，执行者可以选择硬件、软件和/或固件的组合。
上述详细描述已经经由模块图、流程图和/或实例给出了器件和/或方法的各种实施方案。在这样的模块图、流程图和/或实例含有一个或多个功能和/或操作的情况下，本领域技术人员将理解的是，可以通过宽范围的硬件、软件、固件或事实上它们的任何组合而单独地和/或共同地执行这样的模块图、流程图或实例内的每一项功能和/或操作。在一个实施方案中，可以经由专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)或其它集成形式执行本文中描述的主题中的若干部分。然而，本领域技术人员将认识到，本文中公开的实施方案的一些方面整体地或部分地可以实施于集成电路中，作为在一个或多个计算机上运行的一个或多个计算机程序(例如，作为在一个或多个计算机系统上运行的一个或多个计算机程序)，作为在一个或多个处理器上运行的一个或多个程序(例如，作为在一个或多个微处理器上运行的一个或多个程序)，作为固件，或事实上作为它们的任何组合，并且设计电路和/或书写用于软件或固件的代码在考虑到本公开后将在本领域技术人员的能力范围内。另外，本领域技术人员将理解的是，本文中所述的主题的机制能够作为以多种形式的程序产品推广，并且在本文中描述的主题的示例性实施方案适用，而与用于实际上进行推广的携带信号的媒体的具体类型无关。携带信号的媒体的实例包括但不限于下列各项：可记录型媒体如软盘、硬盘驱动器、光盘(CD)、数字视频盘(DVD)、数字磁带、计算机存储器等；以及传输型媒体如数字和/或模拟通信媒体(例如，光缆、波导管、有线数据通道、无线数据通道等)。
本领域技术人员将认识到，现有技术中通常是以本文中给出的方式描述器件和/或方法，并且其后使用工程实践将所描述的器件和/或方法集成到数据处理系统中。即，本文中所述的器件和/或工艺中的至少一部分可以经由合理量的试验而集成到数据处理系统中。本领域技术人员将认识到，典型的数据处理系统通常包括：一个或多个系统单元外壳、视频显示器、储存器如非永久性和永久性储存器、处理器如微处理器和数字信号处理器，计算实体如操作系统、驱动、图形化用户界面以及应用程序，一个或多个交互设备如触摸板或触摸屏，和/或控制系统，包括反馈电路和控制马达(例如，用于检测位置和/或速度的反馈电路；用于移动和/或调整部件和/或量的控制马达)。数据处理系统可以利用任何合适的可商购部件执行，例如可以在数据计算/通信和/或网络计算/通信系统中找到的那些。
在本文中描述的主题有时说明在其他部件中包含的，或与其他部件连接的不同的部件。应当理解，所描述的构造仅仅是示意性的，并且事实上可以实现许多其他构造，它们获得相同的功能性。在概念意义上，将用于实现相同功能性的任何部件排列有效地“联系”以使得得到所需功能性。因此，可以将用于获得具体功能性而结合的本文中的任何两个部件视为彼此“联系”以使得获得所需功能性，而不管构造或中间部件。类似地，还可以将所联系的任何两个部件视为彼此“可操作连接”或“可操作配对”以实现所需功能性，并且能够如此联系的任何两个部件还可以被视为是彼此“可操作配对的”，从而实现所需功能性。可操作配对的具体实例包括但不限于可物理配合和/或物理相互作用部件，和/或可无线相互作用的和/或无线相互作用下的部件，和/或逻辑相互作用下的和/或可逻辑相互作用的部件。
本文中基本上关于任何复数和/或单数术语，本领域技术人员可以将复数变为单数和/或将单数变为复数，只要对于上下文和/或应用而言合适即可。为了清楚起见，在本文中可能明确地给出多个单数/复数置换。
本领域技术人员应当理解，通常，本文使用的术语，并且特别是在后附权利要求(例如，后附权利要求的主体)中使用的术语，通常意在作为“开放式”术语(例如，术语“包括……的”应当解释为“包括但不限于……的”，术语“具有”应当解释为“至少具有”，术语“包括”应当解释为“包括但不限于”，等)。本领域技术人员还应当理解的是，如果预期进行具体数量的所引导的权利要求列举项，将在权利要求中明确叙述这样的预期，并且在没有这种叙述的情况下，这样的预期不存在。例如，为了帮助理解，下列后附权利要求可以含有用于引导权利要求列举项的引导短语“至少一个”和“一个或多个”的使用。然而，不应当将这样的短语的使用解释为暗指的是，不定冠词“一个(a)”或“一个(an)”将含有所引导的权利要求列举项的任何具体权利要求限定为含有单独一个该列举项的发明，即使是在相同的权利要求中包括引导短语“一个或多个”或“至少一个”以及不定冠词例如“一个(a)”或“一个(an)”的情况下(例如，“一个(a)”或“一个(an)”通常应当解释为是指“至少一个”或“一个或多个”)；对于用于引导权利要求列举项的定冠词的使用也如此。此外，即使清楚地叙述特定数量的所引导的权利要求列举项，本领域技术人员也将认识到，应当将这样的列举项通常应解释为是指至少所叙述的数量(例如，在没有其他修饰的情况下的“两个列举项”的无限定列举通常是指至少两个列举项，或两个以上列举项)。此外，在使用类似于“A、B和C中的至少一个等”的约定语的情况下，通常，这样的句子在一定意义上是指本领域技术人员将理解的约定语(例如，“具有A、B和C中的至少一个的系统”将包括但不限于这样的系统，其单独具有A，单独具有B，单独具有C，共同具有A和B，共同具有A和C，共同具有B和C，和/或共同具有A、B和C，等)。在使用类似于“A、B或C中的至少一个等”的约定语的情况下，通常，这样的构造在一定意义上是指本领域技术人员将理解的约定语(例如，“具有A、B或C中的至少一个的系统”将包括但不限于这样的系统，其单独具有A，单独具有B，单独具有C，共同具有A和B，共同具有A和C，共同具有B和C，和/或共同具有A、B和C，等)。本领域技术人员将进一步理解的是，事实上，表示两个以上备选术语的任何分离性词语和/或短语，不论在说明书、权利要求书还是附图中，都应当被理解为考虑包括术语中的一个，术语中的任意一个或两个术语的可能性。例如，短语“A或B”将理解为包括“A”或“B”或“A和B”的可能性。
尽管已经在本文中公开了各个方面和实施方案，但是其他方面和实施方案对于本领域技术人员而言是显而易见的。在本文中公开的多个方面和实施方案用于解释而不是意欲限制，并且真实范围和精神由后附权利要求书规定。

Claims (17)

1.一种用于生长稳定p型锂(Li)和过渡金属共掺杂的氧化锌(ZnO)薄膜的方法，所述方法包括：
在靶室中提供Li和过渡金属共掺杂的ZnO靶；
在所述靶室中提供基板；和
烧蚀所述靶以在所述基板上形成薄膜。
2.根据权利要求1所述的方法，其中所述过渡金属是镍(Ni)。
3.根据权利要求2所述的方法，其中所述靶具有式Zn1-x-yLixNiyO，其中x在0.01至0.03的范围内，并且y在0.01至0.02的范围内。
4.根据权利要求3所述的方法，其中x为0.02并且y为0.02。
5.根据权利要求2所述的方法，所述方法还包括形成所述靶，包括：
将碳酸锂、氧化镍和氧化锌混合并研磨以形成混合物；
将所述混合物在约750℃加热约12小时；
将粉末研磨并压制为粒料；以及
将所述粒料在约950℃烧结约15小时以形成所述靶，所述靶具有n型导电性。
6.根据权利要求2所述的方法，所述方法还包括将所述靶室抽真空至约4*10-6毫巴。
7.根据权利要求6所述的方法，所述方法还包括将氧气引入到所述靶室中至约0.15毫巴的分压。
8.根据权利要求7所述的方法，所述方法还包括将所述基板加热至约400℃。
9.根据权利要求2所述的方法，所述方法还包括旋转所述靶。
10.根据权利要求2所述的方法，其中将所述靶用在下列条件下操作的脉冲激光烧蚀：选自193至355纳米的波长，选自85至100毫焦耳/脉冲的能量，选自5至25纳秒的脉冲宽度，选自1至10赫兹的频率，选自2.5至3.0焦耳/cm2的激光能流，以及选自5至30分钟的持续时间。
11.根据权利要求10所述的方法，其中所述波长为355纳米，所述能量为85毫焦耳/脉冲，所述脉冲宽度为19纳秒，所述频率为10赫兹，激光能流为2.7焦耳/cm2，并且所述持续时间为10分钟。
12.一种稳定p型锂(Li)和过渡金属共掺杂的氧化锌(ZnO)薄膜，所述薄膜在室温具有选自0.01至1Ωcm的电阻率，选自1017cm-3至1018cm-3的空穴浓度，以及选自80至250cm2V-1s-1的迁移率，在沉积所述薄膜以后约100天内空穴浓度保持在初始值的±20％之内。
13.根据权利要求12所述的薄膜，其中所述过渡金属为镍(Ni)。
14.根据权利要求12所述的薄膜，其中所述电阻率为约0.15Ωcm，所述空穴浓度为约3.2*1017cm-3，并且所述迁移率为130cm2V-1s-1。
15.一种发光器件，所述发光器件包括：
基板；
氧化锌(ZnO)缓冲层；
在所述ZnO缓冲层上的n型ZnO层；
在所述n型ZnO层上的p型锂(Li)和过渡金属共掺杂的ZnO层，所述p型Li和过渡金属共掺杂的ZnO层在室温具有选自0.01至1Ωcm的电阻率，选自1017cm-3至1018cm-3的空穴浓度，以及选自80至250cm2V-1s-1的迁移率，在沉积所述p型Li和Ni共掺杂的ZnO薄膜以后约100天内空穴浓度保持在初始值的±20％之内；
与所述n型ZnO层连接的第一电极；以及
与所述p型ZnO层连接的第二电极。
16.根据权利要求15所述的器件，其中所述过渡金属为镍(Ni)。
17.根据权利要求16所述的薄膜，其中所述电阻率为约0.15Ωcm，所述空穴浓度为约3.2*1017cm-3，并且所述迁移率为130cm2V-1s-1。
CN201080041994.1A 2009-08-26 2010-08-10 Li和Ni共掺杂的ZnO中的稳定P型半导体特征 Expired - Fee Related CN102549780B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510523337.5A CN105226156B (zh) 2009-08-26 2010-08-10 稳定p型Li和过渡金属共掺杂的ZnO薄膜及器件

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
IN2054CH2009 2009-08-26
IN2054/CHE/2009 2009-08-26
US12/643,992 2009-12-21
US12/643,992 US8187976B2 (en) 2009-08-26 2009-12-21 Stable P-type semiconducting behaviour in Li and Ni codoped ZnO
PCT/IB2010/001974 WO2011024042A1 (en) 2009-08-26 2010-08-10 Stable p-type semiconducting behavior in li and ni codoped zno

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201510523337.5A Division CN105226156B (zh) 2009-08-26 2010-08-10 稳定p型Li和过渡金属共掺杂的ZnO薄膜及器件

Publications (2)

Publication Number Publication Date
CN102549780A true CN102549780A (zh) 2012-07-04
CN102549780B CN102549780B (zh) 2015-09-16

Family

ID=43623493

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201510523337.5A Expired - Fee Related CN105226156B (zh) 2009-08-26 2010-08-10 稳定p型Li和过渡金属共掺杂的ZnO薄膜及器件
CN201080041994.1A Expired - Fee Related CN102549780B (zh) 2009-08-26 2010-08-10 Li和Ni共掺杂的ZnO中的稳定P型半导体特征

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201510523337.5A Expired - Fee Related CN105226156B (zh) 2009-08-26 2010-08-10 稳定p型Li和过渡金属共掺杂的ZnO薄膜及器件

Country Status (5)

Country Link
US (2) US8187976B2 (zh)
JP (1) JP5504346B2 (zh)
KR (1) KR101288517B1 (zh)
CN (2) CN105226156B (zh)
WO (1) WO2011024042A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103151709A (zh) * 2013-03-01 2013-06-12 溧阳华晶电子材料有限公司 具有共掺杂薄膜的砷化镓基激光二极管
CN103196774A (zh) * 2013-04-03 2013-07-10 大连理工大学 一种测量材料耐烧蚀特性的装置
CN106624369A (zh) * 2016-10-14 2017-05-10 清华大学 一种快速制备氧化物多级纳米结构的方法
CN108545787A (zh) * 2018-05-10 2018-09-18 浙江大学 热注入法制备氧化镍掺锂纳米晶和氧化镍薄膜的方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5132739B2 (ja) 2010-09-06 2013-01-30 株式会社東芝 半導体素子
CN102154696B (zh) * 2011-03-17 2013-01-09 上海大学 镁银共掺氧化锌纳米晶体的制备方法
JP5800291B2 (ja) * 2011-04-13 2015-10-28 ローム株式会社 ＺｎＯ系半導体素子およびその製造方法
WO2013080506A1 (ja) * 2011-11-28 2013-06-06 パナソニック株式会社 半導体素子
US9231053B2 (en) 2013-06-25 2016-01-05 Honeywell International Inc. Light emitting diodes having zinc oxide fibers over silicon substrates
US9419081B2 (en) * 2014-08-21 2016-08-16 Honeywell International Inc. Reusable substrate bases, semiconductor devices using such reusable substrate bases, and methods for making the reusable substrate bases
KR101956431B1 (ko) * 2016-11-02 2019-03-08 연세대학교 산학협력단 발광 다이오드 및 이의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020060324A1 (en) * 1999-02-19 2002-05-23 Michio Kadota Zinc oxide crystal luminescent element with improved orientation/crystallinity
US6878962B1 (en) * 1999-03-25 2005-04-12 Japan Science And Technology Corp. Semiconductor device
JP2007081231A (ja) * 2005-09-15 2007-03-29 Sanyo Electric Co Ltd 酸化物半導体素子
CN101058867A (zh) * 2006-04-17 2007-10-24 Imra美国公司 P型半导体氧化锌薄膜,其制备方法,和使用透明基片的脉冲激光沉积方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS647576A (en) * 1987-06-29 1989-01-11 Toko Inc Manufacture of piezoelectric thin film
US5506077A (en) 1993-06-14 1996-04-09 Koksbang; Rene Manganese oxide cathode active material
JPH07135440A (ja) * 1993-11-10 1995-05-23 Murata Mfg Co Ltd ＺｎＯ薄膜の形成方法
US5625202A (en) 1995-06-08 1997-04-29 University Of Central Florida Modified wurtzite structure oxide compounds as substrates for III-V nitride compound semiconductor epitaxial thin film growth
JP3472791B2 (ja) * 1999-08-27 2003-12-02 大阪大学長 導電性材料、導電性薄膜、複合膜、及び導電性材料の製造方法
WO2004042785A2 (en) * 2002-08-16 2004-05-21 The Regents Of The University Of California Functional bimorph composite nanotapes and methods of fabrication
JP4351036B2 (ja) * 2003-12-15 2009-10-28 日鉱金属株式会社 スパッタリングターゲット
JP4386747B2 (ja) * 2004-01-28 2009-12-16 三洋電機株式会社 ｐ型ＺｎＯ半導体膜及びその製造方法
CN1964081A (zh) * 2005-11-10 2007-05-16 中国科学院半导体研究所 氧化锌基的蓝光发光二极管及其制备方法
JP4573782B2 (ja) * 2006-02-28 2010-11-04 三洋電機株式会社 半導体発光素子及び半導体発光素子の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020060324A1 (en) * 1999-02-19 2002-05-23 Michio Kadota Zinc oxide crystal luminescent element with improved orientation/crystallinity
US6878962B1 (en) * 1999-03-25 2005-04-12 Japan Science And Technology Corp. Semiconductor device
JP2007081231A (ja) * 2005-09-15 2007-03-29 Sanyo Electric Co Ltd 酸化物半導体素子
CN101058867A (zh) * 2006-04-17 2007-10-24 Imra美国公司 P型半导体氧化锌薄膜,其制备方法,和使用透明基片的脉冲激光沉积方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103151709A (zh) * 2013-03-01 2013-06-12 溧阳华晶电子材料有限公司 具有共掺杂薄膜的砷化镓基激光二极管
CN103151709B (zh) * 2013-03-01 2015-02-25 溧阳华晶电子材料有限公司 具有共掺杂薄膜的砷化镓基激光二极管
CN103196774A (zh) * 2013-04-03 2013-07-10 大连理工大学 一种测量材料耐烧蚀特性的装置
CN106624369A (zh) * 2016-10-14 2017-05-10 清华大学 一种快速制备氧化物多级纳米结构的方法
CN108545787A (zh) * 2018-05-10 2018-09-18 浙江大学 热注入法制备氧化镍掺锂纳米晶和氧化镍薄膜的方法
CN108545787B (zh) * 2018-05-10 2019-08-20 浙江大学 热注入法制备氧化镍掺锂纳米晶和氧化镍薄膜的方法

Also Published As

Publication number Publication date
CN105226156A (zh) 2016-01-06
WO2011024042A1 (en) 2011-03-03
US20120199828A1 (en) 2012-08-09
US8395152B2 (en) 2013-03-12
US8187976B2 (en) 2012-05-29
CN102549780B (zh) 2015-09-16
KR20120045058A (ko) 2012-05-08
US20110049506A1 (en) 2011-03-03
CN105226156B (zh) 2018-01-30
JP2013503469A (ja) 2013-01-31
KR101288517B1 (ko) 2013-07-26
JP5504346B2 (ja) 2014-05-28

Similar Documents

Publication Publication Date Title
CN102549780B (zh) Li和Ni共掺杂的ZnO中的稳定P型半导体特征
Bano et al. ZnO-organic hybrid white light emitting diodes grown on flexible plastic using low temperature aqueous chemical method
KR100582250B1 (ko) N형 산화아연층과 p형 반도체 층을 가지는 발광 다이오드 및 레이저 다이오드
JP6083262B2 (ja) ヘテロエピタキシャルｐｎ接合酸化物薄膜を有する積層薄膜
CN101405879B (zh) 氮化镓系化合物半导体发光元件的制造方法、氮化镓系化合物半导体发光元件以及使用该发光元件的灯
Jeong et al. Photo-patternable ZnO thin films based on cross-linked zinc acrylate for organic/inorganic hybrid complementary inverters
TW201017890A (en) Semiconductor device, method for manufacturing semiconductor device, transistor substrate, illumination device and display device
Hiramatsu et al. Mechanism for heteroepitaxial growth of transparent p-type semiconductor: LaCuOS by reactive solid-phase epitaxy
CN103077963B (zh) 一种欧姆接触电极、其制备方法及包含该欧姆接触电极的半导体元件
EP3181516A1 (en) Multilayer graphene, method of forming the same, device including the multilayer graphene, and method of manufacturing the device
Li et al. Synthesis and characterization of NiO-doped p-type AZO films fabricated by sol–gel method
CN103996605A (zh) 一种脉冲激光沉积与分子束外延联用镀膜设备及其应用
CN105529399A (zh) 一种基于多元金属氧化物薄膜的阻变储存器及其制备方法
CN1964081A (zh) 氧化锌基的蓝光发光二极管及其制备方法
Inguva et al. Crystalline ZnO/amorphous ZnO core/shell nanorods: self-organized growth, structure, and novel luminescence
Gupta et al. Pulsed laser deposition of zinc oxide (ZnO)
CN203895413U (zh) 一种脉冲激光沉积与分子束外延联用镀膜设备
CN102557110A (zh) 低温蒸汽中ZnO纳米棒阵列的制备方法
CN102509732B (zh) 微控制器用低功耗嵌入式相变存储器及其相变存储材料与制备方法
CN102117822A (zh) 阻变存储器存储单元及其制备方法
Abd Rahman et al. Fabrication of stannate perovskite structure as optoelectronics material: An overview
TW200845438A (en) Oxide thin film and oxide thin film device
JP4048316B2 (ja) 単結晶シリコン基板上の酸化亜鉛単結晶膜の製造方法及び製造装置並びに積層構造
CN101847677B (zh) 采用mvpe两步法制备氧化锌透明电极的方法
JP2009188085A (ja) 単結晶オキシカルコゲナイド系薄膜の成長方法、半導体積層構造体、半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150916

Termination date: 20190810