KR20080114068A - 아연산화물 반도체 및 이를 제조하기 위한 방법 - Google Patents

아연산화물 반도체 및 이를 제조하기 위한 방법 Download PDF

Info

Publication number
KR20080114068A
KR20080114068A KR1020070063270A KR20070063270A KR20080114068A KR 20080114068 A KR20080114068 A KR 20080114068A KR 1020070063270 A KR1020070063270 A KR 1020070063270A KR 20070063270 A KR20070063270 A KR 20070063270A KR 20080114068 A KR20080114068 A KR 20080114068A
Authority
KR
South Korea
Prior art keywords
zinc oxide
thin film
catalyst layer
oxide thin
metal catalyst
Prior art date
Application number
KR1020070063270A
Other languages
English (en)
Other versions
KR100884883B1 (ko
Inventor
박성주
오민석
황대규
권민기
Original Assignee
광주과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광주과학기술원 filed Critical 광주과학기술원
Priority to KR1020070063270A priority Critical patent/KR100884883B1/ko
Priority to US12/145,371 priority patent/US7842539B2/en
Priority to JP2008167336A priority patent/JP2009010383A/ja
Publication of KR20080114068A publication Critical patent/KR20080114068A/ko
Application granted granted Critical
Publication of KR100884883B1 publication Critical patent/KR100884883B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/903—Catalyst aided deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)

Abstract

아연산화물 반도체를 형성하기 위한 방법 및 이에 따라 제조되는 아연산화물 반도체가 개시된다. n형의 전기적 특성을 가지는 아연산화물 박막 상에 금속 촉매층을 도입하고, 이를 열처리하여 p형의 전기적 특성을 가지는 아연산화물 박막으로 개질한다. 열처리 과정을 통해 아연산화물 박막 내에 존재하는 수소 원자는 금속 촉매에 의해 제거된다. 따라서, 금속 촉매 및 열처리에 의해 박막 내의 수소 원자는 제거되고, 캐리어인 정공의 농도는 증가한다. 즉, n형의 아연산화물 박막은 고농도의 p형 아연산화물 반도체로 개질된다.

Description

아연산화물 반도체 및 이를 제조하기 위한 방법{Zinc Oxide Semiconductor and Method of manufacturing the same}
도 1은 본 발명의 바람직한 실시예에 따라 p형 아연산화물 반도체 박막을 제조하는 방법을 설명하기 위한 플로우차트이다.
도 2는 본 발명의 바람직한 실시예에 따른 p형 아연산화물 반도체를 도시한 단면도이다.
도 3은 금속 촉매층을 사용한 경우, 열처리 온도에 따라 아연산화물 박막에서의 수소 농도의 변화를 도시한 그래프이다.
도 4는 온도를 변화시켜 열처리하는 경우, 아연산화물 박막 내부에 반송자가 얼마나 존재하는가를 도시한 그래프이다.
도 5는 본 발명의 실시예에 따라 아연산화물 박막의 깊이에 따른 수소 농도를 도시한 그래프이다.
* 도면의 주요부분에 대한 부호의 설명 *
100 : 기판 120 : 아연산화물 박막
140 : 금속 촉매층
본 발명은 아연 산화물 반도체에 관한 것으로, 더욱 상세하게는 p형의 아연산화물 반도체를 제조하는 방법 및 이에 따라 제조된 p형 아연산화물 반도체에 관한 것이다.
아연산화물 반도체는 Ⅱ-Ⅵ족 반도체로서 육방정계 부루짜이트(Wurzite) 구조를 갖는다. 이는 발광 소자로 현재 사용 중인 GaN 계열과 유사한 구조를 가지며, 광원으로 국내외에서 많은 연구가 진행 중에 있다.
특히, 아연산화물 반도체는 상온에서의 광학적 밴드갭이 3.37eV로서 근자외선 영역의 광원으로 활용이 가능하며, 이는 청색 발광 소자를 이용한 백색 발광 다이오드의 광원으로 활용이 가능한 이점을 가진다. 또한, 상온에서의 엑시톤 결합에너지가 GaN에 비해 높아서 엑시톤을 이용한 광소자 분야에 활용될 경우, 높은 광이득을 기대할 수 있다. 이외에도, 뛰어난 전도성과 투명성으로 인해 투명전극, 음성 어쿠스틱 파장 소자(Sound Acoustic Wave Device), 배리스터 소자(Varistor Device) 등의 많은 광전소자에 응용되고 있다.
그러나, 아연산화물 반도체는 실제의 박막 형성 공정에서 화학양론적으로 증착되지 못하고, 아연의 과잉이나 산소의 부족에 기인하여 n타입의 반도체 특성을 자연스럽게 가지게 된다. 현재까지 n형 아연산화물 반도체의 제조에 관한 연구는 많은 발전을 이루고 있으나, 광소자 또는 광전소자에 필수적인 p형 아연산화물 반 도체의 제조는 완벽히 성공하지 못하고 있다.
광소자의 경우, 반드시 정공과 전자가 결합하면서 여기된 에너지에 상응하여 빛을 발산하게 된다. 또한, p형 박막 트랜지스터의 경우, 채널의 형성은 정공에 의해 이루어져야 하므로 양질의 p형 아연산화물 반도체의 제조없이는 상술한 전자소자들을 제조할 수 없다.
이러한 p형 아연산화물 반도체 박막의 제작이 어려운 이유는 정공을 toid성시키는 1족과 5족 원소의 용해도가 아연산화물 내부에서 매우 낮기 때문이다. 또한, 박막 성장 중에 혼입되는 수소가 도판트-H(수소) 또는 O(산소)-H(수소) 복합체를 형성하여 박막 내부에 전자를 공여하므로 정공을 보상한다. 따라서 박막 내부에 정공을 형성하기 어려운 문제가 발생한다.[C. G. Van de Walle et al, Nature 423, 626(2003)].
최근까지 여러 연구 그룹에서 보고된 p형 아연산화물 반도체 박막의 제조방법은 다음과 같다.
일본의 Yamamoto 그룹[T. Yamamoto et al, Jpn. J. Appl. Phys. Part 2 38, L166(1999)]에서는 5족 원소인 N와 3족 원소인 Ga 또는 Al 등을 동시에 도핑하는 방법으로 p형 아연산화물 반도체를 제작할 수 있다는 것을 이론적으로 제시하였다.
또한, M. Joseph 그룹[M. Joseph et al, Jpn. J. Appl. Phys. Part 2 38, L1205(1999)]에서는 3족 원소인 Ga과 5족 원소인 N을 활용하여 4× 1019/cm3의 케리어 농도를 가지는 p형 아연산화물 반도체 박막을 제조하였다. 그러나, 이러한 도핑 방법은 재현성이 매우 떨어지는 단점을 가지고 있는 것으로 보고되고 있으며, 안정적이고 신뢰할만한 p형 아연산화물 반도체 제조방법으로는 인정받지 못하고 있다.
다른 방법으로는, T. Aoki 그룹[T. Aoki et al. Appl. Phys. Lett. 76, 3257(2000)]에서는 Zn3P2라는 물질을 전자빔을 이용하여 증착시킨 후, 레이저를 이용하여 열처리함으로서 p형의 아연산화물 반도체를 제조하였으나 전기적 특성을 평가하는 홀 효과를 이용한 측정에서는 실패하였다고 보고되고 있다.
또 다른 방법으로, Y. R. Ryu 그룹[Y. R. Ryu et al, J. Crystal Growth 216, 330(2000)]에서는 5족 원소인 비소(As)를 도핑한 p형 아연산화물 박막의 제조를 보고하였고, 최근들어 최적의 도판트로 여겨지던 질소를 도핑하는 p형 아연산화물 반도체 박막의 제조 또한 보고되었다[D. C. Look, Appl. Phys. Lett. 81, 1830(2002)]. 그러나 시간이 지나면서 p형의 전기적 특성을 가지는 반도체 박막이 다시 n형 또는 절연체의 전기적 특성을 가지는 반도체 박막으로 변화되는 것으로 보고되는 등 안정성이 크게 떨어지는 것으로 알려져 있다.
또한, K. K. Kim 그룹[K. K. Kim et al, Appl. Phys. Lett. 83, 63(2003)]에서 인(P2O5)을 도핑한 후, 질소 분위기에서 800℃ 이상의 고온으로 급속 열처리함으로써 p형 아연산화물 반도체 박막의 제조를 보고하였다. 그러나, 800℃ 이상의 고온 급속 열처리 과정에 의해 p형 아연산화물 박막의 표면에서 산소 공공이 생성되고, 이로 인해 표면파괴현상이 발생될 수 있다.
또한, 일본국 공개특허 제2000-244014호에는 금속을 이용하여, 발광층 하부 에 버퍼층을 형성하는 기술이 개시된다. 일본국 공개특허 제2002-16088호에는 450℃ 이상에서 어닐링을 수행하고, 어닐링을 통해 p형 불순물을 활성화하는 기술을 개시한다. 또한, 한국 공개특허 제2002-77557호에는 p형 도판트를 활성화하기 위해 급속열처리 공정을 이용하는 기술을 개시하며, 한국 공개특허 제2007-22991호에는 p형 도판트로서 구리를 이용하고 이를 열처리하는 기술을 개시하고 있다.
그러나, 상기 공개특허들에 의해 개시되는 기술들은 고농도의 p형 아연산화물 박막을 제조하기에는 일정한 한계가 있다. 즉, 박막 내부의 결함을 일부분만 치유할 수 있을 정도이며, 도판트를 완전히 활성화하여 고농도의 p형 전기적 특성을 획득하는 데는 한계가 있는 기술이다.
상기와 같은 문제점을 해결하기 위한 본 발명의 제1 목적은 p형의 아연산화물 반도체를 제조하는 방법을 제공하는데 있다.
또한, 본 발명의 제2 목적은 상기 제1 목적에 의해 획득되는 p형 아연산화물 반도체를 제공하는데 있다.
상기 제1 목적을 달성하기 위한 본 발명은, 기판 상에 1족 원소 또는 5족 원소가 포함된 아연산화물 박막을 형성하는 단계; 상기 아연산화물 박막 상에 금속 촉매층을 형성하는 단계; 및 상기 금속 촉매층이 형성된 기판을 열처리하여 상기 아연산화물 박막을 p형의 전기적 특성을 가지는 아연산화물 반도체로 전환시키는 단계를 포함하는 p형 아연산화물 반도체 형성방법을 제공한다.
상기 제2 목적을 달성하기 위한 본 발명은, 기판 상에 1족 원소 또는 5족 원소가 포함된 아연산화물 박막을 형성하는 단계; 상기 아연산화물 박막 상에 금속 촉매층을 형성하는 단계; 및 상기 금속 촉매층이 형성된 기판을 열처리하는 단계를 이용하여, 상기 아연산화물 박막 내에 존재하는 수소원자를 제거하고, n형의 상기 아연산화물 박막이 p형의 전기적 특성을 가지도록 개질된 아연산화물 반도체를 제공한다.
또한, 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
어떤 구성요소가 다른 구성요소의 "상부" 있다거나 "하부" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 형성되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지 다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
실시예
도 1은 본 발명의 바람직한 실시예에 따라 p형 아연산화물 반도체 박막을 제조하는 방법을 설명하기 위한 플로우차트이다.
도 2는 본 발명의 바람직한 실시예에 따른 p형 아연산화물 반도체를 도시한 단면도이다.
도 1 및 도 2를 참조하면, 기판(100)을 반응 챔버에 투입한다(S100). 기판(100)으로는 실리콘 기판, 사파이어 기판, 아연산화물 기판, 가요성 고분자 기 판, 유리 기판 또는 투명 전도성 산화물이 증착된 유리 기판일 수 있다.
이어서 1족 또는 5족 원소가 첨가된 산화아연물 박막(120)을 형성한다(S200). 상기 산화아연물 박막(120)은 1족 원소, 5족 원소 또는 5족 원소의 산화물을 도판트로 이용하여 형성한다. 예컨대, 상기 산화아연물 박막(120)은 산화인(P2O5)이 0.001% 내지 40% 무게 비율로 첨가된 고상의 산화아연을 타겟으로 하여 RF 및 직류 마크네트론 스퍼터링을 이용하여 형성되거나, 펄스 레이저 증착법을 이용하여 형성될 수 있다. 또한, 플라즈마 상태의 소스를 이용하여 박막을 형성하는 경우에는 5족 원소 또는 5족 원소의 산화물과 아연산화물의 반응성을 향상시킬 수 있으므로 형성된 아연산화물 박막(120)에 5족 원소 또는 그 산화물의 주입량을 증가시킬 수 있어서 도핑 효과를 향상시킬 수 있다.
이어서 도판트가 함유된 아연 산화물 박막(120) 상에 금속 촉매층(140)을 형성한다(S300). 상기 금속 촉매층(140)은 Ni, Au, Pt, Pb, Mg, Cu, Zn, Ag, Sc, Co, Rh, Li, Be, Ca, Ru, Ti, Ta, Na, La 원소들 중에서 선택되는 적어도 어느 하나 또는 이들의 합금으로 구성된다. 또한, 상기 금속 촉매층(140)은 다층으로 구성될 수 있다.
상기 금속 촉매층(140)의 두께는 0.1nm 내지 1000nm로 형성됨이 바람직하다.
또한, 상기 금속 촉매층(140)은 전자빔 증착기(e-beam evaporator), 열 증착기(thermal evaporator), 스퍼터링 증착기 또는 펄스 레이저 증착기로 형성됨이 바람직하다.
이어서, 금속 촉매층(140)이 형성된 기판(100)에 열처리를 수행하여 수소 원자를 아연 산화물 박막(120)으로부터 제거하고, 도판트를 활성화시킨다(S400). 상기 기판(100)에 대한 열처리는 아연산화물 박막(120)을 형성하기 위한 챔버에서 인-시츄로 진행될 수 있으며, 별도의 챔버에서 진행될 수도 있다. 열처리를 통해 아연산화물 박막(120)에 첨가된 1족 원소 또는 5족 원소는 활성화되어 p형 도판트로 작용한다. 특히, 아연산화물 박막(120) 상에 형성된 금속 촉매층(140)은 박막 성장 중에 혼입될 수 있는 수소에 의해 형성된 도판트-H, O-H 복합체가 효과적으로 해리되도록 한다. 따라서, 1족 원소 또는 5족 원소는 용이하게 활성화된다. 상기 열처리는 질소, 산소, 공기 및 불활성 기체 중 적어도 하나를 포함하는 기체 분위기의 챔버 내에서 진행되는 것이 바람직하다.
또한, 챔버 내의 온도는 50℃ 내지 1500℃에서 1초 내지 30분 동안 유지하여, 아연산화물 박막(120)과 금속 촉매층(140)이 순차적으로 형성된 기판(100)에 대해 열처리가 수행되도록 한다.
도 3은 금속 촉매층을 사용한 경우, 열처리 온도에 따라 아연산화물 박막에서의 수소 농도의 변화를 도시한 그래프이다.
도 3을 참조하면, 먼저 산화인(P2O5)이 0.01%의 무게 비율로 함유된 산화아연 화합물 타겟을 이용하여 RF 마그네트론 스퍼터링 방법을 이용하여 500℃의 박막 성장 온도에서 사파이어 기판 상에 인 또는 산화인이 도핑된 아연산화물 박막을 형성한다.
계속해서, 아연산화물 박막이 형성된 기판을 반응 챔버에 투입하고, 아연산화물 박막 상에 10nm 두께의 Ni 촉매 금속층을 전자빔 증착기로 형성시킨다.
상술한 방법으로 형성된 p형 아연산화물 박막의 활성화를 위하여 챔버 내의 압역을 7× 10-7 Torr의 진공도로 유지하고, 상온에서부터 800℃까지 온도를 변화를 통해 아연산화물 박막의 수소 농도를 측정하였다.
또한, 동일 조건으로 인 또는 산화인이 도핑된 아연산화물 박막을 형성하고, Ni 촉매 금속층을 도입하지 않은 반도체 박막을 형성하고, 동일한 진공도와 동일한 온도 범위에서 열처리를 수행하여 아연산화물 박막의 수소 농도를 측정하였다.
상기 도 3에서 Ni 금속 촉매층이 도입된 경우, 아연산화물 박막은 300℃ 내지 400℃에서 수소 농도가 현격하게 감소함을 알 수 있다. 이를 통하여 금속 촉매층이 도입되고, 열처리가 수행되는 경우, 아연산화물 박막의 수소 농도는 급격히 감소함을 알 수 있다.
도 4는 온도를 변화시켜 열처리하는 경우, 아연산화물 박막 내부에 반송자가 얼마나 존재하는가를 도시한 그래프이다.
도 4를 참조하면, 먼저 인 또는 산화인이 도핑된 아연산화물 박막을 형성한 다음, 상온에서 500℃까지 열처리를 수행한다. 300℃ 미만의 온도에서는 금속 촉매층의 도입 여부에 무관하게 수소가 충분히 외부로 확산되지 않아 캐리어인 정공의 농도가 매우 낮음을 알 수 있다. 이는 내부에 존재하는 수소에 의해 정공의 발생이 미미하게 일어나서 전기적 특성을 평가하는 홀 효과를 충분히 유발하지 못하기 때 문으로 추측된다. 따라서, 300℃ 미만의 열처리에서는 도핑된 아연산화물 박막은 실질적으로 절연체에 가까운 특성을 나타낸다.
또한, 인 또는 산화인이 도핑된 아연산화물 박막을 형성한 후, 금속 촉매층을 형성하지 아니하고, 열처리를 수행한 경우에는 열처리 온도에 무관하게 500℃ 까지는 실질적인 절연체의 특성을 나타내는 것을 알 수 있다.
그러나, 인 또는 산화인이 도핑된 아연산화물 박막을 형성한 후, Ni로 이루어진 금속 촉매층을 형성한 경우, 열처리 온도가 300℃에서 정공농도는 2.57× 1014/cm3으로서 p형의 전기적 특성을 나타낸다. 또한, 열처리 온도가 500℃인 경우, 정공의 농도는 7.61× 1015/cm3으로서 높은 p형의 전기적 특성을 보임을 알 수 있다. 또한, 아연산화물 박막 상에 금속 촉매층을 형성하지 아니하고, 약 500℃에서 열처리한 경우, 정공의 농도가 3.8× 1014/cm3임을 알 수 있다. 이러한 2개의 데이터들을 비교해보면, 도입된 금속 촉매층에 의해 아연산화물 박막은 높은 p형 반도체의 특성을 나타냄을 알 수 있다.
도 5는 본 발명의 실시예에 따라 아연산화물 박막의 깊이에 따른 수소 농도를 도시한 그래프이다.
도 5를 참조하면, 금속 촉매층의 도입 여부에 따라 아연산화물 박막 내부이 수소의 농도가 크게 변함을 알 수 있다.
즉, 인 또는 산화인이 도핑된 아연산화물 박막에서 열처리를 수행하지 않은 샘플(as grown)은 아연산화물 박막 전체에 걸쳐 약 2× 1020/cm3의 수소 농도를 나타낸다. 또한, 인 또는 산화인이 도핑된 아연산화물 박막에서 금속 촉매층의 도입없이 800℃에서 2분간 열처리한 경우에는, 수소의 농도가 약 6× 1019/cm3임을 알 수 있다. 이는 아연산화물 박막에서 열처리에 의해 어느 정도 수소의 농도가 감소함을 알 수 있다.
또한, 인 또는 산화인이 도핑된 아연산화물 박막 상에 금속 촉매층을 도입하고, 800℃에서 2분간 열처리를 수행한 경우, 박막의 수소 농도는 전체적으로 현격하게 감소하는 것을 알 수 있다. 즉, 아연 산화물 박막의 농도는 깊이에 관계없이 비교적 일정하며 약 1.5× 1017/cm3임을 알 수 있다.
상술한 바와 같이 절연체의 전기적 특성을 나타내는 아연산화물 박막에 금속 촉매층이 도입되고, 열처리가 수행되는 경우, 도판트-H 또는 O-H 복합체의 형성을 방지하고, 박막 속의 화학결합에 따라 형성된 복합체를 분해한다. 또한, 도판트를 활성화시켜서 p형의 전기적 특성을 나타내는 아연산화물 박막으로 전환시킨다. 따라서, 금속 촉매층의 도입에 의해 아연산화물 박막은 높은 캐리어 농도를 유지하고, p형 아연산화물 반도체로 형성될 수 있다.
상기와 같은 본 발명에 따르면, n형의 전기적 특성 도는 절연체의 전기적 특성을 가지는 아연산화물 박막은 금속 촉매층 및 열처리에 의해 p형의 전기적 특성 을 가지는 아연산화물 박막으로 용이하게 전환된다. 따라서, 광소자 및 전자 소자에 필수적인 정공의 생성 및 공급이 가능하게 되어 발광다이오드, 레이저 다이오드 및 p형 투명 박막 트랜지스터 등의 광소자 및 전자 소자의 개발이 가능해진다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (8)

  1. 기판 상에 1족 원소 또는 5족 원소가 포함된 아연산화물 박막을 형성하는 단계;
    상기 아연산화물 박막 상에 금속 촉매층을 형성하는 단계; 및
    상기 금속 촉매층이 형성된 기판을 열처리하여 상기 아연산화물 박막을 p형의 전기적 특성을 가지는 아연산화물 반도체로 전환시키는 단계를 포함하는 p형 아연산화물 반도체 형성방법.
  2. 제1항에 있어서, 상기 금속 촉매층은 Ni, Au, Pt, Pb, Mg, Cu, Zn, Ag, Sc, Co, Rh, Li, Be, Ca, Ru, Ti, Ta, Na 및 La 중에서 선택되는 적어도 어느 하나 또는 이들의 합금을 가지는 것을 특징으로 하는 p형 아연산화물 반도체 형성방법.
  3. 제1항에 있어서, 상기 열처리는 50℃ 내지 1500℃에서 1초 내지 30분 동안 수행되는 것을 특징으로 하는 p형 아연산화물 반도체 형성방법.
  4. 제3항에 있어서, 상기 열처리는 400℃ 내지 800℃에서 수행되는 것을 특징으로 하는 p형 아연산화물 반도체 형성방법.
  5. 제3항에 있어서, 상기 열처리는 질소, 산소, 공기 및 불활성 기체 중 적어도 하나를 포함하는 기체 분위기의 챔버 내에서 진행하는 것을 특징으로 하는 p형 아연산화물 반도체 형성방법.
  6. 기판 상에 1족 원소 또는 5족 원소가 포함된 아연산화물 박막을 형성하는 단계;
    상기 아연산화물 박막 상에 금속 촉매층을 형성하는 단계; 및
    상기 금속 촉매층이 형성된 기판을 열처리하는 단계를 이용하여, 상기 아연산화물 박막 내에 존재하는 수소원자를 제거하고, n형의 상기 아연산화물 박막이 p형의 전기적 특성을 가지도록 개질된 아연산화물 반도체.
  7. 제6항에 있어서, 상기 금속 촉매층은 Ni, Au, Pt, Pb, Mg, Cu, Zn, Ag, Sc, Co, Rh, Li, Be, Ca, Ru, Ti, Ta, Na 및 La 중에서 선택되는 적어도 어느 하나 또는 이들의 합금을 가지는 것을 특징으로 하는 아연산화물 반도체.
  8. 제6항에 있어서, 상기 열처리는 400℃ 내지 800℃에서 수행되고, 질소, 산소, 공기 및 불활성 기체 중 적어도 하나를 포함하는 기체 분위기의 챔버 내에서 진행되는 것을 특징으로 하는 아연산화물 반도체.
KR1020070063270A 2007-06-26 2007-06-26 아연산화물 반도체 및 이를 제조하기 위한 방법 KR100884883B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070063270A KR100884883B1 (ko) 2007-06-26 2007-06-26 아연산화물 반도체 및 이를 제조하기 위한 방법
US12/145,371 US7842539B2 (en) 2007-06-26 2008-06-24 Zinc oxide semiconductor and method of manufacturing the same
JP2008167336A JP2009010383A (ja) 2007-06-26 2008-06-26 亜鉛酸化物半導体およびこれを製造するための方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070063270A KR100884883B1 (ko) 2007-06-26 2007-06-26 아연산화물 반도체 및 이를 제조하기 위한 방법

Publications (2)

Publication Number Publication Date
KR20080114068A true KR20080114068A (ko) 2008-12-31
KR100884883B1 KR100884883B1 (ko) 2009-02-23

Family

ID=40159281

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070063270A KR100884883B1 (ko) 2007-06-26 2007-06-26 아연산화물 반도체 및 이를 제조하기 위한 방법

Country Status (3)

Country Link
US (1) US7842539B2 (ko)
JP (1) JP2009010383A (ko)
KR (1) KR100884883B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220076886A (ko) * 2020-12-01 2022-06-08 광주과학기술원 강유전성 및 자성 특성을 갖는 복합 박막 구조체, 및 이를 포함하는 멤커패시터, 및 그 제조 방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2932607B1 (fr) * 2008-06-12 2011-01-14 Commissariat Energie Atomique Procede de passivation des centres de recombinaisons non radiatives d'echantillons en zno et echantillons en zno passive ainsi prepares
KR102054650B1 (ko) * 2009-09-24 2019-12-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
WO2011058865A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor devi ce
KR20120094013A (ko) 2009-11-13 2012-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟 및 그 제조방법, 및 트랜지스터
CN104795323B (zh) 2009-12-04 2017-12-29 株式会社半导体能源研究所 半导体装置及其制造方法
KR101943109B1 (ko) 2009-12-04 2019-01-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
TWI447820B (zh) * 2010-12-27 2014-08-01 Nat Inst Chung Shan Science & Technology Preparation of P - type Zinc Oxide Thin Films
US8797303B2 (en) 2011-03-21 2014-08-05 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
US9379254B2 (en) 2011-11-18 2016-06-28 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
JPWO2013080506A1 (ja) * 2011-11-28 2015-04-27 パナソニックＩｐマネジメント株式会社 半導体素子

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3399392B2 (ja) * 1999-02-19 2003-04-21 株式会社村田製作所 半導体発光素子、およびその製造方法
JP2003282434A (ja) * 2002-03-20 2003-10-03 Ngk Insulators Ltd ＺｎＯ系エピタキシャル成長基板、ＺｎＯ系エピタキシャル下地基板、及びＺｎＯ系膜の製造方法
KR100470155B1 (ko) * 2003-03-07 2005-02-04 광주과학기술원 아연산화물 반도체 제조방법
JP2004304166A (ja) * 2003-03-14 2004-10-28 Rohm Co Ltd ＺｎＯ系半導体素子
KR100588486B1 (ko) * 2003-09-05 2006-06-12 광주과학기술원 ｐ형 아연 산화물 반도체의 오믹 접촉 형성방법
KR100696529B1 (ko) * 2005-08-02 2007-03-19 삼성에스디아이 주식회사 금속원소를 포함하는 광전변환소자용 전극 및 이를 채용한염료감응 태양전지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220076886A (ko) * 2020-12-01 2022-06-08 광주과학기술원 강유전성 및 자성 특성을 갖는 복합 박막 구조체, 및 이를 포함하는 멤커패시터, 및 그 제조 방법

Also Published As

Publication number Publication date
JP2009010383A (ja) 2009-01-15
US7842539B2 (en) 2010-11-30
US20090001363A1 (en) 2009-01-01
KR100884883B1 (ko) 2009-02-23

Similar Documents

Publication Publication Date Title
KR100884883B1 (ko) 아연산화물 반도체 및 이를 제조하기 위한 방법
KR100470155B1 (ko) 아연산화물 반도체 제조방법
JP3945782B2 (ja) 半導体発光素子及びその製造方法
JP5176254B2 (ja) ｐ型単結晶ＺｎＯ
US8546797B2 (en) Zinc oxide based compound semiconductor device
US20080142810A1 (en) Self assembled controlled luminescent transparent conductive photonic crystals for light emitting devices
TW200901513A (en) Method for producing group III nitride semiconductor light emitting device, group III nitride semiconductor light emitting device, and lamp
WO2003107442A2 (en) Electrode for p-type gallium nitride-based semiconductors
KR20040043071A (ko) 질화물 반도체 나노상 광전소자 및 그 제조방법
US8154018B2 (en) Semiconductor device, its manufacture method and template substrate
KR100947748B1 (ko) Ｐ형의 전기적 특성을 갖는 아연산화물 반도체 제조방법
JP5507234B2 (ja) ＺｎＯ系半導体装置及びその製造方法
KR100421800B1 (ko) 아연산화물 반도체 제조 방법
EP2009683A2 (en) Zinc oxide semiconductor and method of manufacturing the same
KR20050081916A (ko) 기판 분해 방지막을 사용한 단결정 질화물계 반도체 성장및 이를 이용한 고품위 질화물계 발광소자 제작
JP2007129271A (ja) 半導体発光素子及びその製造方法
CN113410350B (zh) 深紫外发光元件及其制备方法
JP5451320B2 (ja) ＺｎＯ系化合物半導体素子
KR100734810B1 (ko) 산화아연계 발광 소자의 제조 방법 및 그에 의해 제조된산화아연계 발광 소자
US6294016B1 (en) Method for manufacturing p-type GaN based thin film using nitridation
JP5426315B2 (ja) ＺｎＯ系化合物半導体素子
KR100734809B1 (ko) 황화아연계 발광 소자의 제조 방법 및 그에 의해 제조된황화아연계 발광 소자
JP2010074069A (ja) 半導体発光素子
JP3592300B2 (ja) 窒化ガリウム系化合物半導体発光素子
Khabibullaev et al. Electroluminescence of ZnO-based p-i-n structures fabricated by the ultrasound-spraying method.

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121211

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131211

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141218

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee