JPS6184072A - ダイオ−ド - Google Patents
ダイオ−ドInfo
- Publication number
- JPS6184072A JPS6184072A JP59206693A JP20669384A JPS6184072A JP S6184072 A JPS6184072 A JP S6184072A JP 59206693 A JP59206693 A JP 59206693A JP 20669384 A JP20669384 A JP 20669384A JP S6184072 A JPS6184072 A JP S6184072A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor film
- diode
- type
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 150000001875 compounds Chemical class 0.000 claims 1
- 229910052802 copper Inorganic materials 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 229910052697 platinum Inorganic materials 0.000 claims 1
- 229910052709 silver Inorganic materials 0.000 claims 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 12
- 238000000137 annealing Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 150000002926 oxygen Chemical class 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、非晶質半導体を素材としたダイオードの構
造に関するものである。
造に関するものである。
第４図は例えば Ｅｘｔｅｎｄｅｄ Ａｂｓｔｒａｃ
ｔｓ ｏｆ１５ｔｈ Ｃｏｎｆｅｒｅｎｃｅ ｏ
ｎ ５ｏｌｉｄ ５ｔａｔｅ Ｄｅｖｉｃｅｓａ
ｎｄ Ｍａｔｅｒｉａｌｓ 、 Ｔｏｋｙｏ ＋ １
９８３ ＋ ｐｐ２０６に記載された従来のダイオード
を示す断面図の一部であり、図において、３は基板、１
はダイオード、４は該ダイオード１の下部電極、５はこ
の下部電極４の上に成膜されたＰｒＮ型非晶質半導体で
あり、これは下部電極４側からｎ型、ｉ型、ｐ型の順に
形成されている。７は上記ＰＩ’Ｎ型非晶質半導体５の
上に成膜された上部Ａｆ電極である。
ｔｓ ｏｆ１５ｔｈ Ｃｏｎｆｅｒｅｎｃｅ ｏ
ｎ ５ｏｌｉｄ ５ｔａｔｅ Ｄｅｖｉｃｅｓａ
ｎｄ Ｍａｔｅｒｉａｌｓ 、 Ｔｏｋｙｏ ＋ １
９８３ ＋ ｐｐ２０６に記載された従来のダイオード
を示す断面図の一部であり、図において、３は基板、１
はダイオード、４は該ダイオード１の下部電極、５はこ
の下部電極４の上に成膜されたＰｒＮ型非晶質半導体で
あり、これは下部電極４側からｎ型、ｉ型、ｐ型の順に
形成されている。７は上記ＰＩ’Ｎ型非晶質半導体５の
上に成膜された上部Ａｆ電極である。
また２は上記ダイオード１と直列接続されたフォトセン
サ、４ａは該フォトセンサ２を構成する下部電極であり
、上記下部電極４とは電気的に接続されている。５ａは
この下部電極４ａ上に成膜されたＰｒＮ型非晶質半導体
、７ａはこのＰｒＮ型非晶質半導体５ａの上に成膜され
たＩＴＯ電極である。また６ａ、５ｂ、及び６ｃは絶縁
膜であり、これらは上記ＰｒＮ型非晶質半導体５及び５
ａの端面を覆い、かつ上記上部ＡＮ電極７と上記下部電
極４との間又は上記ＩＴＯ電極７ａと上記下部電極４ａ
との間を電気的に絶縁するためのものである。
サ、４ａは該フォトセンサ２を構成する下部電極であり
、上記下部電極４とは電気的に接続されている。５ａは
この下部電極４ａ上に成膜されたＰｒＮ型非晶質半導体
、７ａはこのＰｒＮ型非晶質半導体５ａの上に成膜され
たＩＴＯ電極である。また６ａ、５ｂ、及び６ｃは絶縁
膜であり、これらは上記ＰｒＮ型非晶質半導体５及び５
ａの端面を覆い、かつ上記上部ＡＮ電極７と上記下部電
極４との間又は上記ＩＴＯ電極７ａと上記下部電極４ａ
との間を電気的に絶縁するためのものである。
次に動作について説明する。この従来のダイオ−Ｌ゛１
は、上部ＡＩ！＠極７から下部電極４に向う方向が電流
の順方向であり、この方向に電流は流れ易く、これと逆
方向には流れにくく、これにより整流作用を生し、ダイ
オードとして動作する。
は、上部ＡＩ！＠極７から下部電極４に向う方向が電流
の順方向であり、この方向に電流は流れ易く、これと逆
方向には流れにくく、これにより整流作用を生し、ダイ
オードとして動作する。
従来のダイオードは以上のように構成されており、非晶
質半導体５とＡβ電極７との電気的なコンタクトを完全
にするには高温でのアニールが必要である。しかしなが
らこのダイオード１を２００°Ｃ以上の高温状態に長時
間保持すると、上部ＡＮ電極７のＡでかＰＩＮ型非晶質
半導体５の中へ拡散し、これにより逆方向電流が著しく
増大してショート状態となり、その結果従来のダイオー
ドではアニールにより整流作用が消失してしまうという
欠点があった。一方アニールをしないようにすると、上
記コンタクトが不完全になるとともに、コンタクト抵抗
が経時的に変化し安定な動作が阻害され、信頼性が低い
などの欠点が住じる。
質半導体５とＡβ電極７との電気的なコンタクトを完全
にするには高温でのアニールが必要である。しかしなが
らこのダイオード１を２００°Ｃ以上の高温状態に長時
間保持すると、上部ＡＮ電極７のＡでかＰＩＮ型非晶質
半導体５の中へ拡散し、これにより逆方向電流が著しく
増大してショート状態となり、その結果従来のダイオー
ドではアニールにより整流作用が消失してしまうという
欠点があった。一方アニールをしないようにすると、上
記コンタクトが不完全になるとともに、コンタクト抵抗
が経時的に変化し安定な動作が阻害され、信頼性が低い
などの欠点が住じる。
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、上部金属電極の非晶質半導体中へ
の拡散を阻止でき、また非晶質半導体と上部金属電極間
のコンタクト抵抗の経時変化が少ないダイオードを提供
することを目的としている。
めになされたもので、上部金属電極の非晶質半導体中へ
の拡散を阻止でき、また非晶質半導体と上部金属電極間
のコンタクト抵抗の経時変化が少ないダイオードを提供
することを目的としている。
この発明はダイオードにおいて、金属性電極と非晶質半
導体膜との間に酸化物半導体膜を設けたものである。
導体膜との間に酸化物半導体膜を設けたものである。
この発明では、金属性電極の電極物質が非晶質半導体膜
中に拡散するのを酸化物半導体膜が防止する。
中に拡散するのを酸化物半導体膜が防止する。
まず、本発明の原理について説明する。
一般に非晶質シリコンの上にＡＡを蒸着したものの接合
界面には酸素が局在し、この酸素により電気的な接触抵
抗が大きくなることが知られており、またこの接合界面
を２００°Ｃで３０分アニールすると接合界面に局在し
ていた酸素の分布が広がり、そのため電気的な接触抵抗
は減少することも知られている。しかしながら、上述の
ようにＡ６は２５０°Ｃのアニールにより非晶質シリコ
ン中に拡散するため、従来のダイオードはアニールを行
なうとショート状態となってしまう。このように非晶質
シリコンとこの上に蒸着形成されたＡＩ！電極間のコン
タクトを良くするためにはアニールが必要であるが、逆
にこのアニールによりショート状態が多発するという相
反する問題があり、これを防止するにはアニール温度及
びアニール時間の管理を非富に精度よく行なう必要があ
るが、これは困難であり、結局従来のダイオードは信頼
性の低いものとならざるを得なかった。
界面には酸素が局在し、この酸素により電気的な接触抵
抗が大きくなることが知られており、またこの接合界面
を２００°Ｃで３０分アニールすると接合界面に局在し
ていた酸素の分布が広がり、そのため電気的な接触抵抗
は減少することも知られている。しかしながら、上述の
ようにＡ６は２５０°Ｃのアニールにより非晶質シリコ
ン中に拡散するため、従来のダイオードはアニールを行
なうとショート状態となってしまう。このように非晶質
シリコンとこの上に蒸着形成されたＡＩ！電極間のコン
タクトを良くするためにはアニールが必要であるが、逆
にこのアニールによりショート状態が多発するという相
反する問題があり、これを防止するにはアニール温度及
びアニール時間の管理を非富に精度よく行なう必要があ
るが、これは困難であり、結局従来のダイオードは信頼
性の低いものとならざるを得なかった。
ところで、酸化物半導体の一種であるＩＴＯは２５０°
Ｃ〜３００°Ｃの温度で非晶質シリコンの上に蒸着して
太陽電池を作るのに用いられている例がらもわかるとお
り、２００°Ｃ２３０分のアニールで非晶質シリコン中
に拡散することはなく、このＩＴＯによりダイオードの
ショート状態が多発してしまうことはない。またこのＩ
ＴＯは、ある程度以上の厚さを有しているならば、これ
の上に蒸着されたＡ６が非晶質シリコン中へ拡散するこ
とを防止することもでき、結局該ＴＴＯの蒸着によりダ
イオードの耐熱性を著しく増大させることができる。
Ｃ〜３００°Ｃの温度で非晶質シリコンの上に蒸着して
太陽電池を作るのに用いられている例がらもわかるとお
り、２００°Ｃ２３０分のアニールで非晶質シリコン中
に拡散することはなく、このＩＴＯによりダイオードの
ショート状態が多発してしまうことはない。またこのＩ
ＴＯは、ある程度以上の厚さを有しているならば、これ
の上に蒸着されたＡ６が非晶質シリコン中へ拡散するこ
とを防止することもでき、結局該ＴＴＯの蒸着によりダ
イオードの耐熱性を著しく増大させることができる。
例えば、非晶質シリコンの上面にＩＴＯ，Ｔｉ／Ａｇを
順次蒸着してアニールを施こした実験では１６０’Ｃ，
３０分のアニールにより電気的な接触抵抗は十分に安定
し、３００°Ｃのアニールによっても接触抵抗は変化し
なかった。この理由は次のようであると考えられる。つ
まりＩＴＯは３００℃という高温状態で蒸着され、しか
もＩＴＯは酸化物であるから非晶質シリコンとの接合界
面に酸素が局在することは考えられないからである。
順次蒸着してアニールを施こした実験では１６０’Ｃ，
３０分のアニールにより電気的な接触抵抗は十分に安定
し、３００°Ｃのアニールによっても接触抵抗は変化し
なかった。この理由は次のようであると考えられる。つ
まりＩＴＯは３００℃という高温状態で蒸着され、しか
もＩＴＯは酸化物であるから非晶質シリコンとの接合界
面に酸素が局在することは考えられないからである。
このように非晶質シリコンと電極間にＩＴＯを形成すれ
ば、金属の非晶質シリコンへの拡散を防止でき、しかも
ＩＴＯは導電性を有するから、非品質シリコンと電極と
の間の電気抵抗は十分に低く押えることができる。
ば、金属の非晶質シリコンへの拡散を防止でき、しかも
ＩＴＯは導電性を有するから、非品質シリコンと電極と
の間の電気抵抗は十分に低く押えることができる。
次にこの発明の一実施例を図について説明する。
第１図は本発明の一実施例を示し、図において、■はダ
イオード、４は基板３の上に成膜された上記ダイオード
１の下部電極、５ｂはこの下部電極４上に形成された非
晶質半導体であり、下部電極４側よりｎ型、ｉ型、ｐ型
の順に形成されている。
イオード、４は基板３の上に成膜された上記ダイオード
１の下部電極、５ｂはこの下部電極４上に形成された非
晶質半導体であり、下部電極４側よりｎ型、ｉ型、ｐ型
の順に形成されている。
６ａ及び６ｂはこの非晶質半導体５ｂの端面を覆う絶縁
膜であり、これの上面には上記非晶質半導体５ｂとのコ
ンタクト用窓が形成されている。９は非晶質半導体５ｂ
上に上記コンタクト用窓を覆うように形成された、例え
ばＩＴＯ等の酸化物半導体、７は上記酸化物半導体９の
上に形成されたＬ部Ａβ電極である。
膜であり、これの上面には上記非晶質半導体５ｂとのコ
ンタクト用窓が形成されている。９は非晶質半導体５ｂ
上に上記コンタクト用窓を覆うように形成された、例え
ばＩＴＯ等の酸化物半導体、７は上記酸化物半導体９の
上に形成されたＬ部Ａβ電極である。
このように本実施例では、非晶質半導体５ｂと上部電極
７ｂとの間に、ＩＴＯからなる酸化物半導体９を設けた
ので、上部電極７ｂのＡＩ！が非晶質半導体中に拡散す
るのを防止でき、上部電極７ｂから下部電極４に向かう
方向を順方向とするダイオードの耐熱性を向上でき、ダ
イオード特性の経時変化を減少して信頼性を向上できる
。
７ｂとの間に、ＩＴＯからなる酸化物半導体９を設けた
ので、上部電極７ｂのＡＩ！が非晶質半導体中に拡散す
るのを防止でき、上部電極７ｂから下部電極４に向かう
方向を順方向とするダイオードの耐熱性を向上でき、ダ
イオード特性の経時変化を減少して信頼性を向上できる
。
また第４図に示すフォトセンサ２のＩＴ○電極７ａと本
実施例の酸化物半導体９とを同時成膜が可能なように構
成すれば、製造プロセスでの工程数が増加することはな
く、製造原価をほとんど増加させることなく、本発明の
目的を達成できる。
実施例の酸化物半導体９とを同時成膜が可能なように構
成すれば、製造プロセスでの工程数が増加することはな
く、製造原価をほとんど増加させることなく、本発明の
目的を達成できる。
第２図は第１図の実施例の変形例を示す。上記第１図の
実施例では非晶質半導体５ｂと上部ＡＡ主電極ｂとの間
に酸化物半導体９を成膜したが、本実施例では、下部電
極１４もＡ６のように非晶質半導体に拡散し易い物質で
形成され、この下部電ｔｋ１４との間に上記上部電極用
とは別の酸化物半導体１０が成膜されており、上記耐熱
性、信頼性の向上にさらに有効である。
実施例では非晶質半導体５ｂと上部ＡＡ主電極ｂとの間
に酸化物半導体９を成膜したが、本実施例では、下部電
極１４もＡ６のように非晶質半導体に拡散し易い物質で
形成され、この下部電ｔｋ１４との間に上記上部電極用
とは別の酸化物半導体１０が成膜されており、上記耐熱
性、信頼性の向上にさらに有効である。
第３図は上記第１図の実施例の他の変形例を示す。上記
第１図の実施例では、非晶質半導体５ｂはｐ型、ｉ型、
ｎ型の３層に形成されていたが、本発明の非晶質半導体
はｐ、ｉ、ｎ型のうち１つのみ又はｐ型とｉ型もしくは
ｎ型と１型の組合せであってもよく、本実施例はｎ型と
ｉ型の非晶質シリコン及びＰ ｔ ／ Ｃｒ上部電極か
らなるショットキーダイオードである。図において、１
４はＡ℃など非晶質シリコンへ拡散し易い物質からなる
下部電極、１０はこの下部電極１４の上に成膜された酸
化物半導体、５１はこの酸化物半導体１０とｉ型非晶質
半導体５２との間に設けられたオーミック接触させるた
めの高不純物濃度のｎ型非晶質半導体、７ｃは上記ｉ型
非晶質半導体５２の上に成膜され、接合界面にショット
キーバリアを作るための、例えばｐｔなどの上部電極、
７ｂはこの」二部電極７ｃの電気抵抗を償ない、配線部
と一体化された上部電極である。
第１図の実施例では、非晶質半導体５ｂはｐ型、ｉ型、
ｎ型の３層に形成されていたが、本発明の非晶質半導体
はｐ、ｉ、ｎ型のうち１つのみ又はｐ型とｉ型もしくは
ｎ型と１型の組合せであってもよく、本実施例はｎ型と
ｉ型の非晶質シリコン及びＰ ｔ ／ Ｃｒ上部電極か
らなるショットキーダイオードである。図において、１
４はＡ℃など非晶質シリコンへ拡散し易い物質からなる
下部電極、１０はこの下部電極１４の上に成膜された酸
化物半導体、５１はこの酸化物半導体１０とｉ型非晶質
半導体５２との間に設けられたオーミック接触させるた
めの高不純物濃度のｎ型非晶質半導体、７ｃは上記ｉ型
非晶質半導体５２の上に成膜され、接合界面にショット
キーバリアを作るための、例えばｐｔなどの上部電極、
７ｂはこの」二部電極７ｃの電気抵抗を償ない、配線部
と一体化された上部電極である。
この本実施例においても、上記各実施例と同様にＡβの
非晶質半導体への拡散を防止でき、耐熱性、信頼性を向
上できる。
非晶質半導体への拡散を防止でき、耐熱性、信頼性を向
上できる。
（発明の効果］
以上のようにこの発明によれば、非晶質半導体と電極間
に酸化物半導体を形成したので、耐熱性。
に酸化物半導体を形成したので、耐熱性。
信頼性ともすくれ゛たダイオードが得られる効果がある
。
。
第１図はこの発明の一実施例によるダイオードを示、す
断面側面図、第２図、第３図はこの発明の他の実施例を
示すダイオードの断面図、第４図はフォトセンサと同一
基板上に成膜された従来のダイオードを示す断面図であ
る。 図において、１はダイオード、３は基板２．４゜１４は
下部電極、５ｂ、５１．５２は非晶質半導体、７ｂは上
部電極、９，１０は酸化物半導体である。 なお図中、同一符号は同−又は相当部分を示す。
断面側面図、第２図、第３図はこの発明の他の実施例を
示すダイオードの断面図、第４図はフォトセンサと同一
基板上に成膜された従来のダイオードを示す断面図であ
る。 図において、１はダイオード、３は基板２．４゜１４は
下部電極、５ｂ、５１．５２は非晶質半導体、７ｂは上
部電極、９，１０は酸化物半導体である。 なお図中、同一符号は同−又は相当部分を示す。
Claims (3)
- （１）基板上に下部電極、非晶質半導体膜、上部電極が
順次成膜されてなるダイオードにおいて、上記非晶質半
導体膜主と下部電極又は上部電極との間の一方又は両方
に酸化物半導体膜が形成されていることを特徴とするダ
イオード。 - （２）上記酸化物半導体膜が、Ｉｎ＿２Ｏ＿３又はＳｎ
Ｏ＿２又はこれらの化合物からなるものであることを特
徴とする特許請求の範囲第１項記載のダイオード。 - （３）上記上部電極又は下部電極が、Ａｌ、Ｔｉ、Ａｇ
、Ａｕ、Ｐｔ、Ｃｕのうちのいずれか１つからなるもの
であることを特徴とする特許請求の範囲第１項又は第２
項記載のダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59206693A JPS6184072A (ja) | 1984-10-01 | 1984-10-01 | ダイオ−ド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59206693A JPS6184072A (ja) | 1984-10-01 | 1984-10-01 | ダイオ−ド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6184072A true JPS6184072A (ja) | 1986-04-28 |
Family
ID=16527545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59206693A Pending JPS6184072A (ja) | 1984-10-01 | 1984-10-01 | ダイオ−ド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6184072A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007081231A (ja) * | 2005-09-15 | 2007-03-29 | Sanyo Electric Co Ltd | 酸化物半導体素子 |
-
1984
- 1984-10-01 JP JP59206693A patent/JPS6184072A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007081231A (ja) * | 2005-09-15 | 2007-03-29 | Sanyo Electric Co Ltd | 酸化物半導体素子 |
| JP4568197B2 (ja) * | 2005-09-15 | 2010-10-27 | 三洋電機株式会社 | 酸化物半導体素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3617824A (en) | Mos device with a metal-silicide gate | |
| US5286655A (en) | Method of manufacturing a semiconductor device of an anode short circuit structure | |
| US5677562A (en) | Planar P-N junction semiconductor structure with multilayer passivation | |
| US4733284A (en) | Semiconductor devices and laminates including phosphorus doped transparent conductive film | |
| JPH02275624A (ja) | オーミック電極の製造方法 | |
| JP2000101064A (ja) | 電極、ＳｉＣの電極及びＳｉＣデバイス | |
| CA1236224A (en) | Multilayer ohmic contact for p-type semiconductor and method for making same | |
| US5395457A (en) | Photovoltaic device and method of manufacturing the same | |
| JPS6184072A (ja) | ダイオ−ド | |
| JP2522024B2 (ja) | 光電変換素子の製造方法 | |
| JPS60176281A (ja) | ショットキ障壁ダイオードの製造方法 | |
| KR900004265B1 (ko) | 반도체장치 | |
| KR910007513B1 (ko) | 반도체장치의 배선접속부 | |
| JPS6212669B2 (ja) | ||
| JPS62163372A (ja) | 電界効果型半導体装置 | |
| KR890003380B1 (ko) | 쇼트키 배리어 다이오우드(Schotiky barrier diode) | |
| JP3823826B2 (ja) | 半導体素子の製造方法 | |
| JP2518065B2 (ja) | 半導体素子の製造方法 | |
| JPH0387061A (ja) | 半導体装置 | |
| JP2932305B2 (ja) | 半導体装置の製造方法 | |
| JPS61255072A (ja) | 光電変換装置 | |
| JPH03132080A (ja) | 光起電力装置 | |
| JPS6016473A (ja) | 非線形抵抗素子 | |
| JPH0682630B2 (ja) | 半導体素子の多層電極の製造方法 | |
| JPS6242465A (ja) | 光電変換装置 |